KR100343898B1 - 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법 - Google Patents

복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법 Download PDF

Info

Publication number
KR100343898B1
KR100343898B1 KR1019990038636A KR19990038636A KR100343898B1 KR 100343898 B1 KR100343898 B1 KR 100343898B1 KR 1019990038636 A KR1019990038636 A KR 1019990038636A KR 19990038636 A KR19990038636 A KR 19990038636A KR 100343898 B1 KR100343898 B1 KR 100343898B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
dielectric substrate
dielectric
magnetic
Prior art date
Application number
KR1019990038636A
Other languages
English (en)
Other versions
KR20000023068A (ko
Inventor
이시카와요헤이
도쿠데라히로무
마츠타니케이
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20000023068A publication Critical patent/KR20000023068A/ko
Application granted granted Critical
Publication of KR100343898B1 publication Critical patent/KR100343898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/215—Frequency-selective devices, e.g. filters using ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 복합 회로기판에 따르면, 전극패턴, 유전체 기판 및 자성체 기판을 포함하고 있는 소자들의 부분들간의 위치 관계는 원하는 대로 조정될 수 있고, 복합 회로기판을 소형화시킬 수 있다. 본 발명의 복합 회로기판은 유전체 기판; 상기 유전체 기판과 간격을 두고 형성되는 자성체 기판; 상기 유전체 기판과 상기 자성체 기판 사이에 형성되는 전극패턴을 포함하고 있다. 상기 전극패턴의 용량소자부는 상기 유전체 기판에 인접 또는 접촉되거나 소정의 거리로 간격을 두고 배치되어 있고, 상기 전극 패턴의 인덕턴스 소자부는 상기 자성체 기판에 인접 또는 접촉되거나 소정의 거리로 간격을 두고 배치되어 있다.

Description

복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로 모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법{Complex Circuit Board, Nonreciprocal Circuit Device, Resonator, Filter, Duplexer, Communications Device, Circuit Module, Complex Circuit Board Manufacturing Method and Nonreciprocal Circuit Device Manufacturing Method}
본 발명은 유전체 기판과 자성체 기판 사이에서 죄어지는 전극을 포함하고있는 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로 모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법에 관한 것이다.
종래에는, 예를 들어 용량소자 및/또는 인덕턴스 소자 등을 형성하는 전극패턴을 가지고 있는 유전체 기판 또는 자성체 기판이 다단으로 적층되어, 공진회로 등을 형성한다. 이 출원과 원하는 특성 등에 따라서, 저측면화(low-profiling)가 때때로 요구되고, 이러한 요구들을 만족시키기 위해서 종래의 복합 회로기판이 고안되고 있다.
종래의 복합 회로기판을 도 23 및 도 24를 토대로하여 설명할 것이다. 도 23은 종래의 복합 회로기판의 평면도이고, 도 24는 도 23의 직선 W-W를 따라 절단한 단면도이다.
도 23 및 도 24에 도시된 바와 같이, 종래의 복합 회로기판 110은 유전체 기판 111, 자성체 기판 112 및 이 기판들 사이에서 죄어지는 전극패턴 120으로 구성되어 있다. 이 전극패턴 120은 용량소자(capacitance element) 121, 인덕턴스 소자(inductance element) 122, 전송선로 123 등을 포함하고 있고, 유전체 기판 111과 자성체 기판 112의 각 외측면에는 접지전극 113이 형성되어 있다. 상기 구성성분으로 구성된 복합 회로기판 110은 여기에서 저역 필터(low-pass filter)로서의 기능이 있다.
상기 종래의 복합 회로기판 110에 있어서, 전극패턴 120의 형성은 도금(plating) 등을 사용하여 유전체 기판 111과 자성체 기판 112 각각과 상호 대향하게 전극 120a, 120b를 형성하고, 아울러 이 전극들에 접속전극 120c를 형성함으로써 이루어진다. 전극패턴 120은 유전체 기판 111과 자성체 기판 112 상에 각각 형성된 전극 120a, 120b와 이 전극들 사이에 형성된 접속전극 120c를 함께 접착시킴으로써 완성된다.
복합 회로기판 상에 형성된 용량소자, 인덕턴스 소자, 저항, 전송선로 등의 특성은 이들과 유전체 기판과의 위치관계 및 이들과 자성체 기판과의 위치관계에 따라서 변화한다. 예를 들어, 인덕턴스 소자는 이 소자가 자성체 기판에 근접해 있을 때, 보다 큰 인덕턴스를 얻는다. 또한, 인덕턴스 소자가 자성체 기판에 근접해 있을 때에는 동일한 인덕턴스를 얻으면서 소형화시킬 수 있다. 유사하게, 용량소자는 이 소자가 유전체 기판에 근접해 있을 때, 보다 큰 용량을 얻고, 또한, 동일한 용량을 얻으면서 소형화시킬 수 있다.
그러나, 종래의 복합 회로기판에 있어서, 유전체 기판과 자성체 기판 사이에서 죄어지는 전극패턴은 유전체 기판과 자성체 기판 상에 각각 형성된 전극들을 함께 접착시켜 형성되므로, 전극패턴은 전체적으로 단일 평면 내에 위치하고 있다. 즉, 용량소자, 인덕턴스 소자, 저항, 전송선로 등은 모두 유전체 기판 및 자성체 기판과 등거리로 배치되어 있다.
또한, 인덕턴스 소자가 자성체 기판에 보다 근접해 있을 때에 인덕턴스 소자로 큰 인덕턴스를 얻을 수 있지만, 유전체 기판에 근접해 있을 때에는, 인덕턴스 소자와 유전체와의 결합 보다 강해지기 때문에, 인덕턴스값이 한층 저하된다. 또한, 예를 들어 분포정수형 비가역 회로소자의 경우에는, 상기 전극이 공진기 부분과 전송선로 부분을 포함하고 있고, 공진기 부분을 자성체 기판에 근접하게 형성함으로써, 직류 자계를 소자에 인가하는 경우에 소자의 비가역성은 향상된다. 그러나, 유전체 기판에 근접하게 형성되는 경우에, 공진기 부분과 유전체와의 결합은 강해지고, 소자의 비가역성은 저하된다.
그러므로, 유전체 기판과 자성체 기판 사이에서 죄어지는 전극패턴으로 구성되는 용량소자, 인덕턴스 소자 등이 단일 평면 내에 형성되는 경우에, 인덕턴스값의 증가에 한계가 있고, 소자들을 소형화시킬 수 없으며, 이에 의해 복합 회로기판도 소형화될 수 없다는 문제점이 있다. 부가하여, 용량소자, 인덕턴스 소자, 저항, 전송선로 등의 특성을 정밀하게 설계할 수 없다는 문제점이 있다.
본 발명의 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로 모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법은 상술한 문제점들을 고려하여, 상술한 문제점들을 해결하고, 우수한 특성을 가지고 있으며, 소형화가 가능한 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로 모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 한 구현예에 따른 복합 회로기판의 평면도이다.
도 2는 도 1의 직선 X-X를 따라 절단한 단면도이다.
도 3은 본 발명의 제 2 구현예에 따른 복합 회로기판의 단면도이다.
도 4는 시뮬레이션 방법을 도시하는 개념도이다.
도 5는 갭과 용량 및 갭과 인덕턴스와의 관계를 도시하는 도면이다.
도 6은 본 발명의 한 구현예에 따른 변형예의 단면도이다.
도 7은 본 발명의 다른 구현예의 단면도이다.
도 8은 본 발명의 한 구현예에 따른 비가역 회로소자의 분해 사시도이다.
도 9는 도 8의 직선 Y-Y를 따라 절단한 단면도이다.
도 10은 본 발명의 한 구현예에 따른 듀플렉서의 평면도이다.
도 11은 도 10의 직선 Z-Z를 따라 절단한 단면도이다.
도 12는 본 발명의 한 구현예에 따른 통신장치의 개략도이다.
도 13은 본 발명의 한 구현예에 따른 다른 비가역 회로소자의 평면도이다.
도 14는 도 13의 직선 A-A를 따라 절단한 단면도이다.
도 15는 도 13의 비가역 회로소자가 기판의 오목부에 배치된 상태를 도시하는 단면도이다.
도 16은 본 발명의 한 구현예에 따른 또 다른 비가역 회로소자의 분해 사시도이다.
도 17은 도 16의 직선 A'-A'를 따라 절단한 단면도이다.
도 18은 본 발명의 한 구현예에 따른 회로 모듈의 평면도이다.
도 19는 도 18의 직선 B-B를 따라 절단한 단면도이다.
도 20은 본 발명의 한 구현예에 따른 다른 통신장치의 개략도이다.
도 21은 본 발명의 한 구현예에 따른 또 다른 통신장치의 개략도이다.
도 22는 본 발명의 한 구현예에 따른 또 다른 통신장치의 개략도이다.
도 23은 종래의 복합 회로기판의 평면도이다.
도 24는 도 23의 직선 W-W를 절단한 단면도이다.
<도면의 주요 부호에 대한 간단한 설명>
10, 10a, 10b, 10c, 10d ... 복합 회로기판
11 ... 유전체 기판 12 ... 자성체 기판
13 ... 접지전극
14 ... 저유전율 물질, 저유전율막, 저유전율 기판
15 ... 저유전율 기판체 16a ... 입출력 전극
16b ... 접속전극 17 ... 스루홀
18 ... 기판 19 ... 전극선로
20 ... 전극, 전극패턴, 중심전극
21, 21a ... 용량소자부 22, 22a ... 인덕턴스 소자부
23 ... 전송선로부 23a ... 전송선로 부분
24 ... 공진기 부분 25 ... 정합회로
26 ... 절연막 27 ... 비가역 회로 부분
30, 30a, 30b, 30c ... 비가역 회로소자
31 ... 자석 32 ... 케이스
35 ... 비가역 회로소자 본체 36 ... 회로모듈
37 ... 분기회로 38 ... 저항막
40 ... 듀플렉서 41, 42 ... 입출력 접속
43 ... 안테나 접속 50a ... 제 1 필터부
50b ... 제 2 필터부 51 ... 송신회로
52 ... 수신회로 53 ... 안테나
60, 60a, 60b, 60c ... 통신장치
상술한 목적을 달성하기 위해서, 본 발명의 복합 회로기판은 유전체 기판; 상기 유전체 기판과 간격을 두고 형성되는 자성체 기판; 및 상기 유전체 기판과 상기 자성체 기판 사이에 형성되는 전극을 포함하고 있다. 상기 전극은 소정의 부분에서 상기 유전체 기판측에 상대적으로 근접해 있고, 상기 소정의 부분와는 다른 부분에서 상기 자성체 기판측에 상대적으로 근접해 있다.
그 결과, 전극패턴에 의해 형성되는 인덕턴스 소자, 용량소자, 저항, 전송선로부 등으로부터 유전체 기판 또는 자성체 기판까지를 원하는 거리로 설정할 수 있어서, 이들 소자들과 유전체 기판 및 자성체 기판과의 결합도를 설계할 수 있고, 이들 소자들의 특성을 정밀하게 설계할 수 있다.
예를 들어, 자성체 기판으로서 페라이트(ferrite)를 사용하는 경우에, 이 기판은 유전율은 10∼15이고, 유전손실 탄젠트(dielectric loss tangent)는 1×10－3∼5×10－4이고, 투자율은 1 이상이다. 한편, 일반적으로 사용되는 유전체 기판은 유전율은 10∼100 정도이고, 유전손실 탄젠트는 5×10－4∼1×10－5이고, 투자율은 1 이다. 이러한 이유로 인해서, 전극의 용량소자를 유전체 기판에 근접하게 형성하는 경우에는, 큰 실효 유전율과 높은 용량을 얻을 수 있다. 또한, 전극을 유전체 기판에 근접시킬 때, 소형의 용량소자로 동일한 용량을 얻을 수 있다. 또한, 전극을 유전손실 탄젠트가 작은 유전체 기판에 근접하게 형성함으로써, 전송 손실이 낮은 전송선로부를 얻을 수 있다. 아울러, 전극의 인덕턴스 소자를 자성체 기판에 근접하게 형성하는 경우에도, 큰 실효 유전율과 높은 인덕턴스를 얻을 수 있다. 또한, 전극을 자성체 기판에 근접시킬 때, 소형의 인덕턴스 소자로 동일한 인덕턴스를 얻을 수 있다.
바람직하게, 복합 회로기판의 전극은 소정의 부분에서 유전체 기판측에 매우 밀착되게(즉, 유전체 기판에 인접하거나 접촉되게) 또는 근접하게(즉, 유전체 기판과 소정의 거리로 간격을 두고) 있어야 하고, 상기 소정의 부분과는 다른 부분에서 자성체 기판측에 매우 밀착되게 또는 근접하게 있어야 한다.
본 구현예들에서, 전극과 이 전극에 대응하는 기판은 임의로 떨어져 있거나 동시에 접착층에 의해 서로 접착되어 있어도 된다.
이러한 배열에 의해, 유전체 기판측에 매우 밀착되게 또는 근접하게 전극을 배치함으로써 전극과 유전체 기판과의 결합이 강해지고, 자성체 기판측에 매우 밀착되게 또는 근접하게 전극을 배치함으로써 전극과 자성체 기판과의 결합이 강해진다.
아울러, 복합 회로기판은 유전체 기판 보다 유전율이 낮은 물질을 포함하고 있다. 이 저유전율 물질은 자성체 기판측에 근접해 있는 전극과 유전체 기판 사이에 배치되어 있다.
이에 의해, 자성체 기판측에 근접해 있는 전극과 유전체 기판과의 결합이 약해지고, 자성체 기판측에 근접하게 전극을 형성함으로써 얻어지는 효과가 확실하게 감소되지 않는다.
본 발명의 복합 회로기판의 다른 구성에 있어서, 유전체 기판측에 근접해 있는 전극과 자성체 기판측에 근접해 있는 전극이 일체로 함께 결합되어도 된다.
그 결과, 유전체 기판 상의 전극과 자성체 기판 상의 전극을 접속시킬 필요가 없고, 이러한 접속에 의해 발생하는 신뢰성 저하와 제조 공정상의 시간 낭비와 같은 문제점들을 제거할 수 있다.
본 발명의 복합 회로기판의 다른 구성에 있어서, 스루홀(through hole)에 의해 접속되는 전극이 상면 및 바닥면에 형성되는 기판을 유전체 기판과 자성체 기판 사이에 형성시켜도 된다.
이에 의해, 유전체 기판 및 자성체 기판을 이 기판들 사이에서 죄어지는 전극이 형성되는 기판에 접착시킴으로써, 복합 회로기판을 용이하게 제조할 수 있다.
또 다른 구성의 복합 회로기판에서는, 유전체 기판측에 근접해 있는 전극에 용량소자가 형성되고, 자성체 기판측에 근접해 있는 전극에 인덕턴스 소자가 형성된다.
그 결과, 동일한 용량의 종래의 용량소자와 비교하여 용량소자를 소형화시킬 수 있으며, 동일한 인덕턴스의 종래의 인덕턴스 소자와 비교하여 인덕턴스 소자를 소형화시킬 수 있다.
이러한 구성으로, 유전체 기판과 자성체 기판을 필요한 부분에만 배치할 필요가 있고, 유전체 기판과 자성체 기판을 낭비적으로 사용하는 것을 방지하게 된다.
본 발명의 비가역 회로소자는 상호 교차하는 복수개의 인덕턴스 소자부, 상기 인덕턴스 소자부에 접속되는 용량소자부 및 상기 인덕턴스 소자부에 직류 자계를 인가하는 자석을 포함하고 있다.
따라서, 비가역 회로소자의 인덕턴스 소자부는 자성체 기판에 근접해 있고, 용량소자부는 유전체 기판에 근접해 있어서, 비가역 회로소자를 소형화시킬 수 있다.
본 발명의 공진기는 상술한 복합 회로기판을 포함하고 있고, 유전체 기판과자성체 기판 사이에 형성된 전극으로 용량소자 및 인덕턴스 소자를 형성하고, 이에 의해 공진기를 구성한다.
그 결과, 예를 들어 공진기의 인덕턴스 소자를 자성체 기판에 근접하게 형성하고, 용량소자를 유전체 기판에 근접하게 형성함으로써, 공진기를 소형화시킬 수 있다.
또한, 본 발명의 필터는 상술한 공진기 및 입출력 접속수단을 포함하고 있다.
그 결과, 예를 들어 필터의 인덕턴스 소자를 자성체 기판에 근접하게 형성하고, 용량소자를 유전체 기판에 근접하게 형성함으로써, 필터를 소형화시킬 수 있다.
본 발명의 듀플렉서는 적어도 2개의 필터, 상기 필터에 각각 접속되는 입출력 접속수단 및 상기 필터에 공통적으로 접속되는 안테나 접속수단을 포함하고 있다. 이 경우에, 상기 필터들 중의 적어도 하나는 본 발명의 상술한 필터를 포함하고 있다.
이에 의해, 예를 들어 듀플렉서의 인덕턴스 소자를 자성체 기판에 근접하게 형성하고, 용량소자를 유전체 기판에 근접하게 형성함으로써, 듀플렉서를 소형화시킬 수 있다.
본 발명의 통신장치는 상술한 듀플렉서; 상기 듀플렉서의 적어도 하나의 입출력 접속수단에 접속되는 송신회로; 상기 송신회로에 접속되는 상기 입출력 접속수단과는 다른 적어도 하나의 입출력 접속수단에 접속되는 수신회로; 및 상기 듀플렉서의 안테나 접속수단에 접속되는 안테나를 포함하고 있다.
따라서, 예를 들어 통신장치의 인덕턴스 소자를 자성체 기판에 근접하게 형성하고, 용량소자를 유전체 기판에 근접하게 형성함으로써, 통신장치를 소형화시킬 수 있다.
본 발명의 회로 모듈은 본 발명의 상술한 복합 회로기판을 가지고 있는 적어도 하나의 기능 소자를 포함하고 있다.
이에 의해, 예를 들어 회로 모듈의 인덕턴스 소자를 자성체 기판에 근접하게 형성하고, 용량소자를 유전체 기판에 근접하게 형성함으로써, 회로 모듈을 소형화시킬 수 있다.
또한, 본 발명의 비가역 회로소자는 유전체 기판; 상기 유전체 기판과 간격을 두고 배치된 자성체 기판; 상기 유전체 기판과 상기 자성체 기판 사이에서 형성되고, 공진기 부분과 전송선로 부분을 포함하고 있는 전극; 및 상기 전극에 직류 자계를 인가하는 자석을 포함하고 있다. 상기 전극의 전송선로 부분은 상기 유전체 기판측에 상대적으로 근접해 있고, 상기 전극의 공진기 부분은 상기 자성체 기판측에 상대적으로 근접해 있다.
이에 의해, 전극의 전송선로 부분이 유전체 기판측에 근접해 있어서, 전파 손실이 저하되고, 동일한 특성을 가지고 있는 종래의 비가역 회로소자와 비교하여 소형화시킬 수 있다. 또한, 전극의 공진기 부분이 자성체 기판에 근접해 있어서, 자성체 기판과의 결합이 한층 더 강해지고, 비가역 회로소자의 비가역성이 향상된다.
바람직하게, 상술한 본 발명의 특정한 형태에 있어서, 전극의 전송선로 부분이 유전체 기판측에 매우 밀착되게 또는 근접해 있고, 전극의 공진기 부분이 자성체 기판측에 매우 밀착되게 또는 근접해 있다.
그 결과, 유전체 기판측에 매우 밀착되게 또는 근접해 있는 전극은 유전체 기판과의 결합이 한층 더 강해지고, 자성체 기판측에 매우 밀착되게 또는 근접해 있는 전극은 자성체 기판과의 결합이 한층 더 강해진다.
본 발명의 비가역 회로소자의 또 다른 구성에 있어서, 자성체 기판측에 근접해 있는 전극의 공진기 부분과 유전체 기판 사이에는 유전체 기판 보다 유전율이 낮은 물질이 배치되어도 된다.
이에 의해, 자성체 기판측에 근접해 있는 전극과 유전체 기판과의 결합이 약해지는 것이 가능하고, 자성체 기판측에 근접하게 전극을 형성함으로써 얻어지는 효과는 확실하게 감소되지 않는다.
본 발명의 비가역 회로소자의 또 다른 구성에 있어서, 스루홀에 의해 접속되는 전극이 상면 및 바닥면에 형성되는 기판이 유전체 기판과 자성체 기판 사이에 형성되어도 된다.
이에 의해, 유전체 기판 및 자성체 기판을 이 기판들 사이에서 죄어지는 전극이 형성되는 기판에 접착시킴으로써, 비가역 회로소자를 용이하게 구성할 수 있다.
그 결과, 필요한 부분에만 유전체 기판과 자성체 기판을 배치할 필요가 있고, 이에 의해 유전체 기판과 자성체 기판을 낭비적으로 사용하는 것을 방지하게된다.
본 발명의 통신장치는 상술한 비가역 회로소자, 송신회로, 수신회로 및 안테나를 포함하고 있다.
이에 의해, 비가역 회로소자의 전송선로 부분이 유전체 기판측에 근접해 있고, 공진기 부분이 자성체 기판측에 근접해 있어서, 통신장치의 특성을 향상시키고, 아울러 소형화시킬 수 있다.
또한, 본 발명의 복합 회로기판의 제조방법은 유전체 기판을 제공하는 공정; 상기 유전체 기판 보다 유전율이 낮은 물질을 함유하고 있는 저유전율막을 상기 유전체 기판 상에 형성하는 공정; 상기 저유전율막이 형성되는 상기 유전체 기판에 전극패턴을 형성하는 공정; 및 상기 전극패턴이 형성되는 상기 유전체 기판에 자성체 기판을 접착시키는 공정을 포함하고 있다.
따라서, 소정의 부분에서 유전체 기판 또는 자성체 기판에 근접해 있는 전극패턴을 가지고 있는 복합 회로기판의 전극을 단일 공정으로 형성할 수 있다.
또한, 복합 회로기판의 제조방법은 유전체 기판을 제공하는 공정; 자성체 기판을 제공하는 공정; 상기 유전체 기판 보다 유전율이 낮은 저유전율 기판의 상면 및 바닥면 상에 전극패턴을 형성하는 공정; 상기 상면 전극과 상기 바닥면 전극 사이에서 움직이는 스루홀을 형성하는 공정; 및 상기 유전체 기판과 상기 자성체 기판을 접착시켜, 이 기판들 사이에서 저유전율 기판을 죄는 공정을 포함하고 있다.
따라서, 소정의 부분에서 유전체 기판 또는 자성체 기판에 근접해 있는 전극패턴을 가지고 있는 복합 회로기판에서는, 유전체 기판 및 자성체 기판을 이 기판들 사이에서 죄어지는 전극이 형성되는 기판에 접착시킴으로써, 용이하게 제조될 수 있다.
복합 회로기판의 다른 제조방법은 유전체 기판을 제공하는 공정; 상기 유전체 기판 상에 전극패턴을 형성하는 공정; 자성체 기판을 제공하는 공정; 상기 자성체 기판 상에 전극패턴을 형성하는 공정; 상기 전극패턴이 형성된 상기 유전체 기판의 표면과 상기 전극패턴이 형성된 상기 자성체 기판의 표면이 서로 대향하고 있고, 아울러 소정의 접속 부분에서 상기 유전체 기판의 전극패턴과 상기 자성체 기판의 전극패턴이 서로 대향하도록, 상기 유전체 기판과 상기 자성체 기판을 배치하는 공정; 및 상기 소정의 접속부분에서 상기 유전체 기판의 전극패턴과 상기 자성체 기판의 전극패턴을 접속시키는 공정을 포함하고 있다.
따라서, 종래의 플립-칩(flip-chip) 실장기술을 사용하여, 소정의 부분에서 전극패턴을 유전체 기판측에 근접하게 이동시킬 수 있고, 또 다른 부분에서 전극패턴을 자성체 기판측에 근접하게 이동시킬 수 있다.
본 발명의 비가역 회로소자의 제조방법은 유전체 기판을 제공하는 공정; 상기 유전체 기판보다 유전율이 낮은 물질을 함유하고 있는 저유전율막을 상기 유전체 기판 상에 형성하는 공정; 상기 저유전율막이 형성되는 상기 유전체 기판의 부분에 공진기 부분이 형성되고, 다른 부분에 전송선로 부분이 형성되도록, 전극패턴을 형성하는 공정; 상기 전극패턴이 형성되는 상기 유전체 기판과 자성체 기판을 접착시키는 공정; 및 상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있다.
따라서, 소정의 부분에서 유전체 기판 또는 자성체 기판에 근접하게 형성된 전극패턴을 가지고 있는 비가역 회로소자는 단일 공정으로 제조될 수 있다.
본 발명의 비가역 회로소자의 다른 제조방법은 유전체 기판을 제공하는 공정; 자성체 기판을 제공하는 공정; 상기 유전체 기판보다 유전율이 낮은 저유전율 기판의 상면 및 바닥면 상에 전극패턴을 형성하는 공정; 상기 상면 전극과 상기 바닥면 전극 사이에서 움직이는 스루홀을 형성하는 공정; 상기 유전체 기판과 상기 자성체 기판 사이에서 상기 저유전율 기판을 죄도록 상기 유전체 기판과 상기 자성체 기판을 접착시켜, 상기 자성체 기판은 상기 전극패턴의 공진기 부분측 상에 있고, 상기 유전체 기판은 상기 전극패턴의 전송선로 부분측 상에 있는 공정; 및 상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있다.
따라서, 소정의 부분에서 유전체 기판 또는 자성체 기판에 근접해 있는 전극패턴을 가지고 있는 비가역 회로소자는, 유전체 기판 및 자성체 기판을 이 기판들 사이에서 죄어지는 전극이 형성되는 기판에 접착시킴으로써, 용이하게 제조될 수 있다.
비가역 회로소자의 다른 제조방법은 유전체 기판을 제공하는 공정; 상기 유전체 기판 상에 전송선로 부분을 형성하는 전극패턴을 형성하는 공정; 자성체 기판을 제공하는 공정; 상기 자성체 기판 상에 공진기 부분을 형성하는 전극패턴을 형성하는 공정; 상기 전극패턴이 형성된 상기 유전체 기판의 표면과 상기 전극패턴이 형성된 상기 자성체 기판의 표면이 서로 대향하고 있고, 아울러 소정의 접속 부분에서 상기 유전체 기판의 전극패턴과 상기 자성체 기판의 전극패턴이 서로 대향하도록, 상기 유전체 기판과 상기 자성체 기판을 배치하는 공정; 상기 소정의 접속부분에서 상기 유전체 기판의 전극패턴과 상기 자성체 기판의 전극패턴을 접속시키는 공정; 및 상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있다.
따라서, 종래의 플립-칩 실장기술을 사용하여, 소정의 부분에서 전극패턴을 유전체 기판측에 근접하게 이동시킬 수 있고, 또 다른 부분에서 전극패턴을 자성체 기판측에 근접하게 이동시킬 수 있다.
상기 및 그 외의 이점은 첨부된 도면을 참조하여 하기에서 상세하게 기술할 본 발명의 구현예들로부터 이해될 것이며, 본 구현예들에서 동일하거나 유사한 소자 및 부품에는 동일하거나 유사한 참조부호를 부여한다.
본 발명의 한 바람직한 구현예에 따른 복합 회로기판을 도 1 및 도 2를 참조하여 설명할 것이다. 도 1은 본 발명의 한 구현예에 따른 복합 회로기판의 평면도이고, 도 2는 도 1의 직선 X-X를 따라 절단한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 복합 회로기판 10은 유전체 기판 11, 자성체 기판 12 및 이 기판들 사이에서 죄어지는 전극패턴 20을 포함하고 있다. 이 전극패턴 20은 용량소자부 21, 인덕턴스 소자부 22, 전송선로부 23 등을 포함하고 있다. 예를 들어 CaTiO3로 구성된 유전체 기판 11과 페라이트로 구성된 자성체 기판 12의 각 외측면에는 접지전극 13이 형성되어 있다. 도 1에 도시된 구성성분을 가지고 있는 복합 회로기판 10은 여기에서 저역 필터로서의 기능이 있다.
도 2에 도시된 바와 같이, 본 발명의 복합 회로기판 10에 있어서, 전극패턴 20의 용량소자부 21은 유전체 기판 11에 매우 밀착되어 있고, 인덕턴스 소자부 22는 자성체 기판 12에 매우 밀착되어 있다. 이 방법에 있어서, 용량소자부 21을 유전체 기판 11에 매우 밀착시킴으로써, 용량소자부 21의 용량을 증가시킬 수 있다. 그러므로, 복합 회로기판 10을 동일한 용량을 가지고 있는 종래의 복합 회로기판보다 소형화시킬 수 있다. 또한, 인덕턴스 소자부 22를 자성체 기판 12에 매우 밀착시키는 경우에는, 인덕턴스 소자부 22와 유전체 기판 11과의 결합은 약해지고, 인덕턴스 소자부 22의 인덕턴스는 증가한다. 그러므로, 복합 회로기판 10을 동일한 인덕턴스를 가지고 있는 종래의 복합 회로기판보다 소형화시킬 수 있다. 부가하여, 전송선로부 23 및 저항(도면에 도시되지 않음) 등으로부터 유전체 기판 11 및 자성체 기판 12까지의 거리는 그들의 전송 손실에 영향을 준다. 그러므로, 전송선로부 23과 저항의 특성은 유전체 기판 11과 자성체 기판 12 사이에 배치되는 장소에 따라서 정밀하게 설계될 수 있고, 이에 의해 요구되는 특성을 용이하게 이룰 수 있다.
다음으로, 본 발명의 복합 회로기판의 제 2 구현예를 도 3을 토대로 하여 설명할 것이다. 상술한 구현예와 동일한 부재에는 동일한 참조부호를 부여하고, 이에 대한 상세한 설명은 생략한다.
도 3에 도시된 바와 같이, 본 구현예의 복합 회로기판 10a는 유전체 기판 11, 자성체 기판 12, 이 기판들 사이에서 죄어지는 전극패턴 20 및 전극패턴 20과유전체 기판 11 사이에서 죄어지는 저유전율 물질 14를 포함하고 있다. 여기에서, 이 저유전율 물질 14는 유전체 기판 11 보다 유전율이 낮은 물질을 포함하고 있다. 또한, 이 물질 14는, 바람직하게 자성체 기판 12 보다 유전율이 낮은 물질이어야 한다. 유전체 기판 11과 전극패턴 20 사이에서 저유전율 물질 14는 인덕턴스 소자부 22와 동일한 위치에서 죄어진다. 저유전율 물질 14는, 예를 들어 유전체 기판 11에 돌출부(도시되지 않음)가 형성되어 인덕턴스 소자부 22가 자성체 기판 12에 보다 근접하게 이동하는 경우와 비교하여, 인덕턴스 소자부 22와 유전체 기판 11과의 결합을 보다 약화시킨다. 즉, 저유전율 물질 14는, 예를 들어 유전체 기판 11에 돌출부가 형성되어 인덕턴스 소자부 22가 자성체 기판 12에 보다 근접하게 이동하는 경우와 비교하여, 자성체 기판 12와의 결합에 의해 얻어지는 효과가 유전체 기판 11과의 결합에 의해 저하되는 것을 보다 효과적으로 방지한다.
상술한 구현예에 있어서, 유전체 기판과 자성체 기판 사이에서 죄어지는 전극패턴은 유전체 기판 또는 자성체 기판의 한쪽 방향으로 매우 밀착되었지만, 또 다른 방법으로, 인덕턴스 소자부와 자성체 기판 사이에 저유전율 물질을 삽입함으로써 또는 그 외의 적당한 방법으로 인덕턴스 소자부가 자성체 기판에 근접하게 형성되어도 된다. 이것은 시뮬레이션 결과를 토대로 하여 설명할 것이다.
도 4는 간격을 두고 배치된 유전체 기판 11과 자성체 기판 12 사이에 형성된 전극 20을 도시하는 개념도이다. 도 5는 전극패턴 20과 유전체 기판 11 사이의 갭 G와 인덕턴스 L과의 관계, 및 이 갭 G와 용량 C와의 관계를 나타내는 시뮬레이션 결과를 도시한다. 유전체 기판 11은 두께 0.5㎜, 유전율 약 90, 투자율 약 1이다.자성체 기판 12는 두께 0.5㎜, 유전율 약 15, 투자율 약 3이다. 또한, 유전체 기판 11과 자성체 기판 12 사이의 간격은 0.03㎜이고, 전극패턴 20의 두께는 0.01㎜이다. 도 5에서, 참조부호 △는 용량 C를 나타내고, ○는 인덕턴스 L을 나타낸다. 도 5에 도시된 바와 같이, 용량 C는 전극패턴 20이 유전체 기판 11에 매우 밀착되어 있을 때, 보다 커지고, 인덕턴스 L은 전극패턴 20이 자성체 기판 12로부터 0.005㎜ 떨어져 배치되어 있을 때에, 즉 갭 G가 도 5에 도시된 바와 같이 0.015㎜ 일 때, 최대값에 이른다. 즉, 인덕턴스 소자부를 유전체 기판에 인접하거나 접촉시켜 매우 밀착시키는 것 보다는 오히려 자성체 기판 12로부터 소정의 거리로 간격을 두고 근접하게 배치시키는 것이 바람직하다.
상기 구현예들에서, 유전체 기판과 자성체 기판 사이에서 죄어지는 전극패턴은 자성체 기판에 근접하게 또는 매우 밀착되게 형성되어 있지만, 본 발명이 이 구성으로만 한정되는 것은 아니다. 예를 들어, 도 6의 복합 회로기판 10b에 도시된 바와 같이, 자성체 기판 12와 전극패턴 20 사이에 저유전율 기판체 15 등을 삽입함으로써 전극패턴 20이 전체적으로 자성체 기판 12 보다는 유전체 기판 11에 상대적으로 밀착되게 형성되어 있다. 본 구현예에 있어서, 인덕턴스 소자부 22는 용량소자부 21 보다 자성체 기판 12측에 상대적으로 보다 근접하게 형성되어 있다. 이러한 구성으로 또한, 본 발명의 효과를 이루게 된다.
이하에서, 본 발명의 복합 회로기판의 제조방법에 대해서 설명할 것이다.
먼저, 유전체 기판의 한 측면에 접지전극을 형성하고, 이 유전체 기판 상의 인덕턴스 소자가 형성될 위치에서 에폭시 수지(epoxy resin) 또는 폴리리미드(polyimide) 수지 등의 저유전율막을 형성한다. 그 후에, 저유전율막이 형성된 유전체 기판 상에 도금 또는 스퍼터링(sputtering)을 행함으로써, 용량소자, 인덕턴스 소자, 전송선로 등을 포함하고 있는 전극패턴이 형성된다. 그 다음에, 한쪽면에 접지전극을 가지고 있는 자성체 기판이 접착되고, 이에 의해 제 2 구현예의 복합 회로기판을 형성한다. 이 제조방법을 사용함으로써, 전극패턴을 단일 공정으로 형성할 수 있고, 접속전극을 사용하는 종래의 접속 방법과 비교하여 보다 용이하게 복합 회로기판을 제조할 수 있다.
본 구현예에서는 유전체 기판과 전극패턴과의 접촉의 정도 및 간격의 정도의 중요성을 강조하고, 유전체 기판측에 전극패턴이 형성되는 것을 예를 들어 기술하겠지만, 이 전극패턴은 자성체 기판에 형성되어도 된다. 본 구현예에서 설명하는 제조방법을 사용하는 경우에는, 전극패턴과 자성체 기판 사이의 접촉층 또는 접착층 그 자체가 저유전율층이 되고, 유전체 기판과 전극패턴 사이의 인덕턴스 소자부에서 적당한 갭을 형성하는 것이 가능하다. 또한, 상기 구현예에서는 저유전율막의 1개의 층만이 형성되는 것을 예를 들어 기술하고 있지만, 저유전율막의 다수개의 층이 소정의 장소에서 형성될 수 있어서, 전극패턴의 각종의 각 소자와 유전체 기판 및 자성체 기판과의 사이의 거리를 적당하게 두는 것이 가능하고, 이에 의해 복합 회로기판의 특성을 정밀하게 설계할 수 있다.
복합 회로기판의 다른 제조방법에 대해서 도 7을 참조하여 설명할 것이다. 먼저, 수지 기판 등의 저유전율 기판의 상면 및 바닥면 각각에 전극패턴을 형성한다. 여기에서는, 예를 들어 한쪽면에 인덕턴스 소자부를 형성하는 전극패턴이 형성되고, 다른쪽면에 용량소자와 전송선로를 형성하는 전극패턴이 형성되고, 상면의 전극패턴과 바닥면의 전극패턴 사이의 전기적 접속은 스루홀 17의 형성에 의해 이루어진다. 그 다음에, 한쪽면에 접지전극이 형성되는 유전체 기판과 자성체 기판 사이에는 전극패턴이 형성되는 저유전율 기판이 삽입된다. 이러한 제조방법에 의해, 도 7에 도시된 복합 회로기판 10c를 얻게 된다.
다음으로, 본 발명의 한 구현예에 따른 비가역 회로소자를 도 8 및 도 9를 참조로하여 설명할 것이다. 도 8은 본 발명의 비가역 회로소자의 분해 사시도이고, 도 9는 도 8의 복합 회로기판 부분의 직선 Y-Y를 따라 절단한 단면도이다.
도 8 및 도 9에 도시된 바와 같이, 본 발명의 비가역 회로소자 30은 복합 회로기판 부분 10d, 직류 자계를 인가하는 자석 31 및 이들을 수납하는 케이스(case) 32로 구성되어 있다. 이 복합 회로기판 부분 10d는 유전체 기판 11, 페라이트 등을 포함하고 있는 자성체 기판 12, 및 이 기판들 사이에서 죄어지는 중심전극 20을 포함하고 있다. 중심전극 20은 각각 120。의 각도로 서로 교차하는 3개의 전극을 가지고 있다. 중심전극 20의 한단은 입출력 전극측에 접속되고, 다른 단은 접지에 접속된다.
중심전극 20은, 예를 들어 중심전극 20의 바닥면에 접지전극 13이 형성되는 중심전극 20의 인덕턴스 소자부 22의 위치에 상응하는 위치에서 유전체 기판 11 상에 저율전율막 14를 배치함으로써 형성되고, 도금 등을 실행함으로써 인덕턴스 소자부 22 및 정합용 용량소자부 21을 포함하고 있는 제 1 중심전극 20을 얻게 된다. 그 후에, 제 1 중심전극 20과 동일한 방법을 사용하여 제 2 및 제 3 중심전극 20을형성하고, 이 제 2 및 제 3 중심전극 사이에서 절연막 26이 죄어진다. 그 다음에, 중심전극 20이 형성되는 유전체 기판 11에 접지전극 13을 가지고 있는 자성체 기판 12가 접착되고, 이에 의해 복합 회로기판 부분 10d가 완성된다. 3개의 중심전극 20의 각각의 한 단은 접속전극 16 등에 의해 유전체 기판 11의 바닥면에서 접지전극 13과 절연되는 입출력 전극 16a에 접속된다. 3개의 중심전극 20의 다른 단은 스루홀 17 등에 의해 유전체 기판 11의 바닥면에서 접지전극 13에 접속된다.
이렇게 형성된 복합 회로기판 부분 10d는 자성체 기판 12의 상면에 배치되는 자석 31과 함께 케이스 32 내부에 수납됨으로써, 비가역 회로소자 30이 완성된다.
본 구현예의 비가역 회로소자 30에 있어서, 유전체 기판 11에서 저유전율막 14의 상면에 인덕턴스 소자부 22가 형성되고, 유전체 기판 11에 용량소자부 21이 형성되므로, 인덕턴스 소자부 22는 자성체 기판 12측에 근접하게 되고, 용량소자부 21은 유전체 기판 11측에 근접하게 된다. 그러므로, 동일한 특성을 가지고 있는 종래의 비가역 회로소자와 비교하여 인덕턴스 소자부 22와 용량소자부 21은 모두 소형화되고, 이에 의해 비가역 회로소자 30 자체도 소형화될 수 있다.
다음으로, 본 발명의 듀플렉서를 도 10 및 도 11을 토대로 하여 설명할 것이다. 도 10은 본 발명의 듀플렉서의 평면도이고, 도 11은 도 10의 직선 Z-Z를 따라 절단한 단면도이다.
도 10 및 도 11에 도시된 바와 같이, 본 발명의 듀플렉서 40은 스트립선로 (stripline) 필터로 구성된 제 1 필터부 50a 및 또 다른 스트립선로 필터로 구성된 제 2 필터부 50b를 포함하고 있다. 제 1 필터부 50a를 형성하는 필터는 송신용 대역필터(bandpass filter)로서의 기능이 있다. 제 2 필터부 50b를 형성하는 필터는 제 1 필터부 50a와는 다른 공진 주파수를 가지고 있는 공진기를 포함하고 있고, 수신용 대역필터로서의 기능이 있다. 제 1 필터부 50a의 입출력 접속 41은 송신용 외부회로에 접속되고, 제 2 필터부 50b의 입출력 접속 42는 송신용 외부회로에 접속된다. 아울러, 제 1 필터부 50a의 다른쪽의 입출력 접속과 제 2 필터부 50b의 다른쪽의 입출력 접속은 외부 안테나에 접속되는 안테나 접속 43으로서 통합된다.
이렇게 구성된 듀플렉서 40은, 제 1 필터부 50a가 소정의 주파수에서 신호를 통과시키고, 제 2 필터부 50b가 상술한 주파수와는 다른 주파수에서 신호를 통과시키는 대역 듀플렉서로서의 기능이 있다.
본 구현예의 듀플렉서 40에 있어서는, 유전체 기판 11에서 저유전율막 14의 상면에 인덕턴스 소자부 22가 형성되고, 유전체 기판 11 상에 용량소자부 21이 형성되므로, 인덕턴스 소자부 22는 자성체 기판 12에 근접해 있고, 용량소자부 21은 유전체 기판 11에 근접해 있다. 그러므로, 동일한 특성을 가지고 있는 종래의 듀플렉서와 비교하여 인덕턴스 소자부 22와 용량소자부 21은 모두 소형화될 수 있고, 이에 의해 필터도 소형화될 수 있으며, 그 결과 듀플렉서 40 자체도 소형화될 수 있다.
또한, 본 구현예의 통신장치 60을 도 12를 토대로하여 설명할 것이다. 도 12는 본 구현예의 통신장치의 개략도를 도시한다.
도 12에 도시된 바와 같이, 본 구현예의 통신장치 60은 듀플렉서 40, 송신회로 51, 수신회로 52 및 안테나 53을 포함하고 있다. 여기에서 사용되는 듀플렉서40은 먼저 설명한 구현예에 기술되어 있다. 도 10에서 제 1 필터부 50a와 접속하는 입출력 접속은 송신회로 51에 접속되고, 제 2 필터부 50b와 접속하는 출력 접속은 수신회로 52에 접속된다. 또한, 안테나 접속 43은 안테나 53에 접속된다.
본 구현예의 통신장치 60에 있어서는, 유전체 기판에서 저유전율막의 상면에 인덕턴스 소자부가 형성되고, 유전체 기판 상에 용량소자부가 형성되므로, 인덕턴스 소자부는 자성체 기판에 근접해 있고, 용량소자부는 유전체 기판에 근접해 있다. 그러므로, 동일한 특성을 가지고 있는 종래의 통신장치와 비교하여 인덕턴스 소자부와 용량소자부는 모두 소형화되므로, 통신장치 60 자체도 소형화될 수 있다.
다음으로, 본 발명의 상술한 비가역 회로소자와는 다른 비가역 회로소자를 도 13 및 도 14를 토대로하여 설명할 것이다. 도 13은 본 발명의 다른 비가역 회로소자의 평면도이고, 도 14는 도 13의 직선 A-A를 따라 절단한 단면도이다.
도 13 및 도 14에 도시된 바와 같이, 본 구현예의 비가역 회로소자 30a는 비가역 회로소자 본체 35 및 이 비가역 회로소자 본체 35의 상면에 형성되고, 이 비가역 회로소자 본체 35에 직류 자계를 인가하는 자석 31을 포함하고 있다. 이 비가역 회로소자 본체 35는 한쪽면에 접지전극 13이 각각 형성되는 유전체 기판 11과 자성체 기판 12 및 이 기판들 사이에서 죄어지는 전극패턴 20을 포함하고 있다. 전극패턴 20은 중심에서 공진기 부분 24, 및 상호 120。의 각도로 교차하는 전송선로 부분 23a를 포함하고 있다. 또한, 전송선로 부분 23a에는 공진기 부분 24와 전송선로 부분 23a를 정합시키는 정합회로 부분 25가 형성되어 있다.
예를 들어 도 15에 도시된 바와 같이, 이렇게 형성된 비가역 회로소자 본체 35는, 기판 18 내에 형성된 오목부 내에서 유전체 기판 11이 아래를 향하도록 배치되고, 자성체 기판 12의 상면에서 전극패턴 20의 공진기 부분 24의 위치와 대응하는 위치에서 자석 31이 배치된다. 그 다음으로, 전송선로 부분 23a의 단부는 기판 18에 형성된 전극선로 19에 와이어 본딩(wire bonding) (도시되지 않음) 또는 접속전극 등에 의해 접속된다. 자성체 기판 12는 전극패턴 20의 적어도 공진기 부분 24에 배치될 필요가 있고, 유전체 기판 11과 비교하여 소형의 자성체 기판 12를 사용함으로써, 전송선로 부분 23a의 단부가 표면에 노출될 수 있고, 기판 18의 전극선로 19에 접속될 수 있다.
본 구현예의 비가역 회로소자를 얻기 위해서, 먼저, 유전체 기판 11에서, 전극패턴 20의 공진기 부분 24에 대응하는 위치에서 저유전율막 14를 형성한다. 그 다음에, 저유전율막 14를 포함하고 있는 유전체 기판 11 상에 공진기 부분 24와 전송선로 부분 23a를 포함하고 있는 전극패턴 20을 형성하고, 마지막으로, 전극패턴 20에 자성체 기판 12를 접착시킨다. 이 방법을 사용하여, 전극패턴 20을 단일 공정으로 형성할 수 있고, 비가역 회로소자 30a를 용이하게 제조하는 것이 가능하다. 또한, 비가역 회로소자를 형성하는 또 다른 방법은 상기 도 7에 도시된 바와 같은 방법을 사용하여 구성될 수 있다. 즉, 저유전율 기판의 한쪽면에 공진기 부분을 구성하는 전극패턴을 형성하고, 다른쪽면에 전송선로 부분을 구성하는 전극패턴을 형성한다. 그 다음으로, 상면과 바닥면 상의 전극패턴은 스루홀 등에 의해 함께 접속되고, 공진기 부분측에 자성체 기판을 접착하고, 전송선로 부분측에 유전체 기판을 접착한다. 이 방법으로, 유사하게 전극패턴을 단일 공정으로 형성하는 것이 가능하고, 비가역 회로소자도 용이하게 제조될 수 있다.
도 13 내지 도 15에 도시된 구현예에 있어서, 예를 들어 유전체 기판 11 내에 돌출부(도시되지 않음)가 형성되어, 공진기 부분 24가 유전체 기판 12에 보다 근접하게 배치되는 경우와 비교하여, 전극패턴 20의 공진기 부분 24와 유전체 기판 11 사이에 저유전율 물질 14가 형성되어, 공진기 부분 24와 유전체 기판 11 사이의 거리가 증가하고, 이에 의해 공진기 부분 24와 유전체 기판 11과의 결합이 약해지고, 비가역 회로소자 30a의 비가역성이 한층 더 향상된다.
본 발명의 비가역 회로소자의 또 다른 구현예를 도 16 및 도 17을 토대로하여 설명할 것이다. 도 16은 본 발명의 또 다른 비가역 회로소자의 분해 사시도이고, 도 17은 도 16의 직선 A'-A'를 따라서 절단한 단면도이다.
도 16 및 도 17에 도시된 바와 같이, 본 구현예의 비가역 회로소자 30b는 유전체 기판 11, 자성체 기판 12 및 자석 31를 포함하고 있다. 유전체 기판 11에는 전극패턴 20이 형성되어 있고, 이 전극패턴 20은 상호 120。의 각도로 교차하는 3개의 전송선로 부분 23b를 포함하고 있다. 자성체 기판 12에는 전극패턴 20이 형성되어 있고, 이 전극패턴 20은 상호 120。의 각도로 교차하는 비가역 회로 부분 27을 포함하고 있다. 부가하여, 전송선로 부분 23b에는 정합회로 부분 25가 형성되어 있다. 그 다음으로, 전극패턴 20이 형성되는 유전체 기판 11의 측면과 전극패턴 20이 형성되는 자성체 기판 12의 측면이 대향하게 배치되고, 유전체 기판 11의 전송선로 부분 23b는 자성체 기판 12의 비가역 회로 부분 27과 3곳에서 각각 접착된다. 이러한 접속을 위해서, 자성체 기판 12 상에서 비가역 회로 부분 27의 3개의 단부점에서 솔더 범프(soldered bump) 또는 금범프(gold bump)를 형성하고, 자성체 기판 12는 플립-칩 실장으로서 인지된 기술에 의해 유전체 기판 11 상에 실장된다. 도 16에는 도시되지 않았지만, 유전체 기판 11 상에는 비가역 회로소자에 부가하여 다른 각종 종류의 기능 소자와 이들 소자를 접속시키는 회로가 형성된다.
상기 구현예의 비가역 회로소자에 있어서는, 도 16 및 도 17에 도시된 바와 같이, 비가역 회로소자 본체 35의 전극패턴 20에서 비가역 회로 부분 27 및 공진기 부분 24는 자성체 기판 12에 근접해 있고, 전송선로 부분 23a는 유전체 기판 11에 근접해 있다. 전송선로 부분 23a가 유전체 기판 11에 근접해 있으므로, 전송선로 부분 23a의 전파 손실은 저하되고, 동일한 특성을 가지고 있는 종래의 가이드(guide) 부분과 비교하여 소형화될 수 있다. 유사하게, 비가역 회로 부분 27과 공진기 부분 24가 자성체 기판 12에 근접해 있으므로, 비가역 회로소자의 비가역성이 향상된다.
도 16 및 도 17에 도시된 구현예에 있어서, 전극패턴 20을 가지고 있는 자성체 기판 12가 필요한 부분에만 플립-칩 실장이 필요함에 따라, 자성체 기판 12는 낭비적으로 사용되지 않는다. 또한, 일반적인 범프 접속 등의 플립-칩 실장 기술을 사용하는 것이 가능하여, 이에 의해 제조가 용이하다.
상술한 비가역 회로소자는 3개의 단자를 사용하였지만, 본 발명은 또한 3개의 단자 중의 한 단자에 단자 저항을 접속시킴으로써 형성되는 아이솔레이터 (isolator) 또는 2-단자 아이솔레이터에도 적용될 수 있다.
다음으로, 단일 기판 상에 복수개의 소자들이 형성되는 회로 모듈에 본 발명을 적용하는 예를 도 18 및 도 19를 토대로하여 설명할 것이다. 도 18은 본 발명의 회로 모듈의 평면도이고, 도 19는 도 18의 직선 B-B를 따라 절단한 단면도이다.
도 18 및 도 19에 도시된 바와 같이, 본 구현예의 회로 모듈 36은 기능 소자로서 비가역 회로소자 부분 30c 및 분기회로 부분 37를 포함하고 있다. 비가역 회로소자 30c는 한쪽 단자에 저항막 38이 접속되는 아이솔레이터이다. 분기회로 부분 37은 용량소자부 21a, 인덕턴스 소자 22a 및 저항막 38를 포함하고 있다.
이러한 형태의 회로 모듈 36을 구성하기 위해서, 먼저, 접지전극 13이 형성된 유전체 기판 11 상의 소정의 위치, 즉 비가역 회로소자 30c의 공진기 부분 24 및 분기회로 37의 인덕턴스 소자부 22a의 대응하는 위치에 저유전율막 14를 형성한다. 그 다음에, 저유전율막 14가 형성된 유전체 기판 11 상에 비가역 회로소자 30c 및 분기회로 37의 전극패턴 20을 형성한다. 또한, 비가역 회로소자 30c 및 분기회로 37 각각에 저항막 38을 형성한다. 그 다음에, 비가역 회로소자 30c의 공진기 부분 24와 분기회로 37의 인덕턴스 소자부 22a의 전극 상에 접지전극 13이 형성된 자성체 기판 12를 부착한다. 부가하여, 비가역 회로소자 30c의 공진기 부분 24의 자성체 기판 12의 상면에 직류 자계를 인가하는 자석 31을 형성한다. 자성체 기판은 본 구현예에서처럼 소정의 위치에만 형성되어도 되고, 또는 유전체 기판과 동일한 형상의 자성체 기판을 사용하여도 된다. 또한, 본 구현예의 회로 모듈은, 상술한 방법, 즉 유전체 기판 상에 저유전율막을 형성한 다음에, 저유전율막의 상면에 인덕턴스 소자부와 비가역 회로소자의 공진기 부분을 추가 형성하는 방법을 사용하여 구성되어도 된다. 또한, 본 구현예의 회로 모듈은, 도 7에 도시된 것과 같은 대체방법, 즉 저유전율 기판의 상면 및 바닥면에 전극패턴을 형성하고, 이 전극패턴을 스루홀에 의해 접속시키며, 이 저유전율 기판을 유전체 기판과 자성체 기판 사이에서 죄는 방법을 사용하는 것도 수용된다.
다음으로, 본 발명의 상술한 구현예와는 다른 통신장치 60a를 도 20을 토대로하여 설명할 것이다. 도 20은 본 발명의 한 구현예에 따른 통신장치를 도시하는 개략도이다.
도 20에 도시된 바와 같이, 본 구현예의 통신장치 60a는 송신필터 및 수신필터를 포함하고 있는 듀플렉서 40a; 듀플렉서 40a의 안테나 접속에 접속된 안테나 53; 듀플렉서 40a의 송신필터의 입출력 접속에 접속된 송신회로 51; 및 듀플렉서 40a의 수신필터의 입출력 접속에 접속된 수신회로 52를 포함하고 있다.
송신회로 51은 아이솔레이터 및 송신필터를 관통하고 안테나 53으로부터 발신되는 송신신호를 증폭시키는 전력 증폭기(power amplifier: PA)를 가지고 있다. 또한, 안테나 53에 의해 수신된 신호는 수신필터로부터 수신회로 52를 관통하고, 여기에서 이 신호들은 저잡음 증폭기(low noise amplifier: LNA), 필터(RX) 등을 관통하여, 마지막으로 믹서(mixer: MIX)에 입력된다. 한편, 위상 동기 루프 (phase-lock loop: PLL)를 사용하는 국부 발진기(local oscillator)는 발진기(VCO) 및 디바이더(divider: DIV)를 포함하고 있고, 국부 신호를 믹서에서 출력한다. 이 믹서는 중간 주파수에서 신호를 출력한다.
이러한 구성에 의해, 낮은 전파 손실로 비가역성이 우수한 비가역 회로소자를 사용하여 소형화된 통신장치 60a를 제공하는 것이 가능하다.
본 발명의 통신장치는 상술한 구현예들로만 한정되는 것은 아니고, 예를 들어 도 21 및 도 22에 도시된 통신장치 60b 및 60c에도 본 발명이 적용될 수 있다. 도 21에 도시된 통신장치 60b는 안테나 53, 안테나 53에 접속된 서큘레이터 (circulator: CIR) 및 이 서큘레이터(CIR)에 접속되는 송신회로 51과 수신회로 52를 포함하고 있다. 송신회로 51은 전력 증폭기(PA) 등을 포함하고 있고, 수신회로 52는 저잡음 증폭기(LNA) 등을 포함하고 있다. 또한, 도 22에 도시된 통신장치 60c는 송신회로에 합치되는 전력 증폭기(PA), 이 전력 증폭기(PA)에 접속되는 믹서(MIX), 수신회로에 합치되는 저잡음 증폭기(LNA), 저잡음 증폭기(LNA)에 접속되는 믹서(MIX), 상기 2개의 믹서(MIX)에 접속되는 디바이더(DIV), 및 이 디바이더 (DIV)에 접속되는 발진기(VOC)를 포함하고 있다. 상기 디바이더(DIV)와 상기 발진기(VOC) 사이에는 아이솔레이터(ISO)가 접속되어 있다.
상술한 본 발명에 따르면, 유전체 기판, 자성체 기판, 이 기판들 사이에서 죄어지는 전극을 포함하고 있는 복합 회로기판에 있어서, 소정 부분의 전극을 유전체 기판에 근접하게 배치하고, 다른 부분의 전극패턴을 자성체 기판에 근접하게 배치한다. 그 결과, 예를 들어 전극의 인덕턴스 소자부를 자성체 기판에 근접하게 배치하고, 용량소자부를 유전체 기판에 근접하게 배치함으로써, 인덕턴스와 용량을 증가시킬 수 있고, 동일한 특성을 유지하면서 복합 회로기판이 소형화될 수 있다. 또한, 전송선로, 저항 등을 포함하고 있는 전극에 있어서, 유전체 기판과 자성체 기판간의 위치 관계를 저유전율막의 두께를 적당하게 선택함으로써 정밀하게 설계할 수 있고, 요구되는 특성을 용이하게 이룰 수 있다.
또한, 본 발명의 비가역 회로소자에 따르면, 비가역 회로소자 본체의 유전체 기판과 자성체 기판 사이에서 죄어지는 전극은, 공진기 부분을 자성체 기판에 근접하게, 전송선로 부분을 유전체 기판에 근접해 있도록 배열한다. 이에 의해, 전송선로 부분의 전파 손실이 저하되고, 아울러 동일한 특성을 가지고 있는 종래의 비가역 회로소자와 비교하여 소형화될 수 있다. 아울러, 공진기 부분이 자성체 기판에 근접해 있으므로, 비가역 회로소자의 비가역성이 향상된다. 또한, 전극의 공진기 부분과 유전체 기판 사이에 저유전율 물질을 삽입함으로써, 이에 의해 예를 들어 공진기 부분은 유전체 기판에 범프를 형성함으로써 자성체 기판에 근접하게 움직이는 경우와 비교하여 공진기 부분과 유전체 기판과의 결합이 약해지고, 아울러 비가역성이 향상될 수 있다.
본 발명은 상술한 구현예들로만 한정되는 것은 아니고, 오히려 당업계에 있는 사람이라면 본 발명이 상기 구현에로부터 다양하게 변형 및 변화된다는 것이 이해될 것이다.

Claims (27)

  1. 유전체 기판;
    상기 유전체 기판과 간격을 두고 형성되는 자성체 기판; 및
    상기 유전체 기판과 상기 자성체 기판 사이에 형성되는 전극을 포함하고 있는 복합 회로기판으로서,
    상기 전극의 소정 부분은 자성체 기판보다 유전체 기판에 상대적으로 근접하며,
    상기 전극의 상기 소정 부분 이외의 부분은 유전체 기판보다 자성체 기판에 상대적으로 근접해 있는 것을 특징으로 하는 복합 회로기판.
  2. 제 1항에 있어서, 상기 전극은 상기 소정 부분에서 상기 유전체 기판에 인접해 있거나 소정의 거리로 간격을 두고 있으며,
    상기 전극은 상기 소정 부분과는 상기 소정 부분 이외의 부분에서 상기 자성체 기판에 인접해 있거나 소정의 거리로 간격을 두고 있는 것을 특징으로 하는 복합 회로기판.
  3. 제 2항에 있어서, 상기 소정 부분 이외의 부분에서 상기 유전체 기판과 상기 전극 사이에서, 상기 유전체 기판 보다 유전율이 낮은 물질을 더 포함하고 있는 것을 특징으로 하는 복합 회로기판.
  4. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 전극은 상기 소정의 부분과 상기 소정 부분 이외의 부분 사이에서 연속적임을 특징으로 하는 복합 회로기판.
  5. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 전극은 상면에 형성된 한 전극과 바닥면에 형성된 한 전극을 가지고 있는 기판에 의해 형성되고, 상기 전극부들은 스루홀(through hole)에 의해 접속되고, 상기 기판은 상기 유전체 기판과 상기 자성체 기판 사이에 배치되는 것을 특징으로 하는 복합 회로기판.
  6. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 전극은 상기 소정 부분에서 상기 유전체 기판에 근접해 있는 용량소자; 및 상기 소정 부분 이외의 부분에서 상기 자성체 기판에 근접해 있는 인덕턴스 소자를 포함하고 있는 것을 특징으로 하는 복합 회로기판.
  7. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 유전체 기판은 적어도 상기 소정 부분에서 형성되고, 상기 자성체 기판보다 소형인 것을 특징으로 하는 복합 회로기판.
  8. 제 1항 내지 제 3항 중의 어느 한 항에 있어서, 상기 자성체 기판은 적어도 상기 소정 부분 이외의 부분에서 형성되고, 상기 유전체 기판보다 소형인 것을 특징으로 하는 복합 회로기판.
  9. 상호 교차하는 복수개의 상기 인덕턴스 소자, 상기 인덕턴스 소자부에 접속되는 대응하는 복수개의 상기 용량소자, 및 상기 교차하는 인덕턴스 소자에 직류 자계를 인가하도록 배치된 자석을 가지고 있는 청구항 6에 기재된 복합 회로기판을 포함하고 있는 것을 특징으로 하는 비가역 회로소자.
  10. 상기 용량소자와 상기 인덕턴스 소자가 공진기의 소정의 공진 주파수를 형성하는 청구항 6에 기재된 복합 회로기판을 포함하는 것을 특징으로 하는 공진기.
  11. 청구항 10에 기재된 공진기; 및
    상기 전극의 양단에 각각 접속되는 한쌍의 입출력 커넥터(connector)를 포함하는 것을 특징으로 하는 필터.
  12. 적어도 2개의 필터;
    청구항 11에 기재된 필터를 포함하고 있는 상기 필터들 중의 적어도 하나의 필터;
    상기 한쌍의 입출력 커넥터를 각각 가지고 있는 상기 각 필터; 및
    상기 각 필터의 한 입출력 커넥터에 각각 접속되는 안테나 커넥터를 포함하고 있는 듀플렉서로서,
    상기 각 필터의 상기 다른 입출력 커넥터는 상기 듀플렉서의 각 입출력 단자가 되는 것을 특징으로 하는 듀플렉서.
  13. 청구항 12에 기재된 듀플렉서;
    상기 듀플렉서의 상기 한 입출력 커넥터에 접속되는 전송회로; 및
    상기 듀플렉서의 상기 다른 입출력 커넥터에 접속되는 수신회로를 포함하고 있는 것을 특징으로 하는 통신장치.
  14. 제 13항에 있어서, 상기 듀플렉서의 상기 안테나 커넥터에 접속되는 안테나를 더 포함하고 있는 것을 특징으로 하는 통신장치.
  15. 유전체 기판;
    상기 유전체 기판과 간격을 두고 형성되는 자성체 기판;
    상기 유전체 기판과 상기 자성체 기판 사이에 형성되고, 공진기 부분 및 전송선로 부분을 포함하고 있는 전극; 및
    상기 전극에 자계를 인가하는 자석을 포함하고 있는 비가역 회로소자로서,
    상기 전극의 전송선로 부분은 상기 유전체 기판에 상대적으로 근접해 있고, 상기 자성체 기판으로부터 상대적으로 떨어져 있으며,
    상기 전극의 공진기 부분은 상기 자성체 기판에 상대적으로 근접해 있고, 상기 유전체 기판으로부터 상대적으로 떨어져 있는 것을 특징으로 하는 비가역 회로소자.
  16. 제 15항에 있어서, 상기 전극의 전송선로 부분은 상기 유전체 기판에 인접해 있거나 소정의 거리로 간격을 두고 있으며,
    상기 전극의 공진기 부분은 상기 자성체 기판에 인접해 있거나 소정의 거리로 간격을 두고 있는 것을 특징으로 하는 비가역 회로소자.
  17. 제 16항에 있어서, 상기 유전체 기판과 상기 전극의 공진기 부분 사이에서, 상기 유전체 기판 보다 유전율이 낮은 물질이 형성되는 것을 특징으로 하는 비가역 회로소자.
  18. 제 15항 내지 제 17항 중의 어느 한 항에 있어서, 상기 전극은 상면에 형성된 한 전극과 바닥면에 형성된 한 전극을 가지고 있는 기판에 의해 형성되고, 상기 전극부들은 스루홀에 의해 접속되고, 상기 기판은 상기 유전체 기판과 상기 자성체 기판 사이에 배치되는 것을 특징으로 하는 비가역 회로소자.
  19. 제 15항 내지 제 17항 중의 어느 한 항에 있어서, 상기 유전체 기판은 적어도 상기 전극의 상기 전송선로 부분에 인접하게 형성되고, 상기 자성체 기판보다 소형인 것을 특징으로 하는 비가역 회로소자.
  20. 제 15항 내지 제 17항 중의 어느 한 항에 있어서, 상기 자성체 기판은 적어도 상기 전극의 상기 공진기 부분에 인접하게 형성되고, 상기 유전체 기판보다 소형인 것을 특징으로 하는 비가역 회로소자.
  21. 청구항 15에 기재된 비가역 회로소자; 송신회로와 수신회로 중의 한 회로; 및 상기 비가역 회로소자에 접속되는 안테나를 포함하고 있는 것을 특징으로 하는 통신장치.
  22. 유전체 기판을 제공하는 공정;
    상기 유전체 기판 보다 유전율이 낮은 물질을 함유하고 있는 저유전율막을 상기 유전체 기판 상에 형성하는 공정;
    상기 유전체 기판 및 상기 저유전율막 상에 적어도 유전체 기판에 밀접한 용량 소자부와, 요구되는 특성에 따라 배치된 전송 선로부를 갖는 전극패턴을 형성하는 공정; 및
    상기 유전체 기판 및 상기 전극패턴에 자성체 기판을 접착시키는 공정을 포함하고 있는 것을 특징으로 하는 복합 회로기판의 제조방법.
  23. 유전체 기판을 제공하는 공정;
    자성체 기판을 제공하는 공정;
    상기 유전체 기판 보다 유전율이 낮은 저유전율 기판의 상면 및 바닥면 상에 각각 전극패턴을 형성하는 공정;
    상기 저유전율 기판의 상면 상의 상기 전극패턴과 바닥면 상의 상기 전극패턴 사이에서 움직이는 스루홀을 형성하는 공정; 및
    상기 유전체 기판과 상기 자성체 기판을 접착시켜, 상기 기판들 사이에서 상기 저유전율 기판을 죄는 공정을 포함하고 있는 것을 특징으로 하는 복합 회로기판의 제조방법.
  24. 유전체 기판을 제공하는 공정;
    상기 유전체 기판 상에 전극패턴을 형성하는 공정;
    자성체 기판을 제공하는 공정;
    상기 자성체 기판 상에 전극패턴을 형성하는 공정;
    상기 전극패턴이 형성된 상기 유전체 기판의 표면과 상기 전극패턴이 형성된 상기 자성체 기판의 표면이 서로 대향하고 있고, 아울러 소정의 접속 부분에서 상기 유전체 기판의 상기 전극패턴과 상기 자성체 기판의 상기 전극패턴이 서로 대향하도록, 상기 유전체 기판과 상기 자성체 기판을 배치하는 공정; 및
    상기 소정의 접속부분에서 상기 유전체 기판의 상기 전극패턴과 상기 자성체 기판의 상기 전극패턴을 접속시키는 공정을 포함하고 있는 것을 특징으로 하는 복합 회로기판의 제조방법.
  25. 유전체 기판을 제공하는 공정;
    상기 유전체 기판보다 유전율이 낮은 물질을 함유하고 있는 저유전율막을 상기 유전체 기판 상에 형성하는 공정;
    상기 저유전율막이 형성되는 상기 유전체 기판의 부분에 공진기 부분이 형성되고, 다른 부분에 전송선로 부분이 형성되는 전극패턴을 형성하는 공정;
    상기 유전체 기판 및 상기 전극패턴에 자성체 기판을 접착시키는 공정; 및
    상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있는 것을 특징으로 하는 비가역 회로소자의 제조방법.
  26. 유전체 기판을 제공하는 공정;
    자성체 기판을 제공하는 공정;
    상기 유전체 기판보다 유전율이 낮은 저유전율 기판의 상면 및 바닥면 상에, 공진기 부분과 전송선로 부분을 형성하는 전극패턴을 형성하는 공정;
    상기 저유전율 기판의 상면 상의 상기 전극패턴과 바닥면 상의 상기 전극패턴 사이에서 움직이는 스루홀을 형성하는 공정;
    상기 유전체 기판과 상기 자성체 기판 사이에서 상기 저유전율 기판을 죄도록 상기 유전체 기판과 상기 자성체 기판을 접착시켜, 상기 자성체 기판은 상기 공진기 부분에 인접하거나 소정의 거리를 두고 있고, 상기 유전체 기판은 상기 전송선로 부분에 인접하거나 소정의 거리를 두고 있는 공정; 및
    상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있는 것을 특징으로 하는 비가역 회로소자의 제조방법.
  27. 유전체 기판을 제공하는 공정;
    상기 유전체 기판 상에 전송선로 부분을 형성하는 전극패턴을 형성하는 공정;
    자성체 기판을 제공하는 공정;
    상기 자성체 기판 상에 공진기 부분을 형성하는 전극패턴을 형성하는 공정;
    상기 전극패턴이 형성된 상기 유전체 기판의 표면과 상기 전극패턴이 형성된 상기 자성체 기판의 표면이 서로 대향하고 있고, 아울러 소정의 접속 부분에서 상기 유전체 기판의 전극패턴과 상기 자성체 기판의 전극패턴이 서로 대향하도록, 상기 유전체 기판과 상기 자성체 기판을 배치하는 공정;
    상기 소정의 접속부분에서 상기 유전체 기판의 상기 전극패턴과 상기 자성체 기판의 상기 전극패턴을 접속시키는 공정; 및
    상기 전극패턴에 직류 자계를 인가하는 자석을 제공하여 배치하는 공정을 포함하고 있는 것을 특징으로 하는 비가역 회로소자의 제조방법.
KR1019990038636A 1998-09-11 1999-09-10 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법 KR100343898B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10-258051 1998-09-11
JP25805198 1998-09-11
JP11-212376 1999-07-27
JP21237699A JP3399409B2 (ja) 1998-09-11 1999-07-27 複合回路基板、非可逆回路素子、共振器、フィルタ、デュプレクサ、通信機装置、回路モジュール、ならびに複合回路基板の製造方法と非可逆回路素子の製造方法

Publications (2)

Publication Number Publication Date
KR20000023068A KR20000023068A (ko) 2000-04-25
KR100343898B1 true KR100343898B1 (ko) 2002-07-19

Family

ID=26519185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038636A KR100343898B1 (ko) 1998-09-11 1999-09-10 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법

Country Status (8)

Country Link
US (3) US6472960B1 (ko)
EP (1) EP0986127A3 (ko)
JP (1) JP3399409B2 (ko)
KR (1) KR100343898B1 (ko)
CN (2) CN1254161C (ko)
CA (1) CA2281857C (ko)
MY (1) MY128125A (ko)
SG (1) SG73669A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867574B2 (en) 2003-10-09 2011-01-11 Samsung Electronics Co., Ltd. Multi-functional cyclic silicate compound, siloxane-based polymer prepared from the compound and process of producing insulating film using the polymer
US8031122B2 (en) 2007-10-30 2011-10-04 Samsung Sdi Co., Ltd. Protective circuit module and secondary battery pack including the same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0101042D0 (sv) * 2001-03-23 2001-03-23 Ericsson Telefon Ab L M Circulator and network
JP3317404B1 (ja) * 2001-07-25 2002-08-26 ティーディーケイ株式会社 誘電体装置
WO2003083994A1 (fr) * 2002-03-28 2003-10-09 Matsushita Electric Industrial Co., Ltd. Antenne et dispositif electronique utilisant cette derniere
KR100811783B1 (ko) * 2002-05-08 2008-03-07 엘지이노텍 주식회사 저온소성세라믹을 이용한 안테나 스위치
US6781486B2 (en) * 2002-06-27 2004-08-24 Harris Corporation High efficiency stepped impedance filter
JP3939622B2 (ja) * 2002-09-20 2007-07-04 アルプス電気株式会社 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法
CN1860642A (zh) * 2003-11-06 2006-11-08 株式会社村田制作所 谐振器,滤波器,不可逆电路装置和通信设备
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
KR100735444B1 (ko) * 2005-07-18 2007-07-04 삼성전자주식회사 오디오데이터 및 악보이미지 추출방법
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
TW200832875A (en) * 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
US8902023B2 (en) * 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) * 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
CN102412859B (zh) * 2010-09-21 2013-12-04 中国科学院上海微系统与信息技术研究所 一种基于分立器件的射频混合双工器
US8766748B2 (en) * 2010-12-03 2014-07-01 International Business Machines Corporation Microstrip line structures with alternating wide and narrow portions having different thicknesses relative to ground, method of manufacture and design structures
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
JPWO2013128960A1 (ja) * 2012-02-27 2015-07-30 日本電気株式会社 デュプレクサ及び通信装置
CN103023458A (zh) * 2012-11-13 2013-04-03 海能达通信股份有限公司 有源滤波器和双工器及无线通信设备
US9570222B2 (en) 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US9324490B2 (en) 2013-05-28 2016-04-26 Tdk Corporation Apparatus and methods for vector inductors
US9735752B2 (en) 2014-12-03 2017-08-15 Tdk Corporation Apparatus and methods for tunable filters
JP6203802B2 (ja) * 2015-09-30 2017-09-27 住友大阪セメント株式会社 光変調器
CN106455298B (zh) * 2016-10-31 2023-08-04 成都八九九科技股份有限公司 一种内置有磁片的微波电路复合基板
CN112886164B (zh) * 2021-01-15 2021-10-26 南京正銮电子科技有限公司 一种大功率分配/合成器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02219302A (ja) * 1989-02-20 1990-08-31 Fujitsu Ltd マイクロストリップ線路キャパシタ
JPH0637515A (ja) * 1992-07-20 1994-02-10 Nec Corp 印刷配線板
JPH07202521A (ja) * 1993-12-28 1995-08-04 Nec Corp マイクロ波回路
JPH0878914A (ja) * 1994-08-30 1996-03-22 Daihen Corp マイクロ波用可動スタブチューナ
JPH1013105A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp 高周波フィルタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2922968A (en) * 1957-07-23 1960-01-26 Richard A Van Patten Strip line microwave filters
FR2050584A5 (ko) 1969-06-18 1971-04-02 Lignes Telegraph Telephon
US3879690A (en) 1974-05-06 1975-04-22 Rca Corp Distributed transmission line filter
JPS5321549A (en) * 1976-08-12 1978-02-28 Fujitsu Ltd Microwave integrated circuit
US4152679A (en) * 1977-11-14 1979-05-01 Hull Corporation Microminiature electrical delay line utilizing thin film inductor array with magnetic enhancement and coupling
US4169252A (en) * 1978-05-05 1979-09-25 Motorola, Inc. Individually packaged magnetically tunable resonators and method of construction
GB2129623B (en) * 1982-09-20 1986-03-19 Secr Defence Improvements in or relating to microwave circulators
US4761621A (en) * 1986-06-30 1988-08-02 Motorola, Inc. Circulator/isolator resonator
JPH01198802A (ja) 1987-10-07 1989-08-10 Murata Mfg Co Ltd 非可逆回路素子
JPH0196991A (ja) * 1987-10-09 1989-04-14 Tdk Corp 厚膜複合部品の製造方法
US5197170A (en) * 1989-11-18 1993-03-30 Murata Manufacturing Co., Ltd. Method of producing an LC composite part and an LC network part
US5525953A (en) * 1993-04-28 1996-06-11 Murata Manufacturing Co., Ltd. Multi-plate type high frequency parallel strip-line cable comprising circuit device part integratedly formed in dielectric body of the cable
JP3008757B2 (ja) * 1993-11-09 2000-02-14 株式会社村田製作所 高周波フィルタ
US5448211A (en) * 1994-09-14 1995-09-05 The United States Of America As Represented By The Secretary Of The Army Planar magnetically-tunable band-rejection filter
JPH08306586A (ja) * 1995-05-08 1996-11-22 Tdk Corp 積層型ノイズフィルタ
JP3264193B2 (ja) 1995-11-27 2002-03-11 株式会社村田製作所 非可逆回路素子
KR100231703B1 (ko) * 1997-09-12 1999-12-01 이계철 프로펠러형 공진기를 갖는 아이솔레이터/서큘레이터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02219302A (ja) * 1989-02-20 1990-08-31 Fujitsu Ltd マイクロストリップ線路キャパシタ
JPH0637515A (ja) * 1992-07-20 1994-02-10 Nec Corp 印刷配線板
JPH07202521A (ja) * 1993-12-28 1995-08-04 Nec Corp マイクロ波回路
JPH0878914A (ja) * 1994-08-30 1996-03-22 Daihen Corp マイクロ波用可動スタブチューナ
JPH1013105A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp 高周波フィルタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867574B2 (en) 2003-10-09 2011-01-11 Samsung Electronics Co., Ltd. Multi-functional cyclic silicate compound, siloxane-based polymer prepared from the compound and process of producing insulating film using the polymer
US8031122B2 (en) 2007-10-30 2011-10-04 Samsung Sdi Co., Ltd. Protective circuit module and secondary battery pack including the same
US8259013B2 (en) 2007-10-30 2012-09-04 Samsung Sdi Co., Ltd. Protective circuit module and secondary battery pack including the same
US8514135B2 (en) 2007-10-30 2013-08-20 Samsung Sdi Co., Ltd. Protective circuit module and secondary battery pack including the same

Also Published As

Publication number Publication date
JP2000151219A (ja) 2000-05-30
CN1288795C (zh) 2006-12-06
CN1259843A (zh) 2000-07-12
EP0986127A3 (en) 2001-08-29
US6861920B2 (en) 2005-03-01
US6646516B2 (en) 2003-11-11
MY128125A (en) 2007-01-31
CA2281857C (en) 2003-11-18
US20040041646A1 (en) 2004-03-04
US20020196093A1 (en) 2002-12-26
SG73669A1 (en) 2000-06-20
KR20000023068A (ko) 2000-04-25
CA2281857A1 (en) 2000-03-11
US6472960B1 (en) 2002-10-29
JP3399409B2 (ja) 2003-04-21
EP0986127A2 (en) 2000-03-15
CN1254161C (zh) 2006-04-26
CN1536947A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
KR100343898B1 (ko) 복합 회로기판, 비가역 회로소자, 공진기, 필터, 듀플렉서, 통신장치, 회로모듈, 복합 회로기판의 제조방법 및 비가역 회로소자의 제조방법
US6850127B2 (en) Laminated electronic component
US5923224A (en) Nonreciprocal circuit device
US6819198B2 (en) Nonreciprocal circuit device and high-frequency circuit apparatus
JP3548822B2 (ja) 非可逆回路素子および通信装置
KR100347669B1 (ko) 비가역 회로 소자 및 그것을 이용한 통신 장치
US6646517B2 (en) Nonreciprocal circuit device and communication device having only two ports
JP2001237607A (ja) 高周波回路モジュール、フィルタ、デュプレクサおよび通信装置
JP4067760B2 (ja) 高周波電子回路モジュールおよびモジュール用多層基板
JP2001156505A (ja) 非可逆回路素子、通信装置および非可逆回路素子の製造方法
JP2004080274A (ja) ３ポート型非可逆回路素子および通信装置
JP3295333B2 (ja) 誘電体フィルタ
JPH1098308A (ja) 非可逆回路素子
JPH10242704A (ja) 誘電体フィルタ
JPH03150904A (ja) 誘電体フィルタ
JPH03284001A (ja) 誘電体フィルタ
JPH1032404A (ja) 誘電体フィルタ及びその製造方法
JPH07183703A (ja) 誘電体共振器装置
JPH10242709A (ja) 誘電体デュプレクサ
JP2000269703A (ja) 誘電体フィルタ
JP2002359504A (ja) 非可逆回路素子及び通信装置
JPH03150905A (ja) 誘電体フィルタ
JP2004158909A (ja) 非可逆回路素子、その製造方法及び通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 17