KR100335106B1 - Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 - Google Patents
Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 Download PDFInfo
- Publication number
- KR100335106B1 KR100335106B1 KR1019990039701A KR19990039701A KR100335106B1 KR 100335106 B1 KR100335106 B1 KR 100335106B1 KR 1019990039701 A KR1019990039701 A KR 1019990039701A KR 19990039701 A KR19990039701 A KR 19990039701A KR 100335106 B1 KR100335106 B1 KR 100335106B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- type
- light emitting
- iii
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000003287 optical effect Effects 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000005253 cladding Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 11
- 238000000465 moulding Methods 0.000 abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
Ⅲ-Ⅴ족 GaN 반도체 광소자에 관한 것으로, 발광 다이오드 칩의 p형 전극과 n형 전극 위에 도전성 보조 기판이 부착된 구조로 이루어진다. 여기서, 보조 기판은 도전성 기판과, 도전성 기판 상부에 형성되고 p형 전극과 n형 전극에 각각 대응되어 부착되는 제 1, 제 2 전극과, 도전성 기판과 제 1 전극 사이에 형성되는 절연층과, 도전성 기판 하부에 형성되는 제 3 전극으로 구성된다. 이와 같이, 구성된 본 발명은 도전성 보조 기판을 통해 열이 효과적으로 방출되고, 몰딩시 수지의 압력이 소자의 표면을 통해 활성층에 미치는 것을 막아주며, p형 면적의 대부분을 두꺼운 금속 전극으로 활용할 수 있어 p형 반도체와 금속 전극간의 저항을 감소시킬 수 있다
Description
본 발명은 화합물 반도체 소자에 관한 것으로, 특히 Ⅲ-Ⅴ족 GaN 반도체 광소자에 관한 것이다.
일반적으로 GaN을 포함하는 Ⅲ-Ⅴ족 발광 다이오드(Light Emitting Diode;LED)는 절연성 Al2O3(사파이어) 기판 위에 다층의 구조를 결정 성장시켜 소자를 제작하는 것이다.
여기서, GaN이라 하는 것은 InGaN 및 AlGaN와 같이 GaN이 들어있는 Ⅲ-Ⅴ족 화합물을 모두 포함하는 개념이다.
도 1은 일반적인 발광 다이오드의 구조를 보여주는 도면으로서, 그 구조를 살펴보면, 절연성 사파이어 기판(1) 위에 GaN/InGaN 버퍼층(2), n형 AlGaN/GaN 클래드층(3)이 형성되고, n형 AlGaN/GaN 클래드층(3) 위에 InGaN/GaN 활성층(4), p형 AlGaN/GaN 클래드층(5), p형 GaN 전극층(6)이 순차적으로 형성된 구조로 이루어진다.
이러한 구조의 발광 다이오드는 InGaN 활성층(4)에 주입된 전자와 정공들이 결합하여 빛을 방출함으로써 동작된다.
여기서, 기판(1)은 절연성이기 때문에 발광 다이오드의 양전극(7)과 음전극(8)은 모두 같은 평면(발광 다이오드의 표면쪽)에 형성되고, 외부와의 전기적 연결을 위해 2개의 Au 와이어들(11,12)이 양전극(7)과 음전극(8) 각각에 연결되어 있다.
이러한 구조의 발광 다이오드 칩(chip)은 도 2에 도시된 바와 같이패키지(package)(9)에 장착된다.
즉, 절연성 기판(1)의 밑면은 에폭시 혹은 솔더(10)에 의해 패키지(9)에 부착되고, 양전극(7)과 음전극(8)은 2개의 와이어(11,12)에 의해 패키지(9)의 전극으로 연결된다.
이와 같은 구조에서, 패키지(9)의 전극에 전류가 인가되면, 발광 다이오드는 활성층을 중심으로 하여 발광 다이오드의 측면을 포함한 모든 방향으로 빛을 방출하게 된다.
여기서, 발광 다이오드의 상부로 향하는 빛은 발광 다이오드의 표면을 통해 방출되고, 발광 다이오드의 하부로 향하는 빛은 발광 다이오드의 투명한 사파이어 기판을 통해 방출된다.
하지만, 도 3에 도시된 바와 같이 발광 다이오드 칩 위에 투명한 수지(13)를 렌즈 형태로 만들면, 발광 다이오드에서 방출되는 빛을 일정 각도로 모아줄 수 있다.
그러나, 이러한 구조의 발광 다이오드는 열 방출이 비효율적이다.
즉, 발광 다이오드는 빛을 방출시키는 활성층에서 가장 열이 많이 방출되는데, 열 방출이 사파이어 기판을 통하여 패키지의 몸체로 빠져나가므로 열 방출의 경로가 길어 비효율적이다.
따라서, 고출력을 얻기 위해 전류를 증가시키면, 발광 다이오드의 열 방출 문제가 더욱 악화되어 발광 다이오드의 광 출력이 현저히 저하되는 문제가 발생한다.
또한, 활성층에서 방출되는 빛을 발광 다이오드의 상부로 최대한 방출시키기 위해 발광 다이오드의 전극 패드 아래에 얇은 투명전극(14)을 형성하는데, 활성층 상부의 결정 두께가 약 0.5㎛ 이하로서, 매우 얇기 때문에 발광 다이오드를 수지로 몰딩(molding)할 경우, 수지의 압력 및 스트레스(stress)가 도 4에 도시된 바와 같이 발광 다이오드의 상부 표면에 직접 영향을 미치므로 소자의 특성을 악화시키고, 조립시. 수율이 나빠져 소자 전체의 특성이 제약을 받는다.
이외에도 GaN 발광 다이오드의 경우, 기판이 사파이어 절연성 기판이므로 발광 다이오드의 상부에 양극과 음극, 두 개의 전극을 형성해야 하므로 구조가 복잡하며, 2번의 와이어 본딩을 해야 하는 공정의 복잡성이 심각하다.
본 발명의 목적은 이와 같은 문제들을 해결하기 위한 것으로, 발광 다이오드의 상부면을 보조 기판 위에 밀착시켜 열 방출이 용이하고 효율적인 Ⅲ-Ⅴ족 GaN 반도체 광소자를 제공하는데 있다.
본 발명의 다른 목적은 보조 기판을 이용하여 p형 반도체와 금속 저항과의 저항을 감소시켜 소자의 신뢰성을 향상시키는 Ⅲ-Ⅴ족 GaN 반도체 광소자를 제공하는데 있다.
본 발명의 또 다른 목적은 소자의 상부와 하부에 양극과 음극을 각각 형성하여 1개의 와이어만으로 구동이 가능하도록 소자의 구조를 단순화시키는 Ⅲ-Ⅴ족 GaN 반도체 광소자를 제공하는데 있다.
도 1은 일반적인 발광 다이오드의 구조를 보여주는 도면
도 2 및 도 3은 일반적인 발광 다이오드의 조립 방식을 보여주는 도면
도 4는 일반적인 발광 다이오드의 조립시 나타나는 스트레스를 보여주는 도면
도 5는 본 발명에 따른 보조 기판의 구조를 보여주는 도면
도 6은 본 발명에 따른 발광 다이오드의 구조를 보여주는 도면
도 7은 본 발명에 따른 발광 다이오드의 조립 방식을 보여주는 도면
도 8은 열축적에 따른 본 발명과 종래 기술의 광출력을 비교한 그래프
도면의 주요부분에 대한 부호의 설명
21 : 실리콘 도전성 기판 22 : 절연층
23 : 제 1 전극 24 : 제 2 전극
25 : 제 3 전극 26 : p형 전극
27 : n형 전극 28 : 절연성 기판
본 발명에 따른 Ⅲ-Ⅴ족 GaN 반도체 광소자는 절연성 기판과, 절연성 기판상에 형성되는 n형 클래드층과, n형 클래드층상에 형성되는 활성층과, 활성층상에 형성되는 p형 클래드층과, p형 클래드층상에 형성되는 p형 전극과, n형 클래드층상에 형성되는 n형 전극과, n형 전극과 p형 전극에 각각 전기적으로 연결되도록 부착되고 1개의 와이어로 외부와 전기적으로 연결되는 도전성 보조 기판을 포함하여 구성된다.여기서, 보조 기판은 도전성 기판과, 도전성 기판상에 형성되고 p형 전극에 전기적으로 연결되도록 부착되며 1개의 와이어로 외부와 전기적으로 연결되는 제 1 전극과, 도전성 기판과 제 1 전극 사이에 형성되는 절연층과, 도전성 기판상에 형성되고 n형 전극에 전기적으로 연결되도록 부착되는 제 2 전극과, 도전성 기판 하부에 형성되고 외부와 전기적으로 연결되는 제 3 전극으로 구성된다.그리고, 보조 기판의 제 1 전극과 제 2 전극은 서로 소정간격 떨어져 형성된다.이와 같이, 구성된 본 발명은 보조 기판을 통해 열이 효과적으로 방출되고, 몰딩시 수지의 압력이 소자의 표면을 통해 활성층에 미치는 것을 막아주며, p형 면적의 대부분을 두꺼운 금속 전극으로 활용할 수 있어 p형 반도체와 금속 전극간의 저항을 감소시킬 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
상기와 같은 특징을 갖는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명에서 가장 중요한 점은 기존의 발광 다이오드에 보조 기판을 접합시켰다는 점이다.
본 발명에서 보조 기판을 사용한 이유에 대해서는 후술하기로 한다.
먼저, 본 발명에서 사용되는 보조 기판의 구조를 살펴보면, 도 5에 도시된 바와 같이. 실리콘 도전성 기판(21)상의 소정 영역에 SiO2, Si3N4등과 같은 유전물질로 이루어진 절연층(22)이 형성되고, 절연층(22)상에는 제 1 전극(23)이 형성되며, 실리콘 도전성 기판(21) 상부와 하부에는 제 2, 제 3 전극(24,25)이 각각 형성된다.
여기서, 제 2 전극(24)은 제 1 전극(23)으로부터 일정 간격 떨어져 절연되어 있다.
이러한 구조를 갖는 보조 기판은 도 6에 도시된 바와 같이 발광 다이오드 칩의 상부면에 부착된다.
즉, 발광 다이오드 칩의 p형 전극(26)은 보조 기판의 제 1 전극(23)에 부착되고, 발광 다이오드 칩의 n형 전극(27)은 보조 기판의 제 2 전극(24)에 부착된다.
이어, 도 6과 같이 조립된 발광 다이오드는 도 7에 도시된 바와 같이 보조 기판의 밑면을 에폭시(epoxy)나 솔더(solder) 등의 접착제를 이용하여 바구니 형태의 금속 패키지에 부착하고, 한 개의 와이어(wire)를 이용하여 보조 기판의 제 1 전극(23)과 다른 금속 패키지를 전기적으로 연결시킨다.
그리고, 금속 패키지를 포함한 조립된 발광 다이오드 상부에 투명 수지로 몰딩(molding)한다.
이와 같이 조립된 발광 다이오드의 전류 흐름은 다음과 같다.
금속 패키지를 통해 외부에서 인가되는 전류는 먼저 와이어를 통해 보조 기판의 제 1 전극(23)에 인가되고, 제 1 전극(23)에 인가된 전류는 발광 다이오드 칩의 p형 전극(26)을 통해 활성층으로 인가된 후, 다시 발광 다이오드 칩의 n형 전극(27)을 통해 보조 기판의 제 2, 제 3 전극(24,25)으로 인가된 다음, 금속 패키지로 빠져나간다.
즉, 보조 기판의 제 1 전극(23)은 양극이 되고, 보조 기판의 제 2, 제 3 전극은 음극이 되는 것이다.
지금까지 보조 기판을 이용한 본 발명의 구조를 설명하였는데, 본 발명에서 보조 기판을 사용한 이유는 다음과 같은 잇점이 있기 때문이다.
첫째, 본 발명은 동작시 열이 가장 많이 발생하는 활성층의 표면 가까이에 보조 기판이 부착되므로 열 방출이 매우 효율적이다.
둘째, 본 발명의 발광 다이오드 칩이 보조 기판에 거꾸로 뒤집어서(기판이 상부로 위치되어) 부착되므로, 투명 수지의 몰딩시 나타나는 스트레스(stress)를 발광 다이오드 칩의 표면에 전달되지 않아 조립 수율이 향상된다.
셋째, 사파이어 절연성 기판을 사용한 GaN 발광 다이오드를 기존의 레드(red) GaAs 발광 다이오드와 같이 1개의 와이어만을 가지고 외부와 전기적으로 연결시킬 수 있어 조립의 단순성이 있다.
즉, 보조 기판의 밑면은 음극으로 이용하고, 발광 다이오드의 p형 전극에 부착된 보조 기판의 전극은 양극으로 이용되기 때문이다.
넷째, 발광 다이오드의 p형 전극을 전면 전극으로 이용하기 때문에 종래와 같은 p형 반도체와 금속 전극간의 전기적 저항을 낮출 수 있다.
다섯째, 조립된 발광 다이오드의 상부면이 투명한 사파이어 기판이므로 활성층에서 발생된 빛을 상부쪽으로 모아줄 수 있다.
도 8는 열축적에 따른 본 발명과 종래 기술의 광출력을 비교한 그래프로서, 도 8에 도시된 바와 같이 열 방출이 효과적인 본 발명은 종래에 비해 광출력이 크게 향상됨을 알 수 있다.
지금까지 본 발명은 절연성 사파이어 기판을 이용한 GaN 발광 다이오드에 한정하여 설명하였지만, 그 외에도 Ⅲ-Ⅴ족 발광 다이오드 및 레이저 다이오드와 같은 광소자에 적용될 수 있다.
본 발명에 따른 Ⅲ-Ⅴ족 GaN 반도체 광소자에 있어서는 다음과 같은 효과가 있다.
첫째, 본 발명은 열 방출이 매우 효율적이므로 고출력 동작에 유리하다.
둘째, 본 발명은 투명 수지의 몰딩시 나타나는 스트레스(stress)를 막아주므로 조립 수율 및 소자의 성능이 향상된다.
셋째, 본 발명은 보조 기판의 밑면을 음극과 같이 사용할 수 있어 조립이 단순하다.
넷째, 본 발명은 p형 전극을 전면 전극으로 사용할 수 있어 소자의 동작 전압을 낮출 수 있다.
다섯째, 본 발명은 소자의 상부가 투명한 사파이어 기판이므로 활성층에서 발생된 빛을 상부쪽으로 모아주어 빛의 소모를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (7)
- 절연성 기판과;상기 절연성 기판상에 형성되는 n형 클래드층과;상기 n형 클래드층상에 형성되는 활성층과;상기 활성층상에 형성되는 p형 클래드층과;상기 p형 클래드층상에 형성되는 p형 전극과;상기 n형 클래드층상에 형성되는 n형 전극과; 그리고,상기 n형 전극과 p형 전극에 각각 전기적으로 연결되도록 부착되고, 1개의 와이어로 외부와 전기적으로 연결되는 도전성 보조 기판을 포함하여 구성되는 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
- 제 1 항에 있어서, 상기 보조 기판은도전성 기판과;상기 도전성 기판상에 형성되고, 상기 p형 전극에 전기적으로 연결되도록 부착되며, 1개의 와이어로 외부와 전기적으로 연결되는 제 1 전극과;상기 도전성 기판과 상기 제 1 전극 사이에 형성되는 절연층과;상기 도전성 기판상에 형성되고, 상기 n형 전극에 전기적으로 연결되도록 부착되는 제 2 전극과; 그리고,상기 도전성 기판 하부에 형성되고, 외부와 전기적으로 연결되는 제 3 전극으로 구성되는 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
- 제 2 항에 있어서, 상기 제 2, 제 3 전극은 음극이고, 상기 제 1 전극은 양극인 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
- 제 2 항에 있어서, 상기 제 1 전극과 상기 제 2 전극은 서로 소정간격 떨어져 형성되는 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
- 제 2 항에 있어서, 상기 절연층은 SiO2, Si3N4중 어느 하나인 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
- 삭제
- 제 1 항에 있어서,상기 보조 기판의 하부에 부착되고, 상기 보조 기판과 전기적으로 연결되는 도전 패키지와;상기 보조 기판을 포함한 광소자 상부를 덮고 있는 투명 수지를 더 포함하는 것을 특징으로 하는 Ⅲ-Ⅴ족 GaN 반도체 광소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039701A KR100335106B1 (ko) | 1999-09-15 | 1999-09-15 | Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039701A KR100335106B1 (ko) | 1999-09-15 | 1999-09-15 | Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010027791A KR20010027791A (ko) | 2001-04-06 |
| KR100335106B1 true KR100335106B1 (ko) | 2002-05-04 |
Family
ID=19611755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990039701A KR100335106B1 (ko) | 1999-09-15 | 1999-09-15 | Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100335106B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040013394A (ko) * | 2002-08-06 | 2004-02-14 | 주식회사 옵토웨이퍼테크 | 발광 다이오드 및 그 제조방법 |
| WO2006004337A1 (en) | 2004-06-30 | 2006-01-12 | Seoul Opto-Device Co., Ltd. | Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same |
-
1999
- 1999-09-15 KR KR1019990039701A patent/KR100335106B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010027791A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949773B2 (en) | GaN LED for flip-chip bonding and method of fabricating the same | |
| US8445921B2 (en) | Thin film light emitting diode | |
| JP4254669B2 (ja) | 発光装置 | |
| JP2002314138A (ja) | 発光装置 | |
| US20100224890A1 (en) | Light emitting diode chip with electrical insulation element | |
| JP2000114595A (ja) | ＧａＮ系化合物半導体発光素子 | |
| JPH0864872A (ja) | 半導体発光素子、およびその製造方法 | |
| US6091084A (en) | Semiconductor light emitting device | |
| JPH0786640A (ja) | 発光デバイス | |
| JPH11289110A (ja) | 半導体発光装置 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP2002222992A (ja) | Ｌｅｄ発光素子、およびｌｅｄ発光装置 | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| KR100335106B1 (ko) | Ⅲ-Ｖ족 ＧａＮ 반도체 광소자 | |
| KR100447413B1 (ko) | 반도체 발광장치 | |
| JP2000049376A (ja) | 発光素子 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| JP4144676B2 (ja) | チップ型発光ダイオードの製造方法 | |
| JP3309953B2 (ja) | 窒化物半導体レーザダイオード | |
| JPH11177146A (ja) | 半導体発光素子 | |
| JPH1022570A (ja) | 窒化物半導体レーザ素子 | |
| JPS61184889A (ja) | 半導体発光装置 | |
| JP3421520B2 (ja) | 発光装置及びその製造方法 | |
| JPH1168237A (ja) | 半導体発光装置および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130326 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170324 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |