JPH11177146A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH11177146A JPH11177146A JP33863897A JP33863897A JPH11177146A JP H11177146 A JPH11177146 A JP H11177146A JP 33863897 A JP33863897 A JP 33863897A JP 33863897 A JP33863897 A JP 33863897A JP H11177146 A JPH11177146 A JP H11177146A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- package
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ＬＥＤチップで発光した光を有効に外部に取
り出すことにより、同じ入力に対して輝度を向上させる
ことができる半導体発光素子を提供する。 【解決手段】 発光層を形成すべくｎ形半導体層とｐ形
半導体層とが設けられる発光素子チップ３と、その発光
素子チップ３を被覆し、発光素子チップ３により発光す
る光を透過する材料からなるパッケージ６とを具備し、
発光素子チップ３とパッケージ３との間に、前記半導体
層の屈折率と前記パッケージ６の屈折率との間の屈折率
を有する中間層５が介在されている。
り出すことにより、同じ入力に対して輝度を向上させる
ことができる半導体発光素子を提供する。 【解決手段】 発光層を形成すべくｎ形半導体層とｐ形
半導体層とが設けられる発光素子チップ３と、その発光
素子チップ３を被覆し、発光素子チップ３により発光す
る光を透過する材料からなるパッケージ６とを具備し、
発光素子チップ３とパッケージ３との間に、前記半導体
層の屈折率と前記パッケージ６の屈折率との間の屈折率
を有する中間層５が介在されている。
Description
【０００１】
【発明の属する技術分野】本発明は外部に取り出す光の
効率を向上させ、輝度を大きくすることができる半導体
発光素子に関する。さらに詳しくは、発光素子チップか
ら出る光がその周囲を覆うパッケージにより全反射して
無駄になるのを少なくすることにより、輝度を向上させ
ることができる半導体発光素子に関する。
効率を向上させ、輝度を大きくすることができる半導体
発光素子に関する。さらに詳しくは、発光素子チップか
ら出る光がその周囲を覆うパッケージにより全反射して
無駄になるのを少なくすることにより、輝度を向上させ
ることができる半導体発光素子に関する。
【０００２】
【従来の技術】従来、半導体発光素子は、たとえばＧａ
Ａｓなどの化合物半導体からなるｐ形層とｎ形層とが直
接接合してｐｎ接合を形成するか、その間に活性層を挟
持してダブルヘテロ接合を形成して構成され、ｐ形層と
ｎ形層との間に順方向の電圧が印加されることにより、
ｐｎ接合部または活性層で発光する。このようなランプ
型の発光素子は、たとえば図５に示されるように、半導
体の積層体からなる発光素子チップ（以下、ＬＥＤチッ
プという）３が第１のリード１の先端にボンディングさ
れ、一方の電極が第１のリード１と電気的に接続され、
他方の電極が第２のリード２と金線４などにより電気的
に接続されてその周囲がＬＥＤチップ３の光に対して透
明なエポキシ樹脂などからなるパッケージ６により覆わ
れることにより形成されている。
Ａｓなどの化合物半導体からなるｐ形層とｎ形層とが直
接接合してｐｎ接合を形成するか、その間に活性層を挟
持してダブルヘテロ接合を形成して構成され、ｐ形層と
ｎ形層との間に順方向の電圧が印加されることにより、
ｐｎ接合部または活性層で発光する。このようなランプ
型の発光素子は、たとえば図５に示されるように、半導
体の積層体からなる発光素子チップ（以下、ＬＥＤチッ
プという）３が第１のリード１の先端にボンディングさ
れ、一方の電極が第１のリード１と電気的に接続され、
他方の電極が第２のリード２と金線４などにより電気的
に接続されてその周囲がＬＥＤチップ３の光に対して透
明なエポキシ樹脂などからなるパッケージ６により覆わ
れることにより形成されている。
【０００３】また、チップ型発光素子は図６に示される
ように、絶縁性の基板１１の両端部に端子電極１２、１
３が形成され、一方の端子電極１２と接続され端子電極
の一部となる電極上にＬＥＤチップ３がボンディングさ
れてその下部電極が端子電極１２と直接接続され、その
上部電極が金線４により他方の端子電極１３とワイヤボ
ンディングされて、それぞれ電気的に接続されている。
そして、その周囲が透明なエポキシ樹脂などからなるパ
ッケージ６により覆われることにより形成されている。
ように、絶縁性の基板１１の両端部に端子電極１２、１
３が形成され、一方の端子電極１２と接続され端子電極
の一部となる電極上にＬＥＤチップ３がボンディングさ
れてその下部電極が端子電極１２と直接接続され、その
上部電極が金線４により他方の端子電極１３とワイヤボ
ンディングされて、それぞれ電気的に接続されている。
そして、その周囲が透明なエポキシ樹脂などからなるパ
ッケージ６により覆われることにより形成されている。
【０００４】
【発明が解決しようとする課題】前述の構造で、ＬＥＤ
チップ３で発光した光はＬＥＤチップ３から一旦パッケ
ージ６に出射し、ついでパッケージ６から空気中に出射
して空気中に出射した光が利用される。しかし、ＬＥＤ
チップ３を一般に構成するＧａＡｓ系やＧａＰ系やチッ
化ガリウム（ＧａＮ）系などの化合物半導体層やＧａＮ
の積層に用いられるサファイア基板（基板は積層される
半導体層より非常に厚いため、基板の裏面で反射して側
面から直接パッケージ６に進む光も多い）の屈折率はそ
の周囲を覆うパッケージ６用のエポキシ樹脂の屈折率よ
り非常に大きい。すなわち、ＬＥＤチップを構成する材
料の屈折率は２.３（たとえばＧａＮ）〜４（たとえば
サファイア）程度（ＧａＰが３.３）であるのに対し
て、エポキシ樹脂の屈折率は１.５５程度である。その
ため、発光層で発光して発光面側に出射した光は、ＬＥ
Ｄチップ３とパッケージ６との界面で全反射をしてＬＥ
Ｄチップ３内へ戻り、ＬＥＤチップ３からパッケージ６
への出射が行われにくい。ＬＥＤチップ３内に戻った光
は半導体基板などにより吸収される場合があり、有効に
利用することができず、輝度を充分に向上させることが
できないという問題がある。
チップ３で発光した光はＬＥＤチップ３から一旦パッケ
ージ６に出射し、ついでパッケージ６から空気中に出射
して空気中に出射した光が利用される。しかし、ＬＥＤ
チップ３を一般に構成するＧａＡｓ系やＧａＰ系やチッ
化ガリウム（ＧａＮ）系などの化合物半導体層やＧａＮ
の積層に用いられるサファイア基板（基板は積層される
半導体層より非常に厚いため、基板の裏面で反射して側
面から直接パッケージ６に進む光も多い）の屈折率はそ
の周囲を覆うパッケージ６用のエポキシ樹脂の屈折率よ
り非常に大きい。すなわち、ＬＥＤチップを構成する材
料の屈折率は２.３（たとえばＧａＮ）〜４（たとえば
サファイア）程度（ＧａＰが３.３）であるのに対し
て、エポキシ樹脂の屈折率は１.５５程度である。その
ため、発光層で発光して発光面側に出射した光は、ＬＥ
Ｄチップ３とパッケージ６との界面で全反射をしてＬＥ
Ｄチップ３内へ戻り、ＬＥＤチップ３からパッケージ６
への出射が行われにくい。ＬＥＤチップ３内に戻った光
は半導体基板などにより吸収される場合があり、有効に
利用することができず、輝度を充分に向上させることが
できないという問題がある。
【０００５】本発明はこのような問題を解決するために
なされたもので、ＬＥＤチップで発光した光を有効に外
部に取り出して利用することにより、同じ入力に対して
輝度を向上させることができる半導体発光素子を提供す
ることを目的とする。
なされたもので、ＬＥＤチップで発光した光を有効に外
部に取り出して利用することにより、同じ入力に対して
輝度を向上させることができる半導体発光素子を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体発光
素子は、発光層を形成すべくｎ形半導体層とｐ形半導体
層とが設けられる発光素子チップと、該発光素子チップ
を被覆し、該発光素子チップにより発光する光を透過す
る材料からなるパッケージとを具備し、前記発光素子チ
ップと前記パッケージとの間に、前記半導体層の屈折率
と前記パッケージの屈折率との間の屈折率を有する中間
層が介在されている。
素子は、発光層を形成すべくｎ形半導体層とｐ形半導体
層とが設けられる発光素子チップと、該発光素子チップ
を被覆し、該発光素子チップにより発光する光を透過す
る材料からなるパッケージとを具備し、前記発光素子チ
ップと前記パッケージとの間に、前記半導体層の屈折率
と前記パッケージの屈折率との間の屈折率を有する中間
層が介在されている。
【０００７】前記中間層は、その外周の少なくとも発光
面側が前記発光素子チップを囲む曲面に形成されること
により、発光素子チップから中間層へ出射した光がどち
らの方向に進んでも中間層とパッケージとの境界面での
入射角が小さくなり、中間層からパッケージへ光が出射
しやすくなるため好ましい。
面側が前記発光素子チップを囲む曲面に形成されること
により、発光素子チップから中間層へ出射した光がどち
らの方向に進んでも中間層とパッケージとの境界面での
入射角が小さくなり、中間層からパッケージへ光が出射
しやすくなるため好ましい。
【０００８】また、前記中間層が、前記発光素子チップ
の側面側では全反射しやすい面に形成され、前記発光素
子チップの正面側では前記発光素子チップを覆う凸面形
状に形成されることにより、発光素子チップから中間層
へ出射した光をより有効に発光面側に集光させて利用す
ることができるため好ましい。
の側面側では全反射しやすい面に形成され、前記発光素
子チップの正面側では前記発光素子チップを覆う凸面形
状に形成されることにより、発光素子チップから中間層
へ出射した光をより有効に発光面側に集光させて利用す
ることができるため好ましい。
【０００９】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
明の半導体発光素子について説明をする。
【００１０】本発明の半導体発光素子は、その一実施形
態の断面説明図が図１に示されるように、発光層を形成
すべくｎ形半導体層とｐ形半導体層とが設けられる発光
素子チップ３と、ＬＥＤチップ３を被覆し、発光素子チ
ップにより発光する光を透過する材料からなるパッケー
ジ６とを有している。そして、ＬＥＤチップ３とパッケ
ージ６との間に中間層５が介在されており、その中間層
５はＬＥＤチップ３の半導体層の屈折率とパッケージ６
の屈折率との間の屈折率を有する材料からなっているこ
とに特徴がある。図１に示される例では、リードフレー
ムとして形成される第１のリード１の先端部に湾曲面を
有する凹部１ａが形成され、第１のリード１と同様にリ
ードフレームとして形成される第２のリード２が第１の
リード１と並置されている。第１のリード１の凹部１ａ
内にＬＥＤチップ３がダイボンディングされ、その周囲
の凹部１ａ内および凹部１ａの上に凸面が形成されるよ
うに中間層５が設けられている。
態の断面説明図が図１に示されるように、発光層を形成
すべくｎ形半導体層とｐ形半導体層とが設けられる発光
素子チップ３と、ＬＥＤチップ３を被覆し、発光素子チ
ップにより発光する光を透過する材料からなるパッケー
ジ６とを有している。そして、ＬＥＤチップ３とパッケ
ージ６との間に中間層５が介在されており、その中間層
５はＬＥＤチップ３の半導体層の屈折率とパッケージ６
の屈折率との間の屈折率を有する材料からなっているこ
とに特徴がある。図１に示される例では、リードフレー
ムとして形成される第１のリード１の先端部に湾曲面を
有する凹部１ａが形成され、第１のリード１と同様にリ
ードフレームとして形成される第２のリード２が第１の
リード１と並置されている。第１のリード１の凹部１ａ
内にＬＥＤチップ３がダイボンディングされ、その周囲
の凹部１ａ内および凹部１ａの上に凸面が形成されるよ
うに中間層５が設けられている。
【００１１】中間層５は、ＬＥＤチップ３で発光した光
がＬＥＤチップ３の表面の界面で全反射をしないで、で
きるだけ多く外部に取り出せるようにするために設けら
れている。そのため、その屈折率はパッケージ６の屈折
率より大きく、かつ、できるだけＬＥＤチップ３の半導
体層の屈折率に近い屈折率を有する材料で、ＬＥＤチッ
プ３から発光する光を透過すると共に、ＬＥＤチップ３
に支障のない４００℃程度以下で硬化する材料が用いら
れる。このような材料としては、たとえば低融点ガラス
（屈折率が２で３００〜４００℃程度で硬化する）など
を用いることができる。
がＬＥＤチップ３の表面の界面で全反射をしないで、で
きるだけ多く外部に取り出せるようにするために設けら
れている。そのため、その屈折率はパッケージ６の屈折
率より大きく、かつ、できるだけＬＥＤチップ３の半導
体層の屈折率に近い屈折率を有する材料で、ＬＥＤチッ
プ３から発光する光を透過すると共に、ＬＥＤチップ３
に支障のない４００℃程度以下で硬化する材料が用いら
れる。このような材料としては、たとえば低融点ガラス
（屈折率が２で３００〜４００℃程度で硬化する）など
を用いることができる。
【００１２】中間層５の外周形状は、たとえば図１に示
されるように、ＬＥＤチップ３を覆うような凸面形状
（ＬＥＤチップ３と反対側に突出）が、少なくとも発光
面側に形成されることが好ましい。これは、たとえばＬ
ＥＤチップ３の外形と平行な形状で設けられると、中間
層５とパッケージ６との界面で全反射が生じるため、せ
っかく中間層５へ取り出した光を利用することができな
い。しかし、ＬＥＤチップ３を覆う凸面形状に形成され
ておれば、中間層５とパッケージ６との界面に入射する
光はその入射角が小さくなるため、全反射することなく
パッケージ６側に取り出しやすいからである。
されるように、ＬＥＤチップ３を覆うような凸面形状
（ＬＥＤチップ３と反対側に突出）が、少なくとも発光
面側に形成されることが好ましい。これは、たとえばＬ
ＥＤチップ３の外形と平行な形状で設けられると、中間
層５とパッケージ６との界面で全反射が生じるため、せ
っかく中間層５へ取り出した光を利用することができな
い。しかし、ＬＥＤチップ３を覆う凸面形状に形成され
ておれば、中間層５とパッケージ６との界面に入射する
光はその入射角が小さくなるため、全反射することなく
パッケージ６側に取り出しやすいからである。
【００１３】図１に示される例では、ＬＥＤチップ３が
リード１の先端の凹部１ａ内に設けられており、凹部１
ａの形状がテーパ状になっているため、ＬＥＤチップ３
の側面から出射した光はその側面で全反射して上方であ
る発光面側に反射し、発光面側に集光して有効に利用す
ることができる。本発明の中間層５を用いることによ
り、このような凹部１ａ内にＬＥＤチップ３をボンディ
ングしないで、たとえば前述の図６に示されるチップ型
発光素子のように平面上にＬＥＤチップ３をダイボンデ
ィングする場合でも、ＬＥＤチップ３の側面から出射し
た光をＬＥＤチップ３の正面側である発光面側に有効に
反射させることができる。すなわち、中間層５の屈折率
が２程度で、パッケージ６の屈折率が１.５５程度であ
るため、その界面で全反射しやすく（臨界角は約５０
゜）、図３に示されるように、中間層５の外周形状に発
光面側に反射しやすい傾斜面５ａを形成しておくことに
より、傾斜面５ａで全反射をして有効に発光面側に反射
させることができる。この発光面側に反射しやすい形状
は、図３に示されるように平面状の傾斜面にしてもよい
し、ＬＥＤチップ３側に凸面が形成される形状にしても
よい。
リード１の先端の凹部１ａ内に設けられており、凹部１
ａの形状がテーパ状になっているため、ＬＥＤチップ３
の側面から出射した光はその側面で全反射して上方であ
る発光面側に反射し、発光面側に集光して有効に利用す
ることができる。本発明の中間層５を用いることによ
り、このような凹部１ａ内にＬＥＤチップ３をボンディ
ングしないで、たとえば前述の図６に示されるチップ型
発光素子のように平面上にＬＥＤチップ３をダイボンデ
ィングする場合でも、ＬＥＤチップ３の側面から出射し
た光をＬＥＤチップ３の正面側である発光面側に有効に
反射させることができる。すなわち、中間層５の屈折率
が２程度で、パッケージ６の屈折率が１.５５程度であ
るため、その界面で全反射しやすく（臨界角は約５０
゜）、図３に示されるように、中間層５の外周形状に発
光面側に反射しやすい傾斜面５ａを形成しておくことに
より、傾斜面５ａで全反射をして有効に発光面側に反射
させることができる。この発光面側に反射しやすい形状
は、図３に示されるように平面状の傾斜面にしてもよい
し、ＬＥＤチップ３側に凸面が形成される形状にしても
よい。
【００１４】このような中間層５を形成するには、図１
に示されるような形状の場合には、たとえば液状の低融
点ガラスペーストをポッティングにより凹部内に垂らし
て３００〜４００℃で焼結すれば発光面側に凸面を有す
る中間層５が形成される。また、所望の形状の空洞を形
成した金型で覆い、その空洞内に液状の中間層の材料を
注入して硬化させることにより、所望の外形の中間層５
を形成することができる。
に示されるような形状の場合には、たとえば液状の低融
点ガラスペーストをポッティングにより凹部内に垂らし
て３００〜４００℃で焼結すれば発光面側に凸面を有す
る中間層５が形成される。また、所望の形状の空洞を形
成した金型で覆い、その空洞内に液状の中間層の材料を
注入して硬化させることにより、所望の外形の中間層５
を形成することができる。
【００１５】ＬＥＤチップ３は、たとえば青色系（紫外
線から黄色）の発光色を有するチップの一例の断面説明
図が図２に示されるように、ｐ側電極３８およびｎ側電
極３９が共に同一面側に形成され、その基板３１が発光
する光に対して透明な材料により形成されている。すな
わち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などか
らなる基板３１の表面に、ＧａＮからなる低温バッファ
層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ
形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａ
の比率が種々変わり得ることを意味する、以下同じ）化
合物半導体からなる活性層３４が０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）化合物半導体層３５
ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）
３５が０.２〜１μｍ程度、それぞれ順次積層されて、
その表面に電流拡散層３７を介してｐ側電極３８が形成
されている。また、積層された半導体層３３〜３５の一
部が除去されて露出するｎ形層３３にｎ側電極３９が設
けられることにより形成されている。
線から黄色）の発光色を有するチップの一例の断面説明
図が図２に示されるように、ｐ側電極３８およびｎ側電
極３９が共に同一面側に形成され、その基板３１が発光
する光に対して透明な材料により形成されている。すな
わち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などか
らなる基板３１の表面に、ＧａＮからなる低温バッファ
層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ
形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａ
の比率が種々変わり得ることを意味する、以下同じ）化
合物半導体からなる活性層３４が０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）化合物半導体層３５
ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）
３５が０.２〜１μｍ程度、それぞれ順次積層されて、
その表面に電流拡散層３７を介してｐ側電極３８が形成
されている。また、積層された半導体層３３〜３５の一
部が除去されて露出するｎ形層３３にｎ側電極３９が設
けられることにより形成されている。
【００１６】つぎに、本発明の中間層５が設けられる発
光素子によれば、ＬＥＤチップ３で発光した光を有効に
外部に取り出すことができる理由について説明をする。
光素子によれば、ＬＥＤチップ３で発光した光を有効に
外部に取り出すことができる理由について説明をする。
【００１７】前述のように、ＬＥＤチップ３に用いられ
る半導体層などの屈折率は通常２.３〜４程度で、パッ
ケージ６に用いられるエポキシ樹脂の屈折率は１.５５
程度である。そのため、ＬＥＤチップ３の上に直接パッ
ケージ６が形成されると、図４に破線Ｑで光線が示され
るように、ＬＥＤチップ３の屈折率を４とすると、入射
角θ1 が約２３゜以上になると全反射してしまう。一
方、屈折率が２の中間層５がＬＥＤチップ３の表面を覆
えば、ＬＥＤチップ３と中間層５との間の臨界角は、約
３０゜になる。そのため、実線Ｐで光線が示されるよう
に、入射角θ2 が３０゜以下であれば全反射しないで中
間層５に取り出せる。この入射角が２３゜から３０゜に
大きくなると、立体角で影響するため、取り出せる光は
約２倍に向上する。一方、中間層５の屈折率はパッケー
ジ６の屈折率より大きいため、中間層５とパッケージ６
との界面で全反射が生じ得る。しかし、図４に示される
ように、中間層５の外周形状がＬＥＤチップ３と反対側
に突出する凸曲面に形成されることにより、パッケージ
６との界面での入射角δが小さくなる。その結果、ＬＥ
Ｄチップ３から臨界角ギリギリで出射した光でも中間層
５とパッケージ６との境界面では入射角δが小さくな
り、全反射することなくパッケージ６側に進む。その結
果、ＬＥＤチップ３と接する中間層５により光の取り出
しを多くした分を殆ど外部に取り出すことができ、同じ
入力に対して輝度を向上させることができる。
る半導体層などの屈折率は通常２.３〜４程度で、パッ
ケージ６に用いられるエポキシ樹脂の屈折率は１.５５
程度である。そのため、ＬＥＤチップ３の上に直接パッ
ケージ６が形成されると、図４に破線Ｑで光線が示され
るように、ＬＥＤチップ３の屈折率を４とすると、入射
角θ1 が約２３゜以上になると全反射してしまう。一
方、屈折率が２の中間層５がＬＥＤチップ３の表面を覆
えば、ＬＥＤチップ３と中間層５との間の臨界角は、約
３０゜になる。そのため、実線Ｐで光線が示されるよう
に、入射角θ2 が３０゜以下であれば全反射しないで中
間層５に取り出せる。この入射角が２３゜から３０゜に
大きくなると、立体角で影響するため、取り出せる光は
約２倍に向上する。一方、中間層５の屈折率はパッケー
ジ６の屈折率より大きいため、中間層５とパッケージ６
との界面で全反射が生じ得る。しかし、図４に示される
ように、中間層５の外周形状がＬＥＤチップ３と反対側
に突出する凸曲面に形成されることにより、パッケージ
６との界面での入射角δが小さくなる。その結果、ＬＥ
Ｄチップ３から臨界角ギリギリで出射した光でも中間層
５とパッケージ６との境界面では入射角δが小さくな
り、全反射することなくパッケージ６側に進む。その結
果、ＬＥＤチップ３と接する中間層５により光の取り出
しを多くした分を殆ど外部に取り出すことができ、同じ
入力に対して輝度を向上させることができる。
【００１８】また、たとえパッケージ６との境界面で全
反射をして光が戻っても、中間層５では殆ど光が吸収さ
れることがなく、再度反射した光がパッケージ６側に出
射されるものが多くなる。この屈折率の差を利用して、
前述のようにＬＥＤチップ３の側面側で中間層５とパッ
ケ−ジ６との間で全反射をさせることができる。また、
中間層５の外周が前述のような凸面形状に形成されるこ
とが好ましいが、この反射を利用することにより、凸面
形状になっていなくても、屈折率が大きい中間層５に一
度光が多く引き出されることにより、輝度が向上する。
反射をして光が戻っても、中間層５では殆ど光が吸収さ
れることがなく、再度反射した光がパッケージ６側に出
射されるものが多くなる。この屈折率の差を利用して、
前述のようにＬＥＤチップ３の側面側で中間層５とパッ
ケ−ジ６との間で全反射をさせることができる。また、
中間層５の外周が前述のような凸面形状に形成されるこ
とが好ましいが、この反射を利用することにより、凸面
形状になっていなくても、屈折率が大きい中間層５に一
度光が多く引き出されることにより、輝度が向上する。
【００１９】図１に示される例では、第１のリード１の
凹部１ａ内にのみ中間層５を設けたが、第１のリード１
ごと覆うように設けられてもよい。また、凹部が形成さ
れない平坦面にマウントされるものや、図６に示される
チップ型発光素子のように、平面上にＬＥＤチップがマ
ウントされる構造のものでも、中間層が設けられること
により、同様にＬＥＤチップから光を多く取り出すこと
ができる。さらに、ＬＥＤチップも青色系のＬＥＤチッ
プの例で述べたが、これに限定されず、とくに赤色系の
ＧａＡｓ基板など発光する光を吸収しやすい基板が用い
られるＬＥＤチップの場合にその効果が大きい。また、
ランプ型、チップ型に限らず、プリント基板などに直接
マウントするＬＥＤチップにも適用することができる。
凹部１ａ内にのみ中間層５を設けたが、第１のリード１
ごと覆うように設けられてもよい。また、凹部が形成さ
れない平坦面にマウントされるものや、図６に示される
チップ型発光素子のように、平面上にＬＥＤチップがマ
ウントされる構造のものでも、中間層が設けられること
により、同様にＬＥＤチップから光を多く取り出すこと
ができる。さらに、ＬＥＤチップも青色系のＬＥＤチッ
プの例で述べたが、これに限定されず、とくに赤色系の
ＧａＡｓ基板など発光する光を吸収しやすい基板が用い
られるＬＥＤチップの場合にその効果が大きい。また、
ランプ型、チップ型に限らず、プリント基板などに直接
マウントするＬＥＤチップにも適用することができる。
【００２０】
【発明の効果】本発明によれば、ＬＥＤチップとパッケ
ージのそれぞれの屈折率の中間の屈折率を有する材料か
らなる中間層を介在させるだけで、ＬＥＤチップで発光
する光を有効に取り出すことができる。その結果、同じ
入力に対して大きな輝度の半導体発光素子が得られる。
ージのそれぞれの屈折率の中間の屈折率を有する材料か
らなる中間層を介在させるだけで、ＬＥＤチップで発光
する光を有効に取り出すことができる。その結果、同じ
入力に対して大きな輝度の半導体発光素子が得られる。
【図１】本発明の半導体発光素子の一実施形態の断面説
明図である。
明図である。
【図２】図１のＬＥＤチップの一例の断面説明図であ
る。
る。
【図３】本発明の半導体発光素子の他の実施形態の断面
説明図である。
説明図である。
【図４】本発明の半導体発光素子の作用を説明する図で
ある。
ある。
【図５】従来のランプ型の半導体発光素子の一例の説明
図である。
図である。
【図６】従来のチップ型発光素子の一例の説明図であ
る。
る。
３ ＬＥＤチップ ５ 中間層 ６ パッケージ
Claims (3)
- 【請求項１】 発光層を形成すべくｎ形半導体層とｐ形
半導体層とが設けられる発光素子チップと、該発光素子
チップを被覆し、該発光素子チップにより発光する光を
透過する材料からなるパッケージとからなる半導体発光
素子であって、前記発光素子チップと前記パッケージと
の間に、前記半導体層の屈折率と前記パッケージの屈折
率との間の屈折率を有する中間層が介在されてなる半導
体発光素子。 - 【請求項２】 前記中間層は、その外周の少なくとも発
光面側が前記発光素子チップを囲む曲面に形成されてな
る請求項１記載の半導体発光素子。 - 【請求項３】 前記中間層は、前記発光素子チップの側
面側では全反射しやすい面に形成され、前記発光素子チ
ップの正面側では前記発光素子チップを覆う凸面形状に
形成されてなる請求項１または２記載の半導体発光素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33863897A JPH11177146A (ja) | 1997-12-09 | 1997-12-09 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33863897A JPH11177146A (ja) | 1997-12-09 | 1997-12-09 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177146A true JPH11177146A (ja) | 1999-07-02 |
Family
ID=18320066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33863897A Pending JPH11177146A (ja) | 1997-12-09 | 1997-12-09 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177146A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085745A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 発光装置 |
| JP2003324215A (ja) * | 2002-04-30 | 2003-11-14 | Toyoda Gosei Co Ltd | 発光ダイオードランプ |
| WO2007018039A1 (ja) * | 2005-08-05 | 2007-02-15 | Matsushita Electric Industrial Co., Ltd. | 半導体発光装置 |
| JP2007516601A (ja) * | 2003-09-08 | 2007-06-21 | ナノクリスタル・ライティング・コーポレーション | 高屈折率のカプセル材料を用いたｌｅｄランプのための光の効率的なパッケージ構成 |
| JP2008141152A (ja) * | 2006-11-06 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 発光モジュールおよび受光モジュール |
| JP2009033081A (ja) * | 2007-07-25 | 2009-02-12 | Yiguang Electronic Ind Co Ltd | 発光ダイオード装置 |
-
1997
- 1997-12-09 JP JP33863897A patent/JPH11177146A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085745A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 発光装置 |
| JP2003324215A (ja) * | 2002-04-30 | 2003-11-14 | Toyoda Gosei Co Ltd | 発光ダイオードランプ |
| JP2007516601A (ja) * | 2003-09-08 | 2007-06-21 | ナノクリスタル・ライティング・コーポレーション | 高屈折率のカプセル材料を用いたｌｅｄランプのための光の効率的なパッケージ構成 |
| WO2007018039A1 (ja) * | 2005-08-05 | 2007-02-15 | Matsushita Electric Industrial Co., Ltd. | 半導体発光装置 |
| JPWO2007018039A1 (ja) * | 2005-08-05 | 2009-02-19 | パナソニック株式会社 | 半導体発光装置 |
| US7910940B2 (en) | 2005-08-05 | 2011-03-22 | Panasonic Corporation | Semiconductor light-emitting device |
| JP2008141152A (ja) * | 2006-11-06 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 発光モジュールおよび受光モジュール |
| JP2009033081A (ja) * | 2007-07-25 | 2009-02-12 | Yiguang Electronic Ind Co Ltd | 発光ダイオード装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9425367B2 (en) | Light emitting device having opening for extracting light and method for manufacturing light emitting device having opening for extracting light | |
| JP3704941B2 (ja) | 発光装置 | |
| JP4024994B2 (ja) | 半導体発光素子 | |
| KR101517644B1 (ko) | 발광장치 및 그 제조방법 | |
| JP5251038B2 (ja) | 発光装置 | |
| US5798536A (en) | Light-emitting semiconductor device and method for manufacturing the same | |
| US6121637A (en) | Semiconductor light emitting device with increased luminous power | |
| US20100102344A1 (en) | Led device and illuminating apparatus | |
| JP2002314138A (ja) | 発光装置 | |
| JP2000164938A (ja) | 発光装置及び発光素子の実装方法 | |
| JPH07288341A (ja) | Ｌｅｄディスプレイ | |
| JP3253265B2 (ja) | チップ型発光素子 | |
| JPH0786640A (ja) | 発光デバイス | |
| JPH11289110A (ja) | 半導体発光装置 | |
| JP5407116B2 (ja) | 発光装置 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JP6665143B2 (ja) | 発光装置の製造方法 | |
| JP2024083405A (ja) | 発光装置 | |
| JP2004207519A (ja) | 発光装置 | |
| US20040041157A1 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
| JP4625827B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JPH11177146A (ja) | 半導体発光素子 | |
| JPH11214752A (ja) | 半導体発光装置 | |
| JPH10209494A (ja) | 半導体発光素子 | |
| JP6825636B2 (ja) | 発光装置 |