KR20040013394A - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20040013394A
KR20040013394A KR1020020046296A KR20020046296A KR20040013394A KR 20040013394 A KR20040013394 A KR 20040013394A KR 1020020046296 A KR1020020046296 A KR 1020020046296A KR 20020046296 A KR20020046296 A KR 20020046296A KR 20040013394 A KR20040013394 A KR 20040013394A
Authority
KR
South Korea
Prior art keywords
type
layer
thin film
metal
electrode
Prior art date
Application number
KR1020020046296A
Other languages
English (en)
Inventor
권기영
Original Assignee
주식회사 옵토웨이퍼테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 옵토웨이퍼테크 filed Critical 주식회사 옵토웨이퍼테크
Priority to KR1020020046296A priority Critical patent/KR20040013394A/ko
Publication of KR20040013394A publication Critical patent/KR20040013394A/ko

Links

Abstract

본 발명은 반도체 디바이스인 발광 다이오드 및 그 제조 방법에 관한 것이다.
즉, 본 발명인 발광 다이오드는 n-형(또는 p-형) 반도체 층인 제 1클래드 층과, 제 1클래드 층 상부의 일부에 형성된 다 양자 우물 구조의 활성층과, 활성층의 상부에 형성된 p-형(또는 n-형) 반도체 층인 제 2클래드 층과, n-형(또는 p-형) 반도체 층인 제 1클래드 층 상부의 일부에 형성된 n-형(또는 p-형) 전극과, p-형(또는 n-형) 반도체 층인 제 2클래드 층의 상부에 형성된 p-형(또는 n-형) 전극과, 범프(bump)를 이용하여 상기 n-형 및 p-형 전극과 접착된 플립칩 기판과, 제 1클래드 층의 하부에 형성된 전기 전도율이 높은 n-형(또는 p-형) 금속 박막을 포함하여 이루어진다. 특히, n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성되고, 제 1클래드 층의 하부에 형성된 n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성되는 것이 더욱 바람직하다.
그리고, 본 발명인 발광 다이오드의 제조 방법은 기판을 준비하는 단계와, 기판의 상부에 n-형(또는 p-형) 반도체 층인 제 1클래드 층을 형성하는 단계와, 제 1클래드 층의 상부에 다 양자 우물 구조의 활성층을 형성하는 단계와, 활성층의 상부에 p-형(또는 n-형) 반도체 층인 제 2클래드 층을 형성하는 단계와, 제 1클래드 층의 상부 일부를 노출시켜 전극을 형성하기 위하여 활성층과 제 2클래드 층의 일부분을 제 1클래드 층의 상부면까지 사진석판술을 이용하여 메사 식각하는 단계와, 메사 식각한 영역의 제 1클래드 층의 상부에 n-형(또는 p-형) 전극을 형성하고, 메사 식각하여 남은 상기 제 2클래드 층의 상부에 p-형(또는 n-형) 전극을 형성하는 단계와, n-형(또는 p-형)전극 및 p-형(또는 n-형)전극을 범프(bump)를 사용하여 플립칩(flip-chip) 기판에 접착하는 단계와, 기판 쪽에 레이저광을 입사시켜 기판을 제 1클래드 층과 분리시키는 단계와, 제 1클래드 층의 하부에 전기 전도율이 높은 n-형(또는 p-형) 금속 박막을 형성하는 단계를 포함하여 이루어진다. 특히, n-형 및 p-형 전극을 형성하는 단계에서, n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성하고, n-형(또는 p-형) 금속 박막을 형성하는 단계에서, n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성하는 것이 바람직하다.

Description

발광 다이오드 및 그 제조방법{A Light Emitting Diode and A Method for Manufacturing thereof}
본 발명은 반도체 디바이스인 발광 다이오드 및 그 제조 방법에 관한 것이다.
종래의 발광 다이오드의 개발은 빛의 삼원색에 해당하는 청색 발광 다이오드를 고출력화, 고효율화 하려는 노력이 계속되어 왔으며, 기존의 청색 발광 다이오드를 제작하는 기술은 질화물 반도체 에피를 성장시키기 위하여 사파이어(Al2O3)나 실리콘카바이드(SiC) 기판을 사용하였다. 절연체인 사파이어를 기판으로 사용하는 발광다이오드 제작의 전형적인 예는 IEEE Journal on Selected Topics in Quantum Electronics, vol.8. No.2. March/April, 2002, p.271에 발표되어 있다.
종래의 질화물 반도체 발광다이오드의 제조 공정은, 도 1에 도시된 바와 같으며, 이하, 도면을 참조하여 종래의 기술을 설명한다.
도 1a에 도시된 바와 같이, 사파이어 기판(11) 위에 n-GaN 질화물반도체 층인 제 1클래드 층(12)을 성장시킨 후, 전자와 정공이 결합하여 광을 방출할 수 있는 InGaN/GaN 질화물 다양자우물(13) 구조의 활성층을 형성하고, 다시 p-GaN 질화물반도체 층인 제 2클래드 층(14)을 성장시킨다.
다음으로, 도 1b에 도시된 바와 같이, 제 1클래드 층(12)의 일부를 노출시켜 전극을 형성하기 위하여 사진 석판술을 이용한 메사 식각을 행한다.
그리고, 도 1c에 도시된 바와 같이 메사 식각을 한 영역의 n-GaN 질화물반도체 층인 제 1클래드 층(12)의 상부에 n-형 전극(15)을 형성하고, p-GaN 질화물반도체 층인 제 2클래드 층(14) 위에 빛이 투과할 수 있는 얇은 p-형 금속 막(16)을 입히고,다시 그 p-형 금속 막(16)의 상부에 두꺼운 p-형 전극(17)을 증착한다.
이러한 종래의 방법에 의하여 제조된 종래의 발광 다이오드는, 도 2에 도시된 바와 같이, p형 전극(17)과 n형 전극(15)이 서로 마주보고 있지 않고 옆으로 나란히 위치하고 있으면서, n-GaN 질화물반도체 층인 제 1클래드 층(12)의 전기 전도율이 낮은 관계로 활성층을 흐르는 전류(A1)가 n-형 전극(15) 쪽으로 편향되어 흐르게 되므로, 활성층(13)에서 균일한 전류 분포를 얻지 못하여 발광 다이오드의 효율과 신뢰성이 떨어지는 문제점이 있었던 것이다. 그리고, 이러한 종래의 발광 다이오드에서 방출되는 빛은 얇은 p-형 금속 막(16)을 통하여 p-형 전극(17) 쪽으로 방출이 되므로, p-형 전극(17)에 의하여 빛이 투과되지 못하는 영역(S2)이 발생하여, 빛이 방출될 수 있는 영역(S1)은 p-형 전극(17)을 제외한 일부 영역으로만 한정이 되었던 것이다.
본 발명은 위와 같은 종래의 문제점을 해결하여, 활성층에서 균일한 전류 분포가 되도록 하여 광 출력의 효율을 높히고, 신뢰성을 향상시키며, 빛이 방출되는 영역을 넓힌 발광 다이오드 및 그 제조 방법을 제공하려는 것이다.
이를 위한 본 발명은 n-형(또는 p-형) 반도체 층인 제 1클래드 층과, 상기 제 1클래드 층 상부의 일부에 형성된 다 양자 우물 구조의 활성층과, 상기 활성층의 상부에 형성된 p-형(또는 n-형) 반도체 층인 제 2클래드 층과 상기 n-형(또는 p-형) 반도체 층인 제 1클래드 층 상부의 일부에 형성된 n-형(또는 p-형) 전극과, 상기 p-형(또는 n-형) 반도체 층인 제 2클래드 층의 상부에 형성된 p-형(또는 n-형) 전극과, 범프(bump)를 이용하여 상기 n-형 및 p-형 전극과 접착된 플립칩 기판과, 상기 제 1클래드 층의 하부에 형성된 전기 전도율이 높은 n-형(또는 p-형) 금속 박막을 포함하여 이루어진다. 그리고, 상기 n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성되고, 상기 n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성되는 것이 바람직하다. 이때, 상기 n-형 및 p-형 전극을 형성하는 금속 층은 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속으로 형성되거나, 이들 중의 일부를 포함하는 금속 혼합물로 형성되는 것이 바람직하며, 상기 n-형(또는 p-형) 금속 박막은 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속, 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성되거나, ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성되는 것이 바람직하다. 그리고 이때, 상기 n-형 및 p-형 전극, n-형(또는 p-형) 금속 박막을 형성하는 금속 혼합물은 금-주석(Au-Sn) 혼합물 또는 금-게르마늄(Au-Ge) 혼합물, 금-아연(Au-Zn) 혼합물, 금-베릴륨(Au-Be) 혼합물 등의 금-혼합물로 형성할 수 있다. 그리고, 상기 n-형(또는 p-형) 투명성 금속 박막이 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성되는 경우에는 그 박막의 두께가 약 300nm이하로 형성되고, 상기 n-형(또는 p-형) 투명성 금속 박막이 ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성되는 경우에는 그 박막의 두께가 500nm이하로 형성된다.
그리고, 본 발명인 발광 다이오드의 제조 방법은 기판을 준비하는 단계와, 상기 기판의 상부에 n-형(또는 p-형) 반도체 층인 제 1클래드 층을 형성하는 단계와, 상기 제 1클래드 층의 상부에 다 양자 우물 구조의 활성층을 형성하는 단계와, 상기 활성층의 상부에 p-형(또는 n-형) 반도체 층인 제 2클래드 층을 형성하는 단계와, 상기 제 1클래드 층의 상부 일부를 노출시켜 전극을 형성하기 위하여 상기 활성층과 제 2클래드 층의 일부분을 상기 제 1클래드 층의 상부면까지 사진석판술을 이용하여 메사 식각하는 단계와, 상기 메사 식각한 영역의 제 1클래드 층의 상부에 n-형(또는 p-형) 전극을 형성하고, 메사 식각하여 남은 상기 제 2클래드 층의 상부에 p-형(또는 n-형) 전극을 형성하는 단계와, 상기 n-형(또는 p-형)전극 및 상기 p-형(또는 n-형)전극을 범프(bump)를 사용하여 플립칩(flip-chip) 기판에 접착하는 단계와, 상기 기판 쪽에 레이저광을 입사시켜 상기 기판을 상기 제 1클래드 층과 분리시키는 단계와, 상기 제 1클래드 층의 하부에 n-형(또는 p-형) 금속 박막을 형성하는 단계를 포함하여 이루어진다. 그리고, 상기 기판을 준비하는 단계에서 상기 기판은 사파이어(Al2O3) 기판 또는 실리콘 카바이드(SiC) 기판으로 준비하는 것이 바람직하며, 또한, 상기 n-형 및 p-형 전극을 형성하는 단계에서, 상기 n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성하고, 상기 n-형(또는 p-형) 금속 박막을 형성하는 단계에서, 상기 n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성하는 것이 바람직하다.
도 1은 종래의 발광 다이오드 제조 방법의 주요 공정도.
도 2는 종래의 발광 다이오드의 작용을 나타낸 개략적인 단면도.
도 3은 본 발명인 발광 다이오드 제조 방법의 주요 공정도.
도 4는 본 발명인 발광 다이오드의 작용을 나타낸 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명*
11,21: 사파이어기판 12, 22: n-형(혹은 p-형) 반도체 클래드 층
13, 23: 다 양자 우물 활성층 14, 24: p-형(혹은 n-형) 반도체 클래드 층
15: n-형 전극 16: p-형 투명성 전극
17: p-형 전극 25: n-형(혹은 p-형) 반사형 전극
26: p-형(혹은 n-형) 반사형 전극 27: 플립칩(Flip-chip) 기판
28: 범프(Bump) 29: n-형(혹은 p-형) 투명성 금속박막
S1 : 빛 방출면 S2 : 빛 차단면
A, A1 : 전류 e : 전자의 흐름
L1, L2 : 레이저 광
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4는 본 발명인 발광 다이오드의 개략적인 단면도를 나타낸 도면이다.
본 발명은 도 4에 도시된 바와 같이, n-형(또는 p-형) 반도체 층인 제 1클래드 층(22)과, 제 1클래드 층(22) 상부의 일부에 형성된 다양자우물 구조의 활성층(23)과, 활성층(23)의 상부에 형성된 p-형(또는 n-형) 반도체 층인 제 2클래드 층(24)과, n-형(또는 p-형) 반도체 층인 제 1클래드 층(22) 상부의 일부에 형성된 n-형(또는 p-형) 전극(25)과, p-형(또는 n-형) 반도체 층인 제 2클래드 층(24)의 상부에 형성된 p-형(또는 n-형) 전극(26)과, 범프(bump)(28)를 이용하여 n-형 및 p-형 전극(25, 26)과 접착된 플립칩 기판(27)과, 제 1클래드 층(22)의 하부에 형성된 전기 전도율이 높은 n-형(또는 p-형) 금속 박막(29)을 포함하여 이루어진다.
따라서, 본 발명에서는 n-형 및 p-형 전극(25, 26)이 서로 마주보지 않고 나란히 형성되고, 제 1클래드 층(22)인 n-형(또는 p-형) 반도체 층의 전기 전도율이 낮은 것을 보완하기 위하여, 제 1클래드 층(22)의 하부에 전기 전도율이 높은 n-형(또는 p-형) 금속 박막(29)을 형성시킴으로써, n-형(또는 p-형) 전극(25)으로부터 공급되는 전자(e)가 n-형(또는 p-형) 금속 박막(29)을 통하여 제 1클래드 층(22)의 전체 면에 잘 전달될 수 있도록 하기 때문에, 활성층(23)을 통하여 흐르는 전류(A)의 분포를 균일하게 하여 발광 다이오드의 효율을 향상시킬 수 있는 것이다.
그리고, n-형 및 p-형 전극(25, 26)은 광 반사율이 50% 이상인 금속 층으로 형성하여, 발광 다이오드에서 발생하여 방출되는 빛이 광 반사율이 50%이상인 전극(25, 26)을 통하여 반사되어 n-형(또는 p-형) 금속 박막(29) 쪽으로 방출되도록 함으로써, 발광 다이오드의 효율을 높이고, 이때, n-형(또는 p-형) 금속 박막(29)을 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성함으로써, n-형(또는 p-형) 금속 박막(29) 쪽으로 방출되는 빛(light)을 차단시키지 않고 금속 박막(29)의 전체 면으로 빛이 방출되도록 하는 것이 바람직하다.
특히, 여기에서 광 반사율이 50%이상이 되는 n-형 및 p-형 전극(25, 26)을 형성하기 위한 금속 층으로는 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속으로 형성되거나, 이들 중의 일부를 포함하는 금속 혼합물로 형성된 것이 바람직하고, 광 투과율이 50% 이상이 되는 n-형(또는 p-형) 투명성 금속 박막(29)을 형성하기 위하여, n-형(또는 p-형) 금속 박막은 금 또는 은, 알루미늄, 구리, 니켈 등의 금속 또는, 이들 중의 일부를 포함하는 금속 혼합물로 형성되거나, ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성되는 것이 바람직하며, 여기에서 n-형 전극 및 p-형 전극(25, 26), n-형(또는 p-형) 금속 박막(29)을 형성하기 위한 금속 혼합물은 금-주석(Au-Sn) 혼합물 또는 금-게르마늄(Au-Ge) 혼합물, 금-아연(Au-Zn) 혼합물, 금-베릴륨(Au-Be) 혼합물 등의 금-혼합물로 형성할 수 있다. 그리고, n-형(또는 p-형) 금속 박막(29)을 50%이상의 투과율을 보장하기 위하여, n-형(또는 p-형) 투명성 금속 박막(29)이 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속, 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성되는 경우에는 그 박막(29)의 두께가 약 300nm이하로 형성되어야 하며, n-형(또는 p-형) 투명성 금속 박막(29)이 ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성되는 경우에는 그 박막(29)의 두께가 500nm이하로 형성되어야 한다. 즉, 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속 또는 이들 중의 일부를 포함하는 금속 혼합물로 금속 박막(29)을 형성할 경우에 그 박막의 두께가 약 300nm이상이 되면 광 투과율이 50%에 도달하지 못하므로 상기 금속 또는 금속 혼합물을 이용하여 금속 박막을 형성할 때에는 그 박막(29)의 두께를 300nm이하로 제한 한 것이며, ITO로 금속 박막(29)을 형성할 경우에는 금속 박막(29)의 두께를 500nm이하로 제한함으로써, ITO로 형성된 투명성 금속 박막(29)의 광 투과율을 50%이상이 되도록 형성 한 것이다.
따라서, 상기와 같은 본 발명인 발광 다이오드는 n-형(또는 p-형) 금속 박막(29)에 의하여 제 1클래드 층(22)의 전기 전도율이 낮은 것을 보완하여 활성층(23)을 흐르는 전류가 균일하게 분포되어 흐를 수 있으며, 활성층(23)을 흐르는 전류에 의하여 발생하여 소자 쪽으로 방출되는 빛을 광 반사율이 높은 p-형(또는 n-형) 전극(26, 25)에 의하여 소자 반대쪽으로 반사시킴으로써 소자의 광방출 효율을 높혔으며, n-형(또는 p-형) 투명성 금속 박막(29)의 전체면을 통하여 빛(light)이 차단되지 않고 방출되므로, 본 발명인 발광 다이오드는 빛을 방출하는 면이 넓혀진 것이다.
다음으로, 본 발명인 발광 다이오드의 제조 방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
먼저, 도 3a에 도시된 바와 같이, 기판(21)을 준비하여, 기판(21)의 상부에 n-형(또는 p-형) 반도체 층인 제 1클래드 층(22)을 형성한 후, 제 1클래드 층(22)의 상부에 다 양자 우물 구조의 활성층(23)을 형성한다. 그리고, 활성층(23)의 상부에 p-형(또는 n-형) 반도체 층인 제 2클래드 층(24)을 형성한다. 여기에서 기판(21)은 기판의 상부로 형성하는 클래드 층 및 활성층 등의 에피(epi) 성장을 효율적으로하기 위하여 사파이어(Al2O3) 기판 또는 실리콘카바이드(SiC) 기판으로 준비하는 것이 바람직하다.
다음으로, 도 3b에 도시된 바와 같이, 제 1클래드 층(22)의 상부 일부를 노출시켜 전극을 형성하기 위하여 활성층(23)과 제 2클래드 층(24)의 일부분을 제 1클래드 층(22)의 상부면까지 사진석판술을 이용하여 메사 식각한다. 그런 후에, 도 2c에 도시된 바와 같이, 메사 식각한 영역의 제 1클래드 층(22)의 상부에 n-형(또는 p-형) 전극(25)을 형성하고, 메사 식각하여 남은 상기 제 2클래드 층의 상부에는 p-형(또는 n-형) 전극(26)을 형성한다. 그리고, n-형(또는 p-형)전극(25) 및 p-형(또는 n-형)전극(26)을 범프(bump ; 28)를 사용하여 플립칩(flip-chip) 기판(27)에 접착한다. 이때, n-형 및 p-형 전극(25, 26)은 광 반사율이 50% 이상인 금속 층으로 형성하고, 특히, n-형 및 p-형 전극(25, 26)을 형성하는 금속 층은금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속으로 형성하거나, 이들 중의 일부를 포함하는 금속 혼합물로 형성하는 것이 바람직하다. 그리고, n-형 및 p-형 전극(25, 26)을 형성하는 금속혼합물은 금-주석(Au-Sn) 혼합물 또는 금-게르마늄(Au-Ge) 혼합물, 금-아연(Au-Zn) 혼합물, 금-베릴륨(Au-Be) 혼합물 등의 금혼합물로 형성할 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 기판(21) 쪽에 레이저광(L1)을 입사시켜 기판(21)의 내부로 레이저 광(L2)을 침투시켜 기판(21)과 제 1클래드 층(22) 사이의 막에서 기판(21)과 제 1클래드 층(22)을 분리시키고, 도 3e에 도시된 바와 같이, 기판(21)이 분리된 제 1클래드 층(22)의 하부에 전기 전도율이 높은 n-형(또는 p-형) 금속 박막(29)을 형성한다. 이 때, n-형(또는 p-형) 금속 박막(29)을 광 투과율이 50%이상이 되는 n-형(또는 p-형) 투명성 금속 박막으로 형성하는 것이 바람직하며, 이때,n-형(또는 p-형) 금속 박막(29)은 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성하거나, ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성하는 것이 바람직하다. 특히, n-형 및 p-형 전극(25, 26)을 형성하는 금속혼합물은 금-주석(Au-Sn) 혼합물 또는 금-게르마늄(Au-Ge) 혼합물, 금-아연(Au-Zn) 혼합물, 금-베릴륨(Au-Be) 혼합물 등의 금-혼합물로 형성할 수 있다. 그리고, n-형(또는 p-형) 금속 박막(29)을 광투과율이 50% 이상이 되도록 형성하기 위하여서는, n-형 (또는 p-형) 금속 박막을 금속 또는 금속 혼합물로 형성하는 경우에는 그 박막(29)의 두께를 300nm이하로 형성하고, n-형(또는 p-형) 투과형 금속 박막(29)을 ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성하는 경우에는 그 박막(29)의 두께를 500nm 이하로 형성하는 것이 더욱 바람직하다.
이상에서 본 발명의 바람직한 실시예인 질화물 반도체를 이용한 발광 다이오드에 대하여 상세하게 설명하였지만, 본 발명의 권리범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명은 두 전극이 기판의 한 쪽에 형성되어 있는 발광 다이오드에서 전극이 없는 기판의 다른 한 쪽에 금속 박막을 형성하여 전기 전도도를 높임으로써 활성층을 흐르는 전류의 분포를 균일하게 하고, 광 반사율이 높은 전극과 광 투과율이 높은 금속 박막을 형성함으로써, 광 방출의 효율과 소자의 신뢰성을 높인 발광 다이오드 및 그 제조 방법을 제공하였다.

Claims (8)

  1. n-형(또는 p-형) 반도체 층인 제 1클래드 층과;
    상기 제 1클래드 층 상부의 일부에 형성된 다 양자 우물 구조의 활성층과;
    상기 활성층의 상부에 형성된 p-형(또는 n-형) 반도체 층인 제 2클래드 층과;
    상기 n-형(또는 p-형) 반도체 층인 제 1클래드 층 상부의 일부에 형성된 n-형(또는 p-형) 전극과;
    상기 p-형(또는 n-형) 반도체 층인 제 2클래드 층의 상부에 형성된 p-형(또는 n-형) 전극과;
    범프(bump)를 이용하여 상기 n-형 및 p-형 전극과 접착된 플립칩 기판과;
    상기 제 1클래드 층의 하부에 형성된 전기 전도율이 높은 n-형(또는 p-형) 금속 박막을 포함하는 것이 특징인 발광 다이오드.
  2. 제 1항에 있어서,
    상기 n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성되고, 상기 n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성된 것이 특징인 발광 다이오드.
  3. 제 1항 또는 제 2항에 있어서,
    상기 n-형 및 p-형 전극을 형성하는 금속 층은 금(Au) 또는 은(Ag), 알루미늄(Al),구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속으로 형성되거나, 이들 중의 일부를 포함하는 금속 혼합물로 형성되고,
    상기 n-형(또는 p-형) 금속 박막은 전기 전도율이 높은 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속, 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성되거나, ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성된 것이 특징인 발광 다이오드.
  4. 제 3항에 있어서,
    상기 n-형 전극 및 p-형 전극, n-형(또는 p-형) 금속 박막을 형성하는 금속 혼합물은 금-주석(Au-Sn) 혼합물 또는 금-게르마늄(Au-Ge) 혼합물, 금-아연(Au-Zn) 혼합물, 금-베릴륨(Au-Be) 혼합물 등의 금-혼합물로 형성된 것이 특징인 발광 다이오드.
  5. 제 3항에 있어서,
    상기 n-형(또는 p-형) 투명성 금속 박막이 금(Au) 또는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등의 금속 또는 이들 중의 일부를 포함하는 금속 혼합물로 형성되는 경우에는 그 박막의 두께가 약 300nm이하로 형성되고, 상기 n-형(또는 p-형) 투명성 금속 박막이 ITO(Indium Tin Oxide ; In2O3, SnO2)로 형성되는 경우에는 그 박막의 두께가 500nm이하로 형성된 것이 특징인 발광 다이오드.
  6. 기판을 준비하는 단계와;
    상기 기판의 상부에 n-형(또는 p-형) 반도체 층인 제 1클래드 층을 형성하는 단계와;
    상기 제 1클래드 층의 상부에 다 양자 우물 구조의 활성층을 형성하는 단계와;
    상기 활성층의 상부에 p-형(또는 n-형) 반도체 층인 제 2클래드 층을 형성하는 단계와;
    상기 제 1클래드 층의 상부 일부를 노출시켜 전극을 형성하기 위하여 상기 활성층과 제 2클래드 층의 일부분을 상기 제 1클래드 층의 상부면까지 사진석판술을 이용하여 메사 식각하는 단계와;
    상기 메사 식각한 영역의 제 1클래드 층의 상부에 n-형(또는 p-형) 전극을 형성하고, 메사 식각하여 남은 상기 제 2클래드 층의 상부에 p-형(또는 n-형) 전극을 형성하는 단계와;
    상기 n-형(또는 p-형)전극 및 상기 p-형(또는 n-형)전극을 범프(bump)를 사용하여 플립칩(flip-chip) 기판에 접착하는 단계와;
    상기 기판 쪽에 레이저광을 입사시켜 상기 기판을 상기 제 1클래드 층과 분리시키는 단계와;
    상기 제 1클래드 층의 하부에 전기 전도율이 높은 n-형(또는 p-형) 금속 박막을 형성하는 단계를 포함하는 것이 특징인 발광 다이오드의 제조 방법.
  7. 제 6항에 있어서,
    상기 기판을 준비하는 단계에서 상기 기판은 사파이어(Al2O3) 기판 또는 실리콘 카바이드(SiC) 기판으로 준비하는 것이 특징인 발광 다이오드의 제조 방법.
  8. 제 6항에 있어서,
    상기 n-형 및 p-형 전극을 형성하는 단계에서, 상기 n-형 및 p-형 전극은 광 반사율이 50% 이상인 금속 층으로 형성하고,
    상기 n-형(또는 p-형) 금속 박막을 형성하는 단계에서, 상기 n-형(또는 p-형) 금속 박막은 광 투과율이 50% 이상인 n-형(또는 p-형) 투명성 금속 박막으로 형성하는 것이 특징인 발광 다이오드의 제조 방법.
KR1020020046296A 2002-08-06 2002-08-06 발광 다이오드 및 그 제조방법 KR20040013394A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020046296A KR20040013394A (ko) 2002-08-06 2002-08-06 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046296A KR20040013394A (ko) 2002-08-06 2002-08-06 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040013394A true KR20040013394A (ko) 2004-02-14

Family

ID=37320731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046296A KR20040013394A (ko) 2002-08-06 2002-08-06 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040013394A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851403B1 (ko) * 2006-07-31 2008-08-08 삼성전자주식회사 발광 소자 및 발광 소자의 제조방법
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
US8569772B2 (en) 2009-07-20 2013-10-29 Samsung Electronics Co., Ltd. Light-emitting element and method of fabricating the same
KR101382238B1 (ko) * 2012-09-19 2014-04-07 공주대학교 산학협력단 반도체 발광 다이오드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053336A (ja) * 1999-08-05 2001-02-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR20010027791A (ko) * 1999-09-15 2001-04-06 구자홍 Ⅲ-Ｖ족 ＧａＮ 반도체 광소자
KR20020002472A (ko) * 1999-12-22 2002-01-09 추후기재 역전된 발광 소자 제조 방법
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053336A (ja) * 1999-08-05 2001-02-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR20010027791A (ko) * 1999-09-15 2001-04-06 구자홍 Ⅲ-Ｖ족 ＧａＮ 반도체 광소자
KR20020002472A (ko) * 1999-12-22 2002-01-09 추후기재 역전된 발광 소자 제조 방법
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851403B1 (ko) * 2006-07-31 2008-08-08 삼성전자주식회사 발광 소자 및 발광 소자의 제조방법
US8013349B2 (en) 2006-07-31 2011-09-06 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
US8569772B2 (en) 2009-07-20 2013-10-29 Samsung Electronics Co., Ltd. Light-emitting element and method of fabricating the same
US8889448B2 (en) 2009-07-20 2014-11-18 Samsung Electronics Co., Ltd. Method of fabricating a light-emitting element
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101382238B1 (ko) * 2012-09-19 2014-04-07 공주대학교 산학협력단 반도체 발광 다이오드

Similar Documents

Publication Publication Date Title
JP6722221B2 (ja) 発光ダイオード
US7557379B2 (en) Light emitting devices having a roughened reflective bond pad and methods of fabricating light emitting devices having roughened reflective bond pads
US20090140279A1 (en) Substrate-free light emitting diode chip
US6649440B1 (en) Aluminum indium gallium nitride-based LED having thick epitaxial layer for improved light extraction
US6919585B2 (en) Light-emitting diode with silicon carbide substrate
CN104409588B (zh) 半导体发光元件
US20080224158A1 (en) Light Emitting Device With Undoped Substrate And Doped Bonding Layer
CN105009308B (zh) 用于创建多孔反射接触件的方法和装置
KR101007139B1 (ko) 발광소자 및 그 제조방법
US20100258826A1 (en) Light emitting diode and method for manufacturing the same
KR20050115078A (ko) 플립칩용 질화물 반도체 발광소자
KR20080087135A (ko) 질화물 반도체 발광 소자
JP2005175462A (ja) 半導体発光素子及びその製造方法
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
TW202036939A (zh) 發光二極體及其製造方法
KR101154750B1 (ko) 발광소자 및 그 제조방법
KR101337617B1 (ko) 오믹 전극 패턴을 갖는 수직형 발광 다이오드 및 그제조방법
US6169298B1 (en) Semiconductor light emitting device with conductive window layer
KR20040013394A (ko) 발광 다이오드 및 그 제조방법
JPH1056206A (ja) 化合物半導体発光素子及びその製造方法
KR100550846B1 (ko) 플립칩 본딩 구조의 질화 갈륨계 발광다이오드
US20110315955A1 (en) Light-emitting diode and light-emitting diode lamp
KR100676286B1 (ko) ＺｎＯ층을 갖는 수직형 발광다이오드 및 그 제조방법
KR20090041179A (ko) 발광 다이오드 및 그 제조 방법
JPS63119282A (ja) 半導体発光素子構造物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee