KR100329747B1 - 반도체소자및그제조방법 - Google Patents
반도체소자및그제조방법 Download PDFInfo
- Publication number
- KR100329747B1 KR100329747B1 KR1019950050950A KR19950050950A KR100329747B1 KR 100329747 B1 KR100329747 B1 KR 100329747B1 KR 1019950050950 A KR1019950050950 A KR 1019950050950A KR 19950050950 A KR19950050950 A KR 19950050950A KR 100329747 B1 KR100329747 B1 KR 100329747B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- field oxide
- oxide film
- semiconductor substrate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비트라인 콘택 마스크 작업시 종방향으로의 빛의 과다 노광을 방지하기 위한 반도체 소자의 콘택홀 형성방법에 관한 것으로, 반도체 기판에 활성영역간의 절연을 위한 소자분리막을 형성하는 단계; 예정된 게이트영역에 부분적으로 비트라인 콘택을 위한 콘택홀 형성시 종방향으로의 빛의 확산을 차단하는 더미 절연막을 형성하는 단계; 패드절연막, 게이트, 게이트 측벽 스페이서, 층간절연막을 차례로 형성하는 단계; 및 상기 층간절연막, 패드절연막을 차례로 식각하여 콘택영역의 상기 반도체 기판을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 비트라인 콘택과 관련된 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 4메가 급의 이상의 DRAM은 워드라인(게이트)용 폴리실리콘막(POLY1)을 형성한 후, 이웃하는 워드라인 사이의 활성영역에 비트라인용 폴리실리콘막(POLY2)을 콘택하는 구조로 형성된다.
제 1 도는 종래방법에 따른 비트라인 콘택 마스크 형성 후의 셀 레이아웃. 제 2A 도는 종래방법에 따른 비트라인 콘택 마스크 형성시의 횡방향 단면도 제 2B 도는 종래방법에 따른 비트라인 콘택 마스크 형성시의 종방향 단면도. 제 3 도는 활성영역을 정의하기 위한 액티브 마스크 평면도로서, 도면에서 미설명 부호 21은 실리콘기판, 22는 필드산화막, 23은 게이트산화막, 24는 게이트 폴리실리콘막, 25는 게이트 측벽 스페이서, 26은 층간절연막, 28은 비트라인 콘택홀을 각각 나타낸다.
종래의 반도체 설계기술은 프로세서 영향을 고려치 않고 디바이스의 기능 위주로 설계되기 때문에 비트라인 콘택의 경우 설계상 정방향으로 되어 있지만, 마스크 작업시에는 토폴로지 영향으로 제 1 도에 도시된 바와 같이 타원형으로 디파인된다. 즉, 비트라인 콘택홀이 타원형으로 형성된다.
상기와 같이 타원형으로 디파인되는 이유는 비트라인 콘택 마스크 형성을 위한 노광시 횡방향(워드라인이 지나가는 방향)으로는 제 2A 도에 도시된 바와 같이 게이트 측벽 스페이서(5)가 빛의 확산을 차단하여 콘택홀이 더 이상 커지지 않지만, 종방향(비트라인이 지나가는 방향)으로는 제 2B 도에 도시된 바와 같이 빛의 확산을 차단할 토폴로지가 없기 때문에 오히려 게이트 측벽 스페이서에서 반사된 빛에 의한 과다한 노광(over expose)효과로 인해 횡방향에 비해 상대적으로 콘택홀이 커지기 때문이다. 활성영역(30)을 정의하기 위한 액티브 마스크의 평면도가 제 3 도에 도시되어 있다.
따라서 비트라인 형성후 콘택과의 겹침불량(NON-OVERLAP) 문제, 콘택저항 문제등의 프로세스 문제와 디바이스 특성에 악영향을 끼치는 등의 문제를 안고 있다.
상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 비트라인 콘택 마스크 작업시 종방향으로의 빛의 과다 노광을 방지하여 비트라인 콘택 홀을 정방향으로 형성하는데 적합한 반도체소자 및 그 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자는, 필드산화막에 의해 활성영역이 정의된 반도체기판; 상기 반도체기판 상에 종방향으로 확장되어 형성되며 그 측벽에 스페이서를 갖는 워드라인; 비트라인 콘택 영역의 외곽에서 상기 스페이서와 함께 평면적으로 사각형을 형성하도록 상기 반도체기판 상에 형성된 더미필드산화막; 및 상기 반도체기판 상에 횡방향으로 확장되어 형성되며 상기 활성영역에 콘택되는 비트라인을 포함하여 이루어진 것을 특징으로 한다.
또한 본 발명의 반도체소자 제조 방법은, 상기 더미필드산화막과 상기 필드산화막을 동일한 마스크 및 산화 공정에 의해 형성하는 것을 특징으로 한다.
이하, 첨부된 도면 제 4 도 내지 제 6 도를 참조하여 본 발명의 바람직한 실시예를 상세히 설며한다.
제 4 도는 본 발명에 따른 비트라인 콘택 마스크 형성시의 종방향 단면도. 제 5 도는 활성영역 정의를 위한 본 발명의 액티브 마스크 평면도. 제 6 도는 본발명의 바람직한 실시에에 따른 셀 레이아웃을 각각 나타낸다.
먼저, 제 4 도에 도시된 바와 같이 실리콘기판(41)에 제5도에 도시된 바와 같은 액티브 마스크 및 산화 공정을 실시하여 필드산화막(42) 및 더미필드산화막(47)을 형성한다. 이때의 상기 더미필드산화막(47)은 제 6 도에 도시된 바와 같이 평면상에서 게이트 측벽 스페이서와 함께 비트라인 콘택 영역 둘레를 감싸는 사각형을 형성하게 된다. 따라서, 이후의 비트라인 콘택을 위한 콘택 마스크 형성시 종방향으로의 빛의 확산을 차단함으로써(횡방향은 스페이서가 차단하고 있음) 최종적으로 형성되는 콘택홀의 종방향으로의 왜곡을 방지하는 역할을 하게 된다. 즉 콘택홀이 타원형이 아닌 정방형 원형으로 형성되도록 한다.
계속해서, 게이트산화막(43), 게이트 폴리실리콘막(제 6 도의 POLY1), 게이트 폴리실리콘 스페이스(제 6 도 참조), 층간절연막(46) 형성 등의 종래 일반적인 공정으로 진행된다.
한편, 제 5 도를 참조하면, 제 3 도와 비교해 볼 때, 더미필드산화막(57)이 콘택홀의 상부 및 하부에 더 형성되어 있음을 알 수 있다.
제 6 도는 본 발명의 바람직한 실시예에 따른 비트라인 콘택 형성 후의 셀레이아웃을 나타낸 것으로, 콘택홀(68)이 종방향으로의 왜곡 없이 정방형으로 형성됨을 알 수 있다.
상기와 같이 이루어지는 본 발명은 더미필드산화막을 이용하여 비트라인 콘택을 위한 콘택홀 형성시 종방향으로의 빛의 확산을 차단하여 콘택홀의 종방향으로의 왜곡을 방지함으로써 비트라인 오버랩 불량방지 및 콘택 저항 불량방지 효과를갖는다.
제 1 도는 종래방법에 따른 비트라인 콘택을 보여주는 셀 레이아웃.
제 2A 도는 종래방법에 따른 비트라인 콘택 마스크 형성시의 횡방향 단면도.
제 2B 도는 종래방법에 따른 비트라인 콘택 마스크 형성시의 종방향 단면도.
제 3 도는 활성영역을 정의하기 위한 종래의 마스크 평면도.
제 4 도는 본 발명에 따른 비트라인 콘택 마스크 형성시의 종방향 단면도.
제 5 도는 활성영역을 정의하기 위한 본 발명의 마스크 평면도.
제 6 도는 본 발명의 바람직한 실시예에 따른 셀 레이아웃.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 실리콘기판 42 : 필드산화막
43 : 게이트산화막 46 : 층간절연막
47 : 더미필드산화막 48 : 콘택홀
Claims (2)
- 반도체소자에 있어서,필드산화막에 의해 활성영역이 정의된 반도체기판;상기 반도체기판 상에 종방향으로 확장되어 형성되며 그 측벽에 스페이서를 갖는 워드라인;비트라인 콘택 영역의 외곽에서 상기 스페이서와 함께 평면적으로 사각형을 형성하도록 상기 반도체기판 상에 형성된 더미필드산화막; 및상기 반도체기판 상에 횡방향으로 확장되어 형성되며 상기 활성영역에 콘택되는 비트라인을 포함하여 이루어진 것을 특징으로 하는 반도체소자.
- 제1항의 반도체소자를 제조하는 방법에 있어서,상기 더미필드산화막과 상기 필드산화막을 동일한 마스크 및 산화 공정에 의해 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050950A KR100329747B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050950A KR100329747B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054012A KR970054012A (ko) | 1997-07-31 |
| KR100329747B1 true KR100329747B1 (ko) | 2002-11-08 |
Family
ID=37479172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050950A KR100329747B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329747B1 (ko) |
-
1995
- 1995-12-16 KR KR1019950050950A patent/KR100329747B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054012A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070055729A (ko) | 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법 | |
| US6071799A (en) | Method of forming a contact of a semiconductor device | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| KR0179806B1 (ko) | 반도체 메모리셀 제조방법 | |
| KR100329747B1 (ko) | 반도체소자및그제조방법 | |
| KR20040061840A (ko) | 반도체 소자의 워드라인 패터닝 방법 | |
| US6235623B1 (en) | Methods of forming integrated circuit contact holes using blocking layer patterns | |
| KR20060125403A (ko) | 콘택형 채널 트렌치 패턴을 갖는 마스크 세트 및 이를이용한 모스 트랜지스터 제조방법 | |
| KR100418436B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR950008854B1 (ko) | 반도체 기억장치 | |
| KR100255147B1 (ko) | 플래쉬 메모리 셀 어레이 및 그 제조 방법 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100558540B1 (ko) | 반도체 소자 제조방법 | |
| KR100499634B1 (ko) | 반도체 소자 제조 방법 | |
| KR20070002605A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100525114B1 (ko) | 반도체소자의 제조방법 | |
| KR100289750B1 (ko) | 자기정렬콘택홀을가지는반도체장치의제조방법 | |
| KR100214472B1 (ko) | 반도체 소자 제조 방법 | |
| KR0172259B1 (ko) | 반도체 디램 소자의 형성방법 | |
| KR100300063B1 (ko) | 반도체 메모리 제조방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100250728B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR20010058679A (ko) | 자기정합 콘택을 갖는 반도체 메모리장치의 제조방법 | |
| KR100328706B1 (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |