KR0172259B1 - 반도체 디램 소자의 형성방법 - Google Patents

Abstract

본 원은 반도체 디램 소자의 형성방법을 개시한다.

개시된 본 원은 비트라인을 형성하기 위한 콘택홀 형성에 있어서, 워드 라인과 워드 라인 사이의 액티브 영역 및 필드 영역의 경계부위에 더미 폴리실리콘 패턴을 형성하여 콘택홀 마스크의 노광 공정시 빛의 확산을 차단하므로써, 내경이 일정한 콘택홀을 형성한다. 이로써, 측부의 배선 즉, 측단 기판면에 형성된 워드 라인과의 단락 및 콘택 저항을 감소시킬 수 있다.

Description

반도체 디램 소자의 형성방법

제1도 (a)는 종래의 반도체 디램 소자의 평면을 보인 도면.

(b)는 제1a도의 종래의 반도체 디램 소자의 요부를 나타내는 횡단면도.

(c)는 제1a도의 종래의 반도체 디램 소자의 요부를 나타내는 종단면도.

제2도 (a)는 본 발명에 따른 반도체 디램 소자의 요부를 나타낸 종단면도.

(b)는 본 발명에 따른 반도체 디램 소자의 평면을 보인 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체 기판 12 : 필드 산화막

13 : 게이트 산화막 14,24 : 더미 폴리실리콘 패턴

15 : 스페이서 16 : 층간 절연막

17,25 : 콘택홀 21 : 액티브 영역

22 : 필드 영역 23 : 워드 라인

본 발명은 반도체 디램 소자의 형성방법에 관한 것으로, 보다 구체적으로는, 디램 소자의 비트 라인 형성시, 내경이 일정한 비트 라인 콘택홀을 형성할 수 있는 반도체 디램 소자의 형성방법에 관한 것이다.

일반적인 디램 소자는, 반도체 기판상의 적소에 소자간을 분리하기 위한 필드 산화막을 형성하여 액티브 영역과 필드 영역을 구분하고, 기판면에 게이트 절연막과 제 1 폴리실리콘을 증착한다음, 소정 부분 식각하여 워드 라인을 형성한다. 그런다음, 상기 워드 라인 측벽에 스페이서를 형성하고, 노출된 기판면에 소오스 및 드레인 영역을 이온 주입에 의하여 형성한다. 그런다음, 전체 구조물 상부에 절연막을 형성하고, 드레인 영역이 노출되도록 비트 라인 콘택홀을 형성한 후, 제 2 폴리시리콘을 증착하여 비트 라인을 형성한다. 그리고, 전체 구조 상부에 다시 절연막을 개재한 후, 스로리지 노드 콘택홀을 형성하고, 스토리지 노드 전극용 폴리시리콘과, 유전체와 플레이트 전극용 폴리실리콘을 증착한다음, 소정 부분 식각하여 캐패시터 전극을 형성하므로써, 디램 소자가 형성된다.

이러한 구성을 갖는 종래의 디램은, 두 개의 모스 트랜지스터가 공유하고 있는 드레인 영역을 노출시켜 비트 라인 콘택홀을 형성하는 단계시, 콘택홀을 형성하기 위한 콘택 마스크는 콘택홀의 내경이 정방향으로 되도록 설계되었지만, 실제적으로 콘택홀 식각을 위한 공정을 진행하게 되면 제1도 (a)에 도시된 바와 같이, 하부의 토폴로지 및 노광 공정시 빛의 산란으로 인하여 타원형의 콘택홀(10)을 형성된다. 도면에 도시된 1은 액티브 영역이고, 2는 필드 산화막 이며, 3은 워드 라인을 나타낸다.

이에 대하여 좀더 구체적으로 설명하자면, 먼저, 종래의 디램소자의 횡단면을 살펴보면, 제1도 (b)에 도시된 바와 같이, 비트라인 콘택홀을 형성하기 위하여, 워드라인(3) 및 필드 산화막(2)이 형성된 반도체 기판(1) 상부에 층간 절연막(4)을 형성하고, 상기 층간 절연막 상부에 비트라인 콘택홀을 형성하기 위한 마스크 공정을 진행한다. 그러면, 마스크 노광 공정시 워드 라인 측벽 스페이서(3`)에 의하여 빛이 차단되어 가로축으로의 콘택홀 내경은 마스크 패턴의 간격과 동일하게 된다.

그러나, 종래의 디램소자의 횡단면을 살펴보면, 제1도 (c)에 도시된 바와 같이, 비트라인 콘택홀을 형성하기 위한 마스크 형성에 있어서, 콘택홀 예정 영역의 측부에는 소자가 형성되어 있지 않아, 마스크의 노광시 빛이 확산된다. 이에 따라 세로축으로의 마스크 패턴의 간격은 노광시 빛의 확산에 따라 증가되어, 콘택홀 세로 내경은 증가하게 된다. 이러한 결과, 평면상으로 보게 되면, 전체적인 콘택홀 형상은 타원형을 갖게 된다.

이로 인해, 비트라인 콘택시 측부의 배선과의 단락 및 콘택 저항이 증가되는 문제점이 발생되었다.

따라서, 본 발명의 목적은 반도체 소자의 비트라인 콘택홀 형성시 정방향의 콘택홀을 형성하여 측부의 배선과의 단락 및 콘택 저항을 감소시킬 수 있는 반도체 디램 소자의 형성방법을 제공하는데 있다.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 필드 영역과 액티브 영역을 구비한 반도체 기판상에 워드라인을 형성하고, 상기 워드 라인 측벽에 스페이서를 형성한후, 소오스 및 드레인 영역을 형성한다음, 상기 드레인 영역과는 비트라인 콘택을 이루고, 소오스 영역에는 캐패시터가 형성되어 이루어지는 반도체 디램 소자의 형성방법에 있어서, 상기 디램 소자의 워드 라인과 워드 라인 사이의 액티브 영역과 필드 영역의 경계부에 더미 폴리실리콘 패턴이 형성하는 것을 특징으로 한다.

바람직하게는, 상기 더미 폴리실리콘 패턴은 워드 라인의 패터닝시 동시에 형성되는 것을 특징으로 하는 반도체 디램 소자의 형성방법.

이와 같이 본 발명에 따르면, 측벽 스페이서를 구비한 더미 폴리실리콘 패턴을 형성하므로써, 비트라인 콘택홀을 형성하기 위한 공정시, 정방향의 내경이 일정한 콘택홀을 형성하고, 이에 의허여 측부의 배선 즉, 측단 기판면에 형성된 워드 라인과의 단락 및 콘택 저항을 감소시킬 수 있다.

이하, 본 발명의 양호한 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.

첨부한 도면 제 2 도 (a)는 본 발명에 따른 반도체 디램 소자의 요부를 나타낸 종단먼도이고, (b)는 본 발명에 따른 반도체 디램 소자의 평면을 보인 도면이다.

먼저, 제2a도에 도시된 바와 같이, 반도체 기판(11)의 적소에 소자 분리막(12)을 형성하여, 소자의 액티브 영역과 필드 영역을 한정한다. 그런다음 전체 구조 상면에 게이트 산화막(13) 및 워드 라인용 폴리실리콘을 순차적으로 형성하고, 상기 폴리실리콘상부에 사진 식각 공정에 의하여 워드 라인 형성용 마스크 패턴과 워드 라인 사이에 위치하는 더미용 마스크 패턴(14)을 형성한다. 이후, 비트 라인 콘택홀을 형성하기 위한 식각 공정시 종래의 횡측의 워드 라인 측벽 스페이서에 의하여 노광시의 빛의 확산을 방지하는 효과를 종축에서도 적용하기 위하여 더미 마스크 패턴을 형성한다. 그리고, 이의 형태로 하부의 워드 라인용 폴리실리콘을 식각하여 기판의 종축을 지나는 워드 라인(도시되지 않음)과 각각의 워드 라인 사이에 위치하는 더미 폴리시리콘 패턴(14)을 형성한다. 그런다음, 전체 구조물 상부에 스페이서용 산화막을 증착시킨 다음, 이방성 블랭킷 식각을 실시하여 워드 라인 및 더미용 폴리실리콘 패턴의 양측벽에 스페이서(15)가 형성된다. 이어서, 이온 주입 공정에 의하여 소오스 및 드레인 영역을 형성하고, 전체 구조물 상부에 층간 절연먁(16)을 형성한다.

그리고, 상기 층간 절연막(16) 상부에 비트라인 콘택홀을 형성하기 위한 마스크 패턴(도시되지 않음)을 사진 식각 공정에 의하여 제작한다. 그러면, 상기 마스크 패턴을 형성하기 위하 노광 공정시, 횡측으로는 워드 라인의 측벽 스페이서에 의하여 종축으로는 더미 폴리실리콘 패턴의 측벽 스페이서에 의하여 빛의 확산을 방지하므로, 내경이 일정한 콘택홀(17)을 형성하게 된다.

본 발명에 따라 형성된 비트라인 콘택홀이 형성된 디램 소자의 평면을 통하여 보면, 제2b도에 도시된 바와 같이, 액티브 영역(21)과 필드 영역(22)으로 구성된 반도체 기판상에 세로 방향으로 워드 라인(23)이 적소에 구비되고, 상기 워드 라인과 워드 라인 사이에 더미 폴리실리콘 패턴이 위치한다. 이때, 상기 더미 폴리실리콘 패턴(24)은 액티브 영역과 필드 영역의 경계부위에 위치하여 소자로서의 역할을 하지 않도록 한다.

그런다음, 비트라인 콘택홀 식각 공정에 의허여 콘택홀을 형성하면, 내이 일정한 정방향의 콘택홀(25)이 형성된다.

이상에서 자세히 설명한 바와 같이, 비트라인을 형성하기 위한 콘택홀 형성에 있어서, 워드 라인과 워드 라인 사이의 액티브 영역 및 필드 영역의 경계부위에 측벽 스페이서를 구비한 더미 폴리실리콘 패턴을 형성하여 콘택홀 마스크의 노광 공정시 빛의 확산을 차단하므로써, 내경이 일정한 콘택홀을 형성한다. 이로써, 측부의 배선 즉, 측단 기판면에 형성된 워드 라인과의 단락 및 콘택 저항을 감소시킬 수 있다.

Claims (2)

1. 필드 영역과 액티브 영역을 구비한 반도체 기판상에 워드라인을 형성하고, 상기 워드 라인 측벽에 스페이서를 형성한후, 소오스 및 드레인 영역을 형성한다음, 상기 드레인 영역과는 비트라인 콘택을 이루고, 소오소 영역에는 캐패시터가 형성되어 이루어지는 반도체 디램 소자의 형성방법에 있어서, 상기 디램 소자의 워드 라인과 워드 라인 사이의 액티브 영역과 필드 영역의 경계부에 더미 폴리실리콘 패턴이 형성되는 것을 특징으로 하는 반도체 디램 소자의 형성방법.
2. 제1항에 있어서, 상기 더미 폴리실리콘 패턴은 워드 라인의 패터닝시 동시에 형성되는 것을 특징으로 하는 반도체 디램 소자의 형성방법.