KR100317546B1

KR100317546B1 - 교환기의 이중화 프로세서에서의 메모리 일치 검증 장치및 방법

Info

Publication number: KR100317546B1
Application number: KR1019990065891A
Authority: KR
Inventors: 정상익
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-12-24
Also published as: KR20010058548A

Abstract

본 발명은 교환기의 이중화 프로세서에서의 메모리 일치 자동 검증 장치 및 그 운용 방법에 관한 것으로, 특히 메모리 일치 검증 동작에서 필요한 대기 메모리 판독, 활성 메모리 판독 및, 판독된 각 메모리 데이터에 대한 비교 동작을 하드웨어가 수행하도록 하는 교환기의 이중화 프로세서에서의의 메모리 일치 자동 검증 장치 및 그 운용방법에 관한 것이다.

종래 교환기의 이중화 프로세서에서는 활성 메모리와 대기 메모리의 일치 여부를 검증하는 경우에 대기 메모리 판독, 활성 메모리 판독 및 판독된 각 메모리 데이터에 대한 비교 등의 동작을 소프트웨어의 제어에 따라 진행하므로, 이중화 프로세서의 활성 중앙 처리 장치가 수행하여야 할 본연의 동작이 아닌 메모리 일치 검증 동작을 수행함에 기인하여 활성 중앙 처리 장치의 성능 및 처리 속도를 저하시키는 문제점이 있다.

본 발명은 교환기에서 이중화 프로세서의 메모리 일치 검증 동작을 수행하는 경우에, 메모리 비교 명령 등록 과정과 불일치 기록부 상태 확인 과정만을 소프트웨어에 의하여 처리할 뿐, 대부분의 메모리 일치 검증 동작을 하드웨어가 처리함으로써 활성 프로세서의 활성 중앙 처리 장치는 교환기의 프로세서가 처리하여야 할 본연의 동작만을 수행하므로 활성 중앙 처리 장치의 성능 및 처리속도가 향상되는 장점이 있다.

Description

교환기의 이중화 프로세서에서의 메모리 일치 검증 장치 및 방법{apparatus and method for verifying memory coincidence in a Duplicated processor of the Switching System}

본 발명은 교환기의 이중화 프로세서에서의 메모리 일치 자동 검증 장치 및 그 운용 방법에 관한 것으로, 특히 메모리 일치 검증 동작에서 필요한 대기 메모리 판독, 활성 메모리 판독 및, 판독된 각 메모리 데이터에 대한 비교 동작을 하드웨어가 수행하도록 하는 교환기의 이중화 프로세서에서의 메모리 일치 자동 검증 장치 및 그 운용방법에 관한 것이다.

일반적으로 교환기의 프로세서는 동일한 구성을 가지는 두 개의 프로세서로 이루어져 있는데, 하나는 동작 모드(Active Mode)로 동작을 수행하는 활성 프로세로 운용되고, 다른 하나는 대기 모드(Standby Mode)로 동작을 수행하는 대기 프로세서로 운용되는데, 활성 프로세서에 장애가 발생되는 경우 이중화 절체되어 활성프로세서로 전환되어 동작 수행함으로써 프로세서 장애에 기인한 동작 중단을 방지하고 있다.

이와 같이 이중화 프로세서가 이중화 절체되어 계속적으로 동작 수행하기 위해서는 활성 프로세서와 대기 프로세서가 동일한 처리 데이터를 저장하고 있어야 할 필요가 있다. 이에 따라 이중화 프로세서에서는 활성 프로세서의 활성 메모리와 대기 프로세서의 대기 메모리에 저장되어 있는 데이터가 일치하는지의 여부를 수시로 검증한다.

상술한 바와 같은 구성으로 이루어진 종래 교환기의 이중화 프로세서에서의 메모리 일치 검증 장치의 구성을 살펴보면, 도 1 에 도시된 바와 같이 이루어져 있다.

활성 프로세서(11)는 활성 중앙 처리 장치(12)와, 활성 메모리 제어부(13)와, 로컬 버스 제어부(14)와, 활성 이중화 경로 제공부(15)와, 활성 메모리(16)를 포함하여 이루어져 있다.

활성 중앙 처리 장치(12)는 모든 구성 부분의 동작 수행을 제어하는데, 대기 메모리 판독(Stand by Memory Read, 이하, 'SMR'이라 함) 신호를 생성하여 로컬 버스 제어부(14)에 전달하고, 또한 메모리 판독(Memory Read : MR) 신호를 생성하여 활성 메모리 제어부(13)에 전달하며, 해당 로컬 버스 제어부(14)로부터 인가받은 대기 메모리 데이터와 활성 메모리 제어부(13)로부터 인가받은 활성 메모리 데이터를 비교한다.

활성 메모리 제어부(13)는 로컬 버스 제어부(14)로부터 SMR의 수행 요구를 인가받아 프로세서 버스 사용권 허용 여부를 결정하여 로컬 버스 제어부(14)에 통보해 주고, 활성 메모리(16)로부터 입력되는 활성 메모리 데이터를 판독하여 활성 중앙 처리 장치(12)로 출력한다.

로컬 버스 제어부(14)는 활성 중앙 처리 장치(12)로부터 SMR를 인가받아 SMR의 수행을 활성 메모리 제어부(13)에게 요구함과 동시에 해당 SMR에 대응하는 어드레스를 이중화 버스를 통해 활성 이중화 경로 제공부(15)를 거쳐 대기 프로세서(21)로 전송하며, 활성 메모리 제어부(13)에 의해 데이터 버스 사용권이허용되었는지를 확인하여 활성 이중화 경로 제공부(15)를 통해 대기 프로세서(21)로부터의 데이터를 인가받아 활성 중앙 처리 장치(12)로 인가해 준다.

활성 이중화 경로 제공부(15)는 대기 메모리 판독 기능 수행을 위한 어드레스 및 해당 데이터의 통로(Pathway)를 제공하며, 이중화 버스(Duplication bus : 로컬 버스 제어부와 연결됨)와 이중화 채널(Duplication channel : 대기 프로세서와 연결됨) 사이의 클럭 속도를 분리시킨다.

그리고, 대기 프로세서(21)에는 대기 중앙 처리 장치(22)와, 대기 메모리 제어부(23)와, 대기 메모리(26)와, 프로세서 버스 제어부(24)와, 대기 이중화 경로 제공부(25)를 포함하여 이루어져 있다.

대기 메모리 제어부(23)는 프로세서 버스 제어부(24)로부터 프로세서 버스 사용권 요구를 수신하여 프로세서 버스 사용권 허용 여부를 결정하여 프로세서 버스 제어부(24)에 통보해 주며, 프로세서 버스 제어부(24)로부터 요구되는 대기 메모리 데이터를 판독해 프로세서 버스 제어부(24)에게 인가해 준다.

대기 메모리(26)는 대기 메모리 제어부(23)의 제어에 따라 데이터를 저장하거나 출력한다.

프로세서 버스 제어부(24)는 대기 이중화 경로 제공부(25)를 통해 활성 프로세서(11)로부터의 어드레스를 인가받아 프로세서 버스 사용권을 대기 메모리 제어부(23)에 요구하며, 대기 메모리 제어부(23)에 의해 프로세서 버스 사용권이 허용되었는지를 확인하여 대기 메모리 데이터를 대기 메모리 제어부(23)에 요구하며, 대기 메모리 제어부(23)로부터 인가되는 데이터를 이중화 버스를 통해 대기 이중화경로 제공부(25)를 거쳐 활성 프로세서(11)로 전송해 준다.

대기 이중화 경로 제공부(25)는 대기 메모리 판독 기능 수행을 위한 어드레스 및 해당 데이터의 통로를 제공하며, 프로세서 버스(PR-bus), 이중화 버스(D-bus) 및 이중화 채널(D-ch) 사이의 클럭 속도를 분리시키며, 활성 프로세서(11)로부터 입력되는 SMR을 전달하고, 대기 메모리(26)의 데이터를 활성 프로세서(11)에 전달한다.

상술한 바와 같이 구성된 교환 시스템의 이중화 프로세서에서 메모리 일치 검중 장치의 동작을 도 2를 참조하여 설명하면 다음과 같다.

먼저, 활성 프로세서(11)의 활성 중앙 처리 장치(12)에서는 SMR을 시작하기 위하여 SMR 신호를 생성하며(스텝 S1), 로컬 버스 제어부(14)는 활성 중앙 처리 장치(12)로부터 프로토콜 버스(Protocol Bus : P-bus)를 통해 SMR을 통보받아 해당 SMR의 수행 요구를 활성 메모리 제어부(13)에 요구함과 동시에 해당 SMR에 대응하는 어드레스를 이중화 버스(D-bus)를 통해 활성 이중화 경로 제공부(15)에 인가해 준다.

이에, 활성 메모리 제어부(13)는 로컬 버스 제어부(14)로부터 SMR의 수행 요구를 인가받아 데이터 버스(Data Bus) 사용권 허용 여부를 결정하여 로컬 버스 제어부(14)에 통보해 주며, 활성 이중화 경로 제공부(15)는 로컬 버스 제어부(14)로부터 인가되는 어드레스를 이중화 채널(D-Ch)을 통해 대기 프로세서(21) 측으로 송신해 준다. 해당 이중화 채널은 활성 프로세서(11)와 대기 프로세서(21) 사이의 물리적인 채널이다.

그러면, 활성 프로세서(11)로부터 이중화 채널을 거쳐 어드레스를 수신한 대기 프로세서(21)의 대기 이중화 경로 제공부(25)는 해당 수신한 어드레스를 이중화 버스(D-bus)를 통해 프로세서 버스 제어부(24)로 인가해 준다.

이에, 프로세서 버스 제어부(24)는 대기 이중화 경로 제공부(25)로부터 어드레스를 인가받아 프로세서 버스 사용권을 대기 메모리 제어부(23)에 요구하는데, 이때 대기 메모리 제어부(23)에서는 프로세서 버스 제어부(24)로부터의 프로세서 버스 사용권 요구를 수신하여 프로세서 버스 사용권 허용 여부를 결정하여 프로세서 버스 제어부(24)에게 알려 준다.

만약, 대기 메모리 제어부(23)에서 프로세서 버스 사용권을 허용하였다면, 프로세서 버스 제어부(24)는 대기 이중화 경로 제공부(25)로부터 인가받은 어드레스에 대응하는 대기 메모리 판독 수행을 하도록 대기 메모리 제어부(23)에 명령한다(스텝 S2).

즉, 프로세서 버스 제어부(24)는 대기 메모리 판독을 대기 메모리 제어부(23)에 요구하며, 대기 메모리 제어부(23)는 프로세서 버스 제어부(24)의 대기 메모리 판독 요구에 따라 해당 대기 메모리 판독에 대응하는 데이터를 대기 메모리(26)로부터 판독해 프로세서 버스 제어부(24)로 인가한다(스텝 S3). 그리고, 프로세서 버스 제어부(24)는 대기 메모리 제어부(23)로부터 인가되는 데이터를 이중화 버스(D-bus)를 통해 대기 이중화 경로 제공부(25)에 인가해 주며, 대기 이중화 경로 제공부(25)는 프로세서 버스 제어부(24)로부터 인가되는 데이터를 이중화채널을 통해 활성 프로세서(11)로 전송해 준다.

이에 따라, 활성 프로세서(11)의 활성 이중화 경로 제공부(15)는 대기 프로세서(21)로부터 전송되는 데이터를 이중화 버스(D-bus)를 통해 로컬 버스 제어부(14)에 인가하며, 로컬 버스 제어부(14)는 활성 메모리 제어부(13)에 의해 데이터 버스가 허용되었는지를 확인한 후에 해당 데이터를 활성 중앙 처리 장치(12)로 전송한다(스텝 S4). 이때, 활성 중앙 처리 장치(12)에서는 활성 메모리 제어부(13)로 메모리 판독(MR) 명령을 내려 활성 메모리(16)를 판독하여(스텝 S5) 활성 메모리 제어부(13)를 통해 활성 메모리 데이터를 입력받는다(스텝 S6). 또한 활성 중앙 처리 장치(12)에서는 활성 메모리 제어부(13)로부터 입력받은 활성 메모리 데이터와 로컬 버스 제어부(14)로부터 입력받은 대기 데이터를 비교함으로써 활성 메모리(16)와 대기 메모리(26)의 일치 여부를 검증하여 모든 동작을 종료하게 된다(스텝 S7).

이와같이, 종래 교환기의 이중화 프로세서에서는 활성 메모리와 대기 메모리의 일치 여부를 검증하는 경우에, 대기 메모리 판독, 활성 메모리 판독 및, 판독된 각 메모리 데이터에 대한 비교 등의 동작을 소프트웨어의 제어에 따라 진행하므로, 이중화 프로세서의 활성 중앙 처리 장치가 수행하여야 할 본연의 동작이 아닌 메모리 일치 검증 동작을 수행함으로 인하여 활성 중앙 처리 장치의 성능 및 처리 속도를 저하시키는 문제점이 있다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 교환기의 이중화 프로세서에서 활성 메모리와 대기 메모리의 일치 여부를 검증하는 경우에, 대기 메모리 판독, 활성 메모리 판독 및, 판독된 각 메모리 데이터에 대한 비교 등의 동작을 하드웨어에서 처리함으로써 소프트웨어적인 처리에 의한 메모리 일치 검증 동작을 배제하여 이중화 프로세서의 활성 중앙 처리 장치가 본연의 동작만을 수행케 하여서 활성 중앙 처리 장치의 성능 및 처리 속도를 향상시키도록 하는데 있다.

도 1 은 종래 기술에 따른 메모리 일치 검증 장치의 구성을 나타내는 구성 블럭도이다.

도 2 는 종래 기술에 따른 메모리 일치 검증 방법을 나타내는 플로우챠트이다.

도 3 은 본 발명의 실시예에 따른 메모리 일치 검증 장치의 구성을 나타내는 구성 블럭도이다.

도 4 는 본 발명의 실시예에 따른 메모리 일치 검증 방법을 나타내는 플로우챠트이다.

도 5 는 도 3에 도시된 판독 비교 기록부의 구성을 나타내는 구성 블럭도이다.

* 도면의 주요부분에 대한 부호의 설명 *

11, 31 : 활성 프로세서 12, 32 : 활성 중앙 처리 장치

13, 33 : 활성 메모리 제어부 14 : 로컬 버스 제어부

15, 35 : 활성 이중화 경로 제공부 16, 36 : 활성 메모리

21, 41 : 대기 프로세서 22 : 대기 중앙 처리 장치

23, 43 : 대기 메모리 제어부 24, 44 : 프로세서 버스 제어부

25, 45 : 대기 이중화 경로 제공부 26, 46 : 대기 메모리

34 : 활성 이중화 처리부 37 : 판독 비교 기록부

38 : 불일치 기록부 42 : 대기 이중화 처리부

51 : 제어부

52 : 프로토콜 버스 제어부(Protocol-Bus Control)

53 : 이중화 버스 제어부(Duplication-Bus Control)

54 : 제 1 어드레스 버퍼 55 : 어드레스 포맷터

56 : 제 2 어드레스 버퍼

57 : 플래그 추출기(Flag Extractor) 58 : 제 1 데이터 버퍼

59 : 불일치 기록 상태 관리부 60 : 데이터 비교부

61 : 제 2 데이터 버퍼

MR : 메모리 판독 동작(Memory Read)

SMR : 대기 메모리 판독 동작(Stand by Memory Read)

MW : 메모리 기록 동작(Mismatch Write)

상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 교환기의 이중화 프로세서에서의 메모리 일치 검증 장치는, 메모리 비교 명령을 발생하고, 메모리 비교 명령 완료를 통보받으면 메모리 일치 여부를 검증하는 활성 중앙 처리 수단과, 상기 메모리 비교 명령을 인가받아 대기 프로세서에게 전달하고, 활성 메모리로부터 판독된 데이터와 읽어들인 대기 메모리의 데이터를 비교하여 비교 결과를 보고함과 아울러 메모리 비교가 완료되었음를 상기 활성 중앙 처리 수단에 보고하는 메모리 판독 비교 수단을 활성 프로세서에 구비하고; 상기 메모리 비교 명령을 상기 메모리 판독 비교 수단으로부터 전달받아 대기 메모리의 데이터를 판독하여 상기 메모리 판독 비교 수단으로 전달하는 메모리 판독 전달 수단을 대기 프로세서에 구비하는 것을 특징으로 한다.

본 발명의 실시예에 따른 교환기의 이중화 프로세서에서의 메모리 일치 검증 방법은, 메모리 비교 명령을 생성하여 등록하는 과정과; 상기 메모리 비교 명령에 의해 메모리를 판독하여 상기 메모리를 전달하는 과정과; 전달된 상기 메모리를 비교하여 메모리 비교 결과를 전달하는 과정과; 상기 메모리 비교 명령에 따라 수행한 메모리 비교 결과를 확인하는 과정을 포함하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 3 은 본 발명의 바람직한 실시예에 따른 교환기의 이중화 프로세서에서의 메모리 일치 검증장치를 나타내는 구성 블럭도이다.

도 3에 도시된 바와 같이, 활성 프로세서(31)는 활성 중앙 처리 장치(32)와, 활성 메모리 제어부(33)와, 불일치 기록부(38)와, 활성 이중화 처리부(34)와, 판독 비교 기록부(37)와, 활성 이중화 경로 제공부(35)와, 활성 메모리(36)를 포함하여 이루어진다.

활성 중앙 처리 장치(32)는 메모리 비교 명령 신호를 생성시켜 활성 메모리 제어부(33)에 인가하며, 활성 이중화 처리부(34)로부터 메모리 비교 명령의 수행 완료를 통보받으면 활성 메모리와 대기 메모리의 비교 결과를 확인한다. 여기서, 해당 메모리 비교 명령에는 판독하여 비교될 데이터의 어드레스와 데이터 크기가 포함되어 있다.

활성 메모리 제어부(33)는 활성 중앙 처리 장치(32)로부터 인가되는 메모리 비교 명령을 활성 이중화 처리부(34)에 인가하며, 판독 비교 기록부(37)의 프로세서 버스 사용권 요구를 수신하여 프로세서 버스 사용권 허용 여부를 결정해 판독 비교 기록부(37)에 프로세서 버스 사용권을 부여하며, 판독 비교 기록부(37)에서 요구한 불일치 기록 동작을 수행하고, 활성 메모리 데이터를 판독하여 전달한다.

불일치 기록부(38)는 활성 메모리 제어부(33)를 통하여 판독 비교 기록부(37)에서 일치되지 않은 메모리 데이터의 어드레스를 불일치 기록 동작에 의해 임시 저장한다.

활성 이중화 처리부(34)는 활성 메모리 제어부(33)로부터 인가되는 메모리 비교 명령을 등록하고, 해당 메모리 비교 명령을 해독하여 활성 이중화 경로 제공부(35)를 통해 대기 프로세서(41)로 전송하며, 판독 비교 기록부(37)로부터 메모리 비교 동작이 완료되었다고 통보받아 메모리 비교 명령를 완료되었다고 활성 중앙 처리 장치(32)에게 통보한다.

판독 비교 기록부(37)는 대기 프로세서(41)로부터 활성 이중화 경로 제공부(35)를 통해 수신되는 대기 메모리 데이터를 활성 메모리 제어부(33)를 통해 입력된 활성 메모리 데이터와 비교하고, 대기 프로세서(41)로부터 입력되는 대기 메모리 데이터의 어드레스 중 플래그를 추출하여 요구된 메모리 크기만큼의 비교 동작이 완료되었는지를 확인하여 활성 이중화 처리부(34)에 통보하고, 프로세서 버스 사용권을 활성 메모리 제어부(33)에 요구한다.

그리고, 대기 프로세서(41)는 대기 메모리 제어부(43)와, 대기 메모리(46)와, 대기 이중화 처리부(42)와, 프로세서 버스 제어부(44)와, 대기 이중화 경로 제공부(45)를 포함하여 이루어진다.

대기 메모리 제어부(43)는 프로세서 버스 제어부(44)로부터 인가되는 메모리 비교 명령을 대기 이중화 처리부(42)에 인가하여 등록하고, 프로세서 버스 제어부(44)의 프로세서 버스 사용권 요구를 수신하여 프로세서 버스 사용권 허용 여부를 결정해 프로세서 버스 제어부(44)에 프로세서 버스 사용권을 부여하며, 대기 이중화 처리부(42)의 프로세서 버스 사용권 요구를 수신하여 프로세서 버스 사용권 허용 여부를 결정해 대기 이중화 처리부(42)에 프로세서 버스 사용권을 부여함과 동시에 대기 이중화 처리부(42)로부터 메모리 판독 명령(Memory Read; MR)을 인가받아 대기 메모리(46)에 저장되어 있는 대기 메모리 데이터를 판독하여 대기 이중화 처리부(42)에 인가한다.

대기 이중화 처리부(42)는 대기 메모리 제어부(43)로부터 인가되는 메모리 비교 명령을 분석하여 메모리 판독 명령(MR)을 생성시켜 대기 메모리 제어부(43)에 인가함과 동시에 프로세서 버스 사용권을 대기 메모리 제어부(43)에 요구하며, 대기 메모리 제어부(43)로부터 인가되는 대기 메모리 데이터를 대기 이중화 경로 제공부(45)를 통해 활성 프로세서(31)로 전송하며, 판독된 데이터를 전달할 때마다 요구된 메모리 크기만큼 판독되었는지 확인하고 데이터 판독이 완료되면 해당 플래그에 완료됨을 표시하여 활성 프로세서(31)에 전달한다.

프로세서 버스 제어부(44)는 활성 프로세서(31)로부터 대기 이중화 경로 제공부(45)를 통해 수신되는 메모리 비교 명령을 대기 메모리 제어부(43)를 통해 대기 이중화 처리부(42)에 인가하여 등록하고, 프로세서 버스 사용권을 대기 메모리 제어부(43)에 요구한다.

본 발명의 실시예에 따른 교환기의 이중화 프로세서에서의 메모리 일치 검증 방법을 도 4의 플로우챠트를 참고하여 설명하면 다음과 같다.

먼저, 판독하고자 하는 대기 메모리 어드레스 및 데이터 크기 등에 대한 정보를 포함하고 있는 메모리 비교 명령을 활성 프로세서(31)의 활성 중앙 처리 장치(32)에서 생성시켜 활성 메모리 제어부(33)를 거쳐 활성 이중화 처리부(34)에 등록하면, 활성 이중화 처리부(34)에서는 해당 메모리 비교 명령을 활성 이중화 경로 제공부(35)를 통해 대기 프로세서(41) 측으로 전송해 주는 메모리 비교 명령 등록 동작을 수행한다.

이에, 대기 프로세서(41)의 대기 이중화 처리부(42)에서는 활성 프로세서(31) 측으로부터 메모리 비교 명령을 수신받아 등록하고(스텝 ST1), 해당 메모리 비교 명령에 대응하는 대기 메모리 데이터를 대기 메모리(46)에서 판독하는데(스텝 ST2), 해당 데이터의 판독이 완료 여부를 확인하여(스텝 ST3) 활성 프로세서(31) 측으로 전송하여 메모리 데이터 전달 동작을 수행한다(스텝 ST4).

이에 따라, 활성 프로세서(31)의 판독 비교 기록부(37)에서는 활성 메모리(36)의 데이터 및 대기 메모리(46)의 데이터를 비교하고(스텝 ST5) 비교 동작이 완료되면 이를 활성 이중화 처리부(34)에 통보한다(스텝 ST7). 이때, 활성 이중화 처리부(34)에서는 메모리 비교 명령이 수행 완료되었다고 활성 중앙 처리 장치(32)에 통보하고 이에 활성 중앙 처리 장치(32)에서는 판독 비교 기록부(37)에서 수행한 메모리 비교 결과를 확인한다(스텝 ST8).

좀더 상세히 설명하면, 판독하고자 하는 대기 메모리 어드레스 및 데이터 크기 등에 대한 정보를 포함하고 있는 메모리 비교 명령을 활성 프로세서(31)의 활성 중앙 처리 장치(32)에서 활성 메모리 제어부(33)에 전달하고, 활성 메모리 제어부(33)는 해당 메모리 비교 명령을 활성 이중화 처리부(34)에 등록한다. 이에 활성 이중화 처리부(34)에서는 등록된 메모리 비교 명령을 판독하여 활성 이중화 경로 제공부(35)를 거쳐 대기 프로세서(41) 측으로 전송한다.

이에 따라, 대기 프로세서(41)의 대기 이중화 경로 제공부(45)는 활성 프로세서(31) 측으로부터 수신되는 메모리 비교 명령을 프로세서 버스 제어부(44)에 인가하며, 프로세서 버스 제어부(44)는 대기 이중화 경로 제공부(45)로부터 인가되는 메모리 비교 명령을 대기 메모리 제어부(43)를 통해 대기 이중화 처리부(42)에 인가한다.

이에, 대기 이중화 처리부(42)에서는 대기 메모리 제어부(43)로부터 메모리 비교 명령을 수신받아 등록하여 분석하고(스텝 ST1), 해당 메모리 비교 명령 내에 포함되어 있는 대기 메모리(46)로부터 판독해야 할 크기만큼의 대기 메모리 데이터를 판독하기 위한 메모리 판독 명령(MR)을 생성시켜 대기 메모리 제어부(43)에 인가한다.

그러면, 대기 메모리 제어부(43)는 대기 이중화 처리부(42)로부터 인가되는메모리 판독 명령에 따라 대기 메모리(46)에서 데이터를 판독하여 대기 이중화 처리부(42)에 인가해 준다(스텝 ST2).

이에 따라, 대기 이중화 처리부(42)는 대기 메모리 제어부(43)에서 판독한 대기 메모리 데이터를 인가받아 대기 이중화 경로 제공부(45)를 통해 활성 프로세서(31) 측으로 전송한다.

또한, 대기 이중화 처리부(42)는 요구된 데이터 크기만큼 대기 메모리 데이터를 모두 판독했는지를 확인하는데, 대기 메모리 데이터를 요구된 데이터 크기만큼 모두 판독한 경우(스텝 ST3), 마지막의 대기 메모리 데이터에 전달 완료 플래그(flag)를 세팅(Setting)시켜 활성 프로세서(31)에 전송해 준다.

이에, 활성 이중화 경로 제공부(35)는 대기 프로세서(41)로부터 수신되는 대기 메모리 데이터를 판독 비교 기록부(37)에 인가하며, 판독 비교 기록부(37)는 활성 이중화 경로 제공부(35)로부터 인가되는 대기 메모리 데이터의 전달 완료 플래그를 확인한다.

판독 비교 기록부(37)에서는 전달 완료 플래그가 세팅되어 있는지를 확인하고, 만약 전달 완료 플래그가 세팅되어 있는 경우에는 해당 대기 메모리 데이터가 마지막으로서 전달이 완료되었음을 인식한다.

그리고, 대기 프로세서(41)에서 대기 메모리(46)를 판독하여 전달함과 동시에 활성 프로세서(31)의 활성 메모리 제어부(33)에서는 활성 메모리(36)를 판독하여(스텝 ST2) 판독 비교 기록부(37)에 인가한다(스텝 ST4). 다시말하면, 판독 비교 기록부(37)에서 메모리 판독 명령을 활성 메모리 제어부(33)에 인가하고, 이에 활성 메모리 제어부(33)는 활성 메모리(36)를 판독하여(스텝 ST2) 판독 비교 기록부(37)에 활성메모리(36)를 인가한다(스텝 ST4).

이에 따라, 판독 비교 기록부(37)에서는 대기 프로세서(41) 측으로부터 인가받은 대기 메모리 데이터와 활성 메모리 제어부(33)로부터 인가받은 활성 메모리 데이터를 비교하기 시작하고(스텝 ST5), 대기 메모리 데이터와 활성 메모리 데이터의 비교 결과가 일치하지 않으면(스텝 ST6) 불일치 기록 동작을 수행한다(스텝 ST9).

즉, 일치하지 않는 메모리 데이터 어드레스를 활성 메모리 제어부(33)를 통하여 불일치 기록부(38)에 저장한다. 그리고, 판독 비교 기록부(37)에서의 비교 동작은 대기 프로세서(41)로부터 인가되는 대기 메모리 데이터의 플래그에 마지막 데이터가 전달되고 있다고 표시될 때까지 반복하여 수행하며, 불일치 기록부(38)의 저장 용량만큼 저장되면 이를 판독 비교 기록부(37)에서 파악하여 활성 이중화 처리부(34)를 통하여 활성 중앙 처리부(32)에 통보한다(스텝 ST7).

또한, 판독 비교 기록부(37)에서 요구된 메모리 크기만큼 비교 동작이 완료되면, 메모리 비교 동작이 완료되었다는 메모리 비교 동작 완료 신호를 활성 이중화 처리부(34)에 인가하고, 활성 이중화 처리부(34)에서는 메모리 비교 동작 완료 신호를 판독하여 메모리 비교 명령이 완료되었다는 메모리 비교 명령 완료신호를 활성 중앙 처리 장치(32)에 통보한다. 이때, 활성 중앙 처리 장치(32)는 판독 비교 기록부(37)가 관리하고 있는 불일치 기록부(38)의 상태를 확인하여 얼마나 많은 데이터가 일치하지 않았는지 확인하여 불일치 어드레스에 대하여 상응하는 조치, 즉불일치 어드레스를 일치하게 해 준다(스텝 ST8).

데이터 비교 및 불일치 기록 동작을 수행하는 판독 비교 기록부(37)를 좀더 상세히 설명하면, 도 6 에 도시된 바와 같이, 판독 비교 기록부(37)는 제어부(51)와, 프로토콜 버스 제어부(51)와, 이중화 버스 제어부(53)와, 제 1 어드레스 버퍼(54)와, 제 1 데이터 버퍼(58)와, 플래그 추출기(57)와, 제 2 어드레스 버퍼(56)와 어드레스 포맷터(55)와, 불일치 기록 상태 관리부(59)와, 제 2 데이터 버퍼(61)와, 데이터 비교부(60)로 이루어져 있다.

제어부(51)는 각 구성 부분을 제어하고, 메모리 비교 동작이 완료되면 활성 이중화 처리부(34)에 메모리 비교 동작 완료됨를 통보하고, 불일치 기록 동작을 제어한다.

프로토콜 버스 제어부(52)는 메모리 판독(MR) 동작에 의해 해당 활성 메모리 데이터가 입력되는 프로토콜 버스를 제어하고, 활성 메모리 데이터를 제 1 데이터 버퍼(58)에 임시로 저장시키고 활성 메모리 어드레스를 제 1 어드레스 버퍼(54)에 임시로 저장시켜 이를 제어부(51)에 통보한다.

이중화 버스 제어부(53)는 대기 프로세서(41)로부터 인가되는 대기 메모리 데이터가 입력되는 이중화 버스를 제어하고, 활성 이중화 경로 제공부(35)를 제어하여 대기 메모리 데이터를 출력하도록 하고, 출력된 해당 데이터를 제 2 데이터 버퍼(61)를 제어하여 제 2 데이터 버퍼(61)에 임시로 저장시키고, 제 2 어드레스 버퍼(56)를 제어하여 해당 데이터 어드레스를 제 2 어드레스 버퍼(56)에 임시로 저장시킨다.

제 1 어드레스 버퍼(54)는 프로토콜 버스 제어부(52)의 제어를 받아 어드레스 포맷터(55)로부터 인가되는 어드레스를 잠시 저장한다.

제 1 데이터 버퍼(58)는 프로토콜 버스 제어부(52)의 제어를 받아 활성 메모리 제어부(51)로부터 인가되는 데이터를 잠시 저장한다.

플래그 추출기(57)는 대기 프로세서(41)로부터 인가되는 어드레스의 플래그만를 추출하여 제어부(51)에 전달한다.

제 2 어드레스 버퍼(56)는 대기 프로세서(41)로부터 인가되는 어드레스를 잠시 저장한다.

어드레스 포맷터(55)는 대기 메모리 어드레서를 메모리 비교 동작에 필요한 활성 메모리 어드레스로 변환하여 제 1 어드레스 버퍼(54)로 전달한다.

불일치 기록 상태 관리부(59)는 메모리 일치 검증 동작이 시작되기 전에 불일치 기록부(38)의 시작 어드레스를 가지고 있으며, 불일치 기록 동작이 수행되기 시작하면 해당 시작 어드레스를 어드레스 포맷터(55)에 전달하고, 불일치 기록부(38)의 저장 용량을 확인하여 소진되면 제어부(51)에 통보한다.

제 2 데이터 버퍼(61)는 대기 프로세서(41)로부터 인가되는 데이터를 이중화 버스 제어부(53)의 제어에 따라 해당 데이터를 잠시 저장한다.

데이터 비교부(60)는 제 1 데이터 버퍼(58)를 통해 전달되는 활성 메모리 데이터와 제 2 데이터 버퍼(61)를 통해 전달되는 대기 메모리 데이터를 제어부(51)의 제어를 받아 비교하고 해당 결과를 제어부(51)에 통보한다.

상술한 바와 같은 구성을 가지는 판독 비교 기록부(37)의 동작은 다음과 같다.

활성 이중화 경로 제공부(35)로부터 메모리 일치 검증에 필요한 대기 프로세서(41) 측의 메모리 전달 사실을 통보받으면, 판독 비교 기록부(37)의 이중화 버스 제어부(53)는 활성 이중화 경로 제공부(35)를 제어하여 해당 메모리 어드레스를 출력하게 하고, 제 2 어드레스 버퍼(56)를 제어하여 해당 메모리 데이터의 어드레스를 임시로 제 2 어드레스 버퍼(56)에 저장한다.

또한, 메모리 일치 검증에 필요한 메모리 데이터 어드레스에는 메모리 비교 명령에 따라 메모리 비교를 수행하라는 메모리 비교 수행 플래그와 해당 메모리 데이터가 대기 이중화 처리부(42)에서 등록된 데이터의 마지막인지를 나타내는 마지막 표시 플래그를 포함하고 있다.

제 2 어드레스 버퍼(56)에서는 임시 저장된 어드레스를 플래그 추출기(57)와 어드레스 포맷터(55)로 인가시키고, 이에 플래그 추출기(57)는 해당 어드레스의 플래그만을 추출하여 제어부(51)에 전달하고, 어드레스 포맷터(55)는 메모리 데이터가 일치하는지 검증하는데 필요한 활성 메모리(36)의 어드레스로 변환하여 제 1 어드레스 버퍼(54)로 전달한다. 상기 과정은 제어부(51)와 이중화 버스 제어부(53)의 상호 제어, 및 제어부(51)와 프로토콜 버스 제어부(52)의 상호 제어에 의해 이루어진다.

그리고, 플래그 추출기(57)로부터 메모리를 비교하라는 메모리 비교 수행 플래그와 해당 데이터의 마지막을 나타내는 마지막 표시 플래그를 전달받는 제어부(51)에서는 입력된 데이터 어드레스에 메모리 비교 수행 플래그가 설정되어 있으면, 프로토콜 버스 제어부(52)와 상호 제어하여 어드레스 포맷터(55)에서 생성된 활성 메모리(36)의 어드레스를 제 1 어드레스 버퍼(54)에 전달하여 프로토콜 버스 제어부(52)가 해당 데이터를 판독할 수 있도록 한다.

또한, 마지막 표시 플래그가 설정되어 있으면, 대기 이중화 처리부(42)에 등록된 메모리 일치 검증 명령 수행이 완료될 수 있음을 나타내므로 그 사실을 활성 이중화 처리부(34)에 전달한다.

한편, 판독 비교 기록부(37)의 프로토콜 버스 제어부(52)는 전달받은 어드레스를 가지고 프로토콜 버스 상에서 메모리 판독 동작(MR)을 시작한다. 프로토콜 버스 상에서 데이터가 입력되기 시작하면, 프로토콜 버스 제어부(52)는 제어부(51)에 이를 통보하고, 제어부(51)에서는 다시 이중화 버스 제어부(53)를 제어하고, 이중화 버스 제어부(53)는 활성 이중화 경로 제공부(35)를 제어하여 데이터를 출력하게 하여 제 2 데이터 버퍼(61)에 해당 데이터를 임시 저장한다.

그리고, 프로토콜 버스 상에서는 프로토콜 버스 제어부(52)에 의하여 시작된 메모리 판독 동작이 진행되는데, 활성 메모리 제어부(33)는 판독 비교 기록부(37)의 메모리 판독 동작에 해당하는 데이터를 활성 메모리(36)로부터 판독하여 판독 비교 기록부(37)로 전달한다.

프로토콜 버스 상에서 활성 메모리 제어부(33)에 의하여 판독된 데이터를 수신받은 프로토콜 버스 제어부(52)는 이를 제 1 데이터 버퍼(58)에 임시 저장하고이를 제어부(51)에 통보한다.

이에 따라, 제어부(51)는 프로토콜 버스 측에서 전달되어 제 1 데이터 버퍼(58)에 임시 저장된 데이터와 이중화 버스 측으로부터 전달되어 제 2 데이터 버퍼(61)에 저장된 데이터를 데이터 비교부(60)로 출력하게 한다. 이에 데이터 비교부(60)는 해당 두 데이터를 비교하고, 메모리 비교 명령의 수행 결과를 다시 제어부(51)에 통보한다.

데이터 비교부(60)의 데이터 비교 명령의 수행 결과를 통보받은 제어부(51)는 두 데이터가 일치, 즉 데이터 비교 명령의 수행 결과가 일치하면, 이중화 버스 제어부(53)를 제어하여 다음 비교 동작이 수행될 수 있도록 하며, 두 데이터가 일치하지 않으면 불일치 기록 동작을 시작한다.

한편, 불일치 기록 상태 관리부(59)는 메모리 일치 검증 동작이 시작되기 전에는 불일치 기록부(38)의 시작 번지를 갖고 있으며, 제어부(51)에 의하여 불일치 기록 동작이 수행되면, 그 불일치 어드레스를 어드레스 포맷터(55)에 전달한다. 이에 어드레스 포맷터(55)는 해당 불일치 어드레스를 다시 프로토콜 버스 상에서 메모리 기록 동작(Memory Write : MW)이 수행될 수 있도록 변환한다. 변환된 어드레스는 제 1 어드레스 버퍼(54)에 전달되며, 프로토콜 버스 제어부(52)는 프로토콜 버스 상에서 불일치 기록 동작을 수행한다.

불일치 기록 상태 관리부(59)에서는 불일치 기록 동작이 수행되면, 제어부(51)에 의하여 다음 불일치 기록 상태를 보유하게 되고 그 값이 불일치 기록부(38)의 마지막 어드레스를 벗어나면, 이를 제어부(51)에 보고한다. 그리고, 제어부(51)에서는 메모리 일치 검증 동작이 실패(과다한 불일치로 인한 에러)했음을 활성 이중화 처리부(34)에 보고한다.

이상으로 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명에 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

상술한 바와 같이, 본 발명은 교환기에서 이중화 프로세서에서 활성 메모리와 대기 메모리의 데이터 일치 여부를 검증하는 경우, 메모리 비교 명령 등록 과정과 불일치 기록부 상태 확인 과정만을 소프트웨어에 의하여 처리할 뿐, 대부분의 메모리 일치 검증 동작을 하드웨어에 의해 처리함으로써 활성 프로세서의 활성 중앙 처리 장치는 본연의 동작만을 수행하므로 활성 중앙 처리 장치의 성능 및 처리속도가 향상되는 장점이 있다.

Claims

메모리 비교 명령을 발생하고, 메모리 비교 명령 완료를 통보받으면 메모리 일치 여부를 검증하는 활성 중앙 처리 수단과,

상기 메모리 비교 명령을 인가받아 대기 프로세서에게 전달하고, 활성 메모리로부터 판독된 데이터와 읽어들인 대기 메모리의 데이터를 비교하여 비교 결과를 보고함과 아울러 메모리 비교가 완료되었음를 상기 활성 중앙 처리 수단에 보고하는 메모리 판독 비교 수단을 활성 프로세서에 구비하고;

상기 메모리 비교 명령을 상기 메모리 판독 비교 수단으로부터 전달받아 대기 메모리의 데이터를 판독하여 상기 메모리 판독 비교 수단으로 전달하는 메모리 판독 전달 수단을 대기 프로세서에 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치
제 1 항에 있어서, 상기 메모리 판독 비교 수단은,

상기 활성 중앙 처리 수단으로부터 상기 메모리 비교 명령을 받아 전달하고, 판독 명령에 의해 활성 메모리를 판독하여 전달하는 활성 메모리 제어부와;

상기 활성 메모리 제어부로부터 상기 메모리 비교 명령을 입력받아 등록하고, 상기 메모리 비교 명령을 분석하여 전달하는 활성 이중화 처리부와;

상기 메모리 비교 명령으로 인해 판독된 대기 메모리와 활성 메모리를 비교하고, 메모리 비교 명령 동작이 완료됨을 상기 활성 이중화 처리부를 통해 상기 활성 중앙 처리 수단에 보고하고, 메모리 비교시 불일치되는 메모리의 어드레스를 파악하여 불일치 기록 동작을 수행하도록 하는 판독 비교 기록부와;

상기 판독 비교 기록부에서 불일치된 메모리의 어드레스를 불일치 기록 동작에 의하여 잠시 저장하는 불일치 기록부와;

상기 활성 이중화 처리부로부터 상기 메모리 비교 명령을 전달받아 대기 프로세서로 전달하고, 상기 대기 프로세서로부터 대기 메모리 데이터 및 어드레스를 입력받아 상기 판독 비교 기록부에 전달하는 활성 이중화 경로 제공부를 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치.
제 1 항에 있어서, 상기 메모리 판독 전달 수단은,

상기 메모리 판독 비교 수단으로부터 입력되는 상기 메모리 비교 명령을 전달하고, 판독된 대기 메모리 데이터를 상기 메모리 판독 비교 수단으로 전달하는 대기 이중화 경로 제공부와;

상기 대기 이중화 경로 제공부로부터 전달된 상기 메모리 비교 명령을 전달하는 프로세서 버스 제어부와;

상기 메모리 비교 명령을 인가받아 분석하여 메모리 판독 명령을 내려 대기 메모리의 데이터를 입력받아 전달하되 요구된 메모리 크기만큼 판독되었는지 확인하여 데이터 판독이 완료되면 해당 데이터 어드레스의 플래그에 완료 표시를 하는 대기 이중화 처리부와;

상기 프로세서 버스 제어부로부터 인가된 상기 메모리 비교 명령을 상기 대기 이중화 처리부에 전달하고, 상기 대기 이중화 처리부로부터 메모리 판독 명령을 인가받아 대기 메모리의 데이터를 판독하여 전달하는 대기 메모리 제어부 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치.
제 2 항에 있어서, 상기 판독 비교 기록부는,

활성 메모리의 데이터 및 어드레스를 전달받아 저장하고, 저장된 상기 활성 메모리의 데이터 및 어드레스의 입출력을 제어하는 제 1 입출력 수단과;

대기 메모리의 데이터 및 어드레스를 전달받아 저장하고, 저장된 상기 활성 메모리의 데이터 및 어드레스의 입출력을 제어하는 제 2 입출력 수단과;

상기 제 1 입출력 수단과 상기 제 2 입출력 수단으로부터 상기 대기 메모리 데이터의 어드레스를 전달받아 플래그를 추출하고, 상기 활성 메모리 데이터와 상기 대기 메모리 데이터를 비교하는 비교 수단을 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치.
제 4 항에 있어서, 상기 제 1 입출력 수단은,

활성 메모리 제어부로부터 입력되는 상기 활성 메모리의 데이터 및 어드레스가 통과하는 프로토콜 버스를 제어하여 상기 데이터 및 어드레스의 입력을 제어하는 프로토콜 버스 제어부와;

상기 프로토콜 버스 제어부의 제어를 받아 입력되는 활성 메모리 어드레스를 잠시 저장하였다가 상기 비교 수단에 전달하는 제 1 어드레스 버퍼와;

상기 프로토콜 버스 제어부의 제어를 받아 입력되는 활성 메모리의 데이터를 잠시 저장하였다가 상기 비교 수단에 전달하는 제 1 데이터 버퍼를 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치.
제 4 항에 있어서, 상기 제 2 입출력 수단은,

상기 대기 프로세서로부터 활성 이중화 경로 제공부를 통해 입력되는 상기 대기 메모리의 데이터 및 어드레스가 통과하는 이중화 버스를 제어하여 해당 데이터 및 어드레스의 입력을 제어하는 이중화 버스 제어부와;

상기 이중화 버스 제어부의 제어를 받아 입력되는 대기 메모리의 어드레스를 잠시 저장하였다가 상기 비교 수단에 전달하는 제 2 어드레스 버퍼와;

상기 이중화 버스 제어부의 제어를 받아 입력되는 대기 메모리의 데이터를 잠시 저장하였다가 상기 비교 수단에 전달하는 제 2 데이터 버퍼를 더 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서의 메모리 일치 검증 장치.
제 4 항에 있어서, 상기 비교 수단은,

상기 메모리 비교 명령의 수행이 완료됨을 활성 이중화 제어부에 전달하는 제어부와;

상기 대기 프로세서로부터 인가되는 대기 메모리 어드레스의 플래그를 추출하는 플래그 추출기와;

상기 대기 메모리의 어드레스를 메모리 비교 동작에 필요한 활성 메모리의어드레스로 변환하여 전달하는 어드레스 포맷터와;

상기 활성 메모리 제어부로부터 입력된 활성 메모리 데이터와 대기 프로세서로부터 입력된 대기 메모리 데이터를 비교하는 데이터 비교부와;

상기 불일치 기록부의 용량을 확인하여 상기 제어부에 보고하는 불일치 기록 상태 관리부를 더 구비하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 장치.
메모리 비교 명령을 생성하여 등록하는 과정과;

상기 메모리 비교 명령에 의해 메모리를 판독하여 상기 메모리를 전달하는 과정과;

전달된 상기 메모리를 비교하여 메모리 비교 결과를 전달하는 과정과;

상기 메모리 비교 명령에 따라 수행한 메모리 비교 결과를 확인하는 과정을 포함하는 것을 특징으로 하는 교환기의 이중화 프로세서에서의 메모리 일치 검증 방법.
제 8 항에 있어서, 상기 메모리 비교 명령을 생성하여 등록하는 과정은,

상기 메모리 비교 명령을 활성 중앙 처리 장치에서 생성하는 단계와;

상기 메모리 비교 명령을 활성 메모리 제어부를 통해 활성 이중화 처리부에 등록하는 단계와;

등록된 상기 메모리 비교 명령을 상기 활성 이중화 처리부에서 판독하여 대기 이중화 처리부에 등록하는 단계를 더 포함하는 것을 특징으로 하는 교환기의 이중화 프로세서에서의 메모리 일치 검증 방법.
제 8 항에 있어서, 상기 메모리의 데이터를 판독하여 전달하는 과정은,

대기 이중화 처리부에 등록된 상기 메모리 비교 명령에 의해 메모리 판독 명령을 내리는 단계와;

상기 메모리 판독 명령에 따라 대기 메모리의 데이터를 판독하는 단계와;

상기 대기 메모리의 데이터를 판독하는 동안 판독 비교 기록부에서 메모리 판독 명령을 활성 메모리 제어부에 인가하여 활성 메모리를 판독하는 단계와;

상기 대기 메모리의 데이터 및 상기 활성 메모리의 데이터를 활성 프로세서의 판독 비교 기록부로 전달하는 단계를 더 포함하는 것을 특징으로 하는 교환기의 이중화 프로세서에서의 메모리 일치 검증 방법.
제 8 항에 있어서, 상기 메모리의 데이터를 비교하여 전달하는 단계는,

상기 활성 메모리 및 대기 메모리를 비교하는 단계와;

메모리 비교하는 동안 메모리의 데이터가 일치하지 않으면 상기 데이터의 어드레스를 불일치 기록부에 저장하기 위한 불일치 기록 동작을 수행하는 단게와;

불일치된 상기 어드레스가 저장되는 상기 불일치 기록부의 용량을 확인하는 단계와;

전달되는 데이터의 플래그를 파악하여 데이터의 마지막임을 나타내는 플래그가 파악되면 활성 중앙 처리 장치에 메모리 비교 명령의 수행을 완료했음을 통보하는 단계를 더 포함하는 것을 특징으로 하는 교환기의 이중화 프로세서에서 메모리 일치 검증 방법.