KR100310328B1 - 다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물 - Google Patents

다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물 Download PDF

Info

Publication number
KR100310328B1
KR100310328B1 KR1019990000527A KR19990000527A KR100310328B1 KR 100310328 B1 KR100310328 B1 KR 100310328B1 KR 1019990000527 A KR1019990000527 A KR 1019990000527A KR 19990000527 A KR19990000527 A KR 19990000527A KR 100310328 B1 KR100310328 B1 KR 100310328B1
Authority
KR
South Korea
Prior art keywords
dielectric
random access
dynamic random
reduction
dielectric layer
Prior art date
Application number
KR1019990000527A
Other languages
English (en)
Other versions
KR19990087844A (ko
Inventor
데수세수비.
비제이딜립피.
수키시탈카를로스에이.
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
마이클 제이. 마틴
버지니아 테크 인터렉추얼 프라퍼티스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤, 마이클 제이. 마틴, 버지니아 테크 인터렉추얼 프라퍼티스, 인크. filed Critical 마찌다 가쯔히꼬
Publication of KR19990087844A publication Critical patent/KR19990087844A/ko
Application granted granted Critical
Publication of KR100310328B1 publication Critical patent/KR100310328B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C04B35/4682Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/47Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

전하 기억 디바이스는 다이나믹 랜덤 액세스 메모리에서 사용되기 위해 환원 분위기하에서 환원에 대해 내성이 있다. 상기 디바이스는 두 개의 전극들 사이에 삽입되어 실리콘 또는 이산화 실리콘으로 코팅된 실리콘 등의 적절한 기판상에서 성장된 유전체층으로 구성된다. 유전체층은 (a) 커패시터내의 유전체층으로서 Mn, Co, Mg, Cr, Ga, Fe이온 등의 억셉터형 도판트로 도프된 BaxSr1-xTiO3, 0<x<1(BST)로 되며, 상기 억셉터 이온이 Ti3+의 형성을 방지하고 산소 공백의 전하를 보상하여, Ti4+보다 더 자유로운 자유 전자를 트랩함에 의해 도전성 BST의 형성을 방지하도록 티타늄 사이트를 채울수 있는 개조된 조성, 또는 (b) [(BaxMx)O]yTiO2(M은 Ca, Sr, Mg)(y는 1보다 약간 큼) 조성을 갖는 알칼리 토류 이온으로 된 개조된 유전체 조성중 하나이다. 상기 디바이스를 이용하는 독특한 장점은 다이나믹 랜덤 액세스 메모리의 VLSI에서의 처리시에 필요한 H2어닐링에서의 환원분위기(환원)에 대한 큰 내성이다. 본 명세서에서는 상기 디바이스들이 고온 H2어닐링후에 특성의 현저한 변화가 나타나지 않음을 보여주었다. 또한, 상기 디바이스를 포함하는 박막층은 스퍼터링, 화학적 증착, 솔-겔법, 유기금속 퇴적법, 증착, 레이저 어브레이션 등의 공지된 물리적 또는 화학적 박막 처리 방법, 또는 이들의 변형 프로세스중 어느 것에 의해서도 제조될 수 있다.

Description

다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물{DYNAMIC RANDOM ACCESS MEMORIES WITH DIELECTRIC COMPOSITIONS STABLE TO REDUCTION}
본 발명은 메모리 디바이스에 관한 것으로, 더 구체적으로 H2및 그 밖의 어닐링 처리에 대하여 안정성 또는 내성을 갖고 환원분위기에 대하여 안정한 유전체 조성물을 가진 다이나믹 랜덤 액세스 메모리(DRAM)에 관한 것이다.
30여년전에 도입된 이래, 다이나믹 랜덤 액세스 메모리는 정보를 전하형식으로 축적하는 디바이스로서 성공적으로 채용되고 있다[엘.에이치. 파커 및 에이. 에프. 타슈,IEEE 디바이스 및 회로 매거진, 1990 1월호, 17페이지 참조]. 이들 디바이스에서 메모리셀용으로 많이 보급된 구조들중 하나는 전하를 축적하는 단일의 커패시터, 및 커패시터를 분리하도록 사용되는 단일 트랜지스터를 포함한다. 수년에 걸쳐, 메모리셀의 수가 당초의 설계에 있어서의 4 킬로비트(kb)로부터 현재의 설계에 있어서의 메가비트(Mb) 레벨로 증가함에 따라, 수용가능한 다이 사이즈를 유지하도록 메모리셀당의 이용가능한 면적은 끊임없이 감소되어 왔다. 이 면적의 감소에 의해, 적절한 신호 마진을 유지하기 위해 커패시터의 전하 밀도를 증가시킬 필요가 있었다. 이 전하 축적 밀도의 증대를 달성하는 방법으로는, 프로세스 기술의 개선, 유전체의 두께의 감소, 및 셀의 획기적인 기하학적 배치에 의한 방법이 있다. 최대 64Mb까지의 셀 밀도에 관해서는, 바람직한 유전체 재료 및 커패시터의 기하학적 배치는 SiO2-Si3N4의 샌드위치층이었다. 차세대의 메모리에 대해서는, DRAM 메모리 유닛은 약 10-7A의 오더의 리크 전류를 갖고, 유닛 면적당 용량[C/A]을 점점 더 높게 하지 않으면 안된다. 아래의 식은 유닛 면적당 용량과 적절한 재료의 파라미터와의 관계식이다:
[C/A]=[Er/d]
여기서, Er는 상대 유전율이고, d는 커패시터의 유전체막의 두께이다. 지금까지, 유전체 재료로서의 SiO2에 관해서, 유닛 면적당 용량은 연속적인 각 세대에서 그의 막 두께(d)를 단지 감소시키거나 또는 획기적인 기하학적 배치를 사용함에 의해 증대되어 주어진 기판상에서의 커패시터의 유효 면적을 증가시키었다. 그러나, SiO2는 그의 유닛 면적당 용량 한계에 빠르게 근접하게 되고, 두께가 더욱 감소하여 결국에는 수용불가한 고리크 전류에 이르게 되어 프로세스의 어려움을 가중시킨다. 따라서, 동일한 전하 축적 개념으로써 사용되도록 보다 고밀도의 메모리(예컨대, 256 Mb 이상)에 있어서는, 보다 큰 전하 밀도를 축적할 수 있는 별도의 유전체 재료를찾아내는 것이 필요하게 되었다. 즉, (SiO2Si3N4와 비교하여 ) 보다 높은 유전율을 갖는 별도의 유전체 재료를 사용해야 한다. 또한, 이들 재료는 VLSI(본 명세서에서는 ULSI(초LSI)등을 포함하는 초대규모집적) 프로세스에 적합하지 않으면 안된다.
차세대 DRAM에서의 커패시터 유전체의 주된 후보중 하나는 티탄산 바륨 스트론티움(BaxSr1-xTiO3,0<x<1)(BST)이다. 이 화합물은 본질적으로 BaTiO3와 SrTiO3의 고용체이고, 화학식 ABO3을 갖는 페로브스카이트형 구조로 결정화한다. 이들 재료에 의해서 나타내지는 유전율은 재료의 조성[Ba/Sr의 비율], 측정 주파수 및 재료의 두께에 따라 실온 및 제로 바이어스에서 200∼600 사이에서 변화할 수 있다. 이들 재료의 박막 가공성은 본 발명자등의 연구 및 유기금속 분해, 유기금속 화학 증착, 스퍼터링 및 레이저어브레이션등에 의한 이들 재료의 고품질의 화학량론적 조성에 대한 여러 가지의 다른 최근의 연구에 나타나 있다. [케이.브이. 벨라노프, 이.에이.골로보로드코, 오.이. 자바도브스키, 유.에이. 콘트세보이, 브이.엠. 무코로트브 및 유.에스. 티코디브, Sov. Phys. Tech. Phys., 29,1037,1984; 디. 로이 및 에스.비. 크루파니디, App1. Phys. Lett., 62,1056,1993; 더블류.에이. 페일, 비.더블류. 베셀, 엘.엠. 통 및 티.제이. 막스, J. App1. Phys., 67,3858, 1990; 비.더블류. 베셀, 엘.에이. 윌리스, 에이치. 에이. 루, 에스.알. 길버트, 디.에이. 뉴마이어 및 티.제이. 막스, 케이. 젠센에 의해 편집된 CVDXII, 전자화학협회, N.J., 1993 참조]. 이들 커패시터의 특성결정은 일반적으로 커패시터의 전류-전압(리크전류)특성 및 원하는 주파수 및 온도 범위에서의 커패시터의 유전성 거동(유전율 및유전손실)을 측정함에 의해 행해진다.
그러나, DRAM 용도의 커패시터 유전체로서 이들 재료를 사용 불가능하게 하는 주요인인 신뢰성의 문제들중 하나는 이들 재료의 환원분위기(예컨대, H2어닐링 처리)에 대한 내성이 낮다는 것이다. 융점이 높고 낮은 산소 분압에서 환원 경향이 강한 것에 기인하여, 알칼리 토류 티탄산염을 베이스로 한 조성물은 그의 가공을 위해 고온 및 산화 분위기의 양쪽을 필요로 한다. 이들 티탄산염은, 환원분위기에서 열처리되면, 산소가 없는 빈 공간의 형성에 수반하여 Ti+4이온이 Ti3+이온으로 변환되기 때문에 도전성이 높게 된다. VLSI 제조의 면에서 보면, (커패시터 제조후) 여러번의 후가공 공정에서 환원 분위기를 이용해야 하므로 상기한 내용은 크게 불리한 것이다. 이들 공정중 일부에서는, (a) SiH4전구체를 사용하여 부동 태화(passivatiov) 또는 피복을 위해서 SiO2또는 Si3N4를 퇴적시켜, 그 도중에 H2가 생성 가스로서 방출되는 공정, 및 (b) 산화물을 제거하기 위해서 알루미늄을 금속피막 퇴적한 후에 (90% N2+ 10% H2) 가스 처리를 형성하는 공정이 포함된다. 실행가능한 메모리 제품으로 되는 BST를 베이스로 한 DRAM에 있어서는, 이들 알칼리 토류 티탄산염의 환원을 억제할 수 있는 가공방법을 확립해야 한다.
본 명세서에서는, DRAM 셀에서 유전체 커패시터로서 사용되는 박막 디바이스 및 관련된 가공방법에 대해서 설명한다. 이 디바이스는 모든 표준 디바이스의 품질요건(I/V특성, 유전율, 유전체 손실등)에 부응하며, 또한 극심한 환원분위기에도견딜 수 있다.
본 발명의 목적은 메모리용의 박막 커패시터 디바이스를 제공하는 것이다. 본 발명의 더 구체적인 목적은 정보를 다이나믹 랜덤 액세스 메모리(DRAM)에 기억하기 위해 사용될 수 있는 고유전율 커패시터를 제공하는 것이다. 또한, 본 발명의 더 구체적인 목적은 환원분위기에 대하여 내성을 가지며 따라서 환원 분위기에서의 환원에 대해 내성을 갖는 고유전율 커패시터를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 커패시터의 유전체층으로서 Mn, Co, Mg, Cr, Ga 및 Fe이온 등의 억셉터형 도판트로 도프된 BaxSr1-xTiO3,0<x<1,(BST)를 이용함에 의해 상기한 목적들이 성취된다. 상기 억셉터 이온은 티탄 부위를 점유하여 Ti3+의 형성을 방지하고 산소 결핍 전하를 보상하고 Ti4+보다 더 자유로운 자유 전자를 트랩(trapping)함에 의해 도전성 BST의 형성을 억제할 수 있다. 본 발명의 다른 실시예에 따르면, [(Ba1-xMx)O]yTi02(M은 Ca, Sr, 또는 Mg를 포함한다)의 조성을 갖고, y의 값이 1보다 약간 큰 알칼리 토류 이온을 포함하는 변화된 유전체 조성물을 이용함에 의해 상기 목적들이 달성된다.
일 실시예에 따르면, 고온에서의 H2어닐링하에서 환원에 대하여 내성을 갖는 박막 디바이스에 관한 것이며, 상기 박막 디바이스는 기판; 기판상에 설치 된 금속으로 이루어진 하부 전극층; 기판과 하부전극 사이의 접착층 또는 확산 배리어층;H2환원에 대하여 내성을 갖는 전극 상부의 유전체층; 및 유전체층 상부의 상부 전극층을 갖는다.
상기 기판은 실리콘, 이산화규소, 일산화규소로 코팅된 실리콘, 및 갈륨 비소로 이루어지는 군에서 선택된 재료로 제조된다.
금속의 하부 전극층은 Rh, Ru, Ir, Re, Os 등의 천이 금속 또는 Pt, Pd, Ag, Au 등의 금속으로 이루어지는 군에서 선택된다. 또는, 하부 전극층은 Rh2O3, RuO2, IrO2, ReO2, OsO2등의 천이 금속의 산화물, Pt, Pd 등의 다른 금속의 산화물, La-Sr-Co-O, 도프된 SrTiO3, Y-Ba-Cu-O 등의 페로브스카이트 산화물로 이루어진 그룹에서 선택될 수 있다. 또는, 하부 전극층은 Rh, Ru, Ir, Re, Os 등의 천이 금속, 또는 Pt, Pd, Ag, Au 등의 금속으로 이루어진 군에서 선택된 금속; 및 Rh2O3, RuO2, IrO2, ReO2, OsO2등의 천이 금속의 산화금속, Pt, Pd 등의 다른 금속의 산화물, La-Sr-Co-O, 도프된 SrTiO3, Y-Ba-Cu-O 등의 페로브스카이트 산화물의 다층으로 될 수 있다.
접착 중간층은 Ti, Ni, Ta 등의 금속, 또는 ZrO2, TiO2, Ta2Os 등의 산화물, 또는 Zr-N, Ti-N, Ta-N 등의 질화물로 될 수 있다.
확산 배리어는 Rh2O3, RuO2, IrO2, ReO2, OsO2, ZrO2, TiO2, Ta2Os 등의 산화물, 또는 TiN, Si3N4의 질화물, 또는 TiSi2, TaSi2등의 실리사이드로 될 수 있다.
H2환원분위기에 대하여 내성을 갖는 유전체층은 Mn, Co, Mg, Cr, Ga, 및 Fe 이온등의 억셉터형 도판트로 도프된 BaxSr1-xTiO3,0<x<1(BST)의 변화된 조성물로 될 수 있다.
H2환원분위기에 대하여 내성을 갖는 유전체층은 ABO3로 될 수 있으며, 여기서 A=Ba, Sr 등이고, B=Ti 등이고, B에 대한 A의 화학량론비 A/B는 1보다 크다.
유전체층은 [(Ba1-xMx)O]yTiO2(M은 Ca, Sr, 또는 Mg를 포함한다)의 조성물을 포함하는 알칼리 토류 티탄산염으로 될 수 있고, y의 값은 1보다 약간 크다.
유전체층은 (AxA'1.01-x)(ByB'1-y)O3를 포함하는 다음의 페로브스카이트 티탄산염 조성물중 하나로 될 수 있고, A=Ba이고, A'는 Sr, Ca 또는 Mg이고, B는 Ti이고, B'는 Zr,0<x<1,0<y<1이며, B'에 대한 A'의 화학량론비는 1.01보다 크다.
유전체층은 1∼10원자% Ho 또는 Nb로 도프된 (Ba0.50Sr0.51)(Ti0.98Zr0.02)O3, (Ba0.40Sr0.61)(Ti0.98Zr0.02)O3, 또는(Ba0.60Sr0.41)(Ti0.98Zr0.02)O3로 될 수 있다.
상부 전극 금속층은 Rh, Ru, Ir, Re, Os등의 천이 금속, 또는 Pt, Pd, Ag, Au 등의 금속으로 이루어지는 군에서 선택될 수 있다.
상부 전극은 Rh2O3, RuO2, IrO2, ReO2, OsO2등의 천이 금속의 산화물, Pt, Pd 등의 다른 금속의 산화물, La-Sr-Co-O, 도프된 SrTiO3, Y-Ba-Cu-O 등의 페로브스카이트 산화물로 이루어지는 군에서 선택될 수 있다.
상부 전극은 Rh, Ru, Ir, Re, Os 등의 천이금속, 또는 Pt, Pd, Ag, Au 등의금속으로 이루어지는 군에서 선택된 금속, 및 Rh2O3, RuO2, IrO2, ReO2, OsO2등의 천이금속의 산화금속, Pt, Pd 등의 다른 금속의 산화물, La-Sr-Co-O, 도프된 SrTiO3, Y-Ba-Cu-0등의 페로브스카이트 산화물의 다층으로 될 수 있다.
중간층 및 상부 및 하부 전극층은 스퍼터링, 증착, 레이저 어브레이션, 분자선 에피탁시 등을 포함하는 임의의 박막 물리 증착 프로세스 또는 이들 프로세스의 임의의 변형 프로세스에 의해 퇴적될 수 있다.
중간층 및 상부 및 하부 전극층은 솔-겔법, 유기금속 퇴적법, 유기금속 화학 증착등의 임의의 박막 화학 퇴적 프로세스 또는 그들의 조합 및 변형 프로세스에 의해 퇴적될 수 있다.
일부 실시예들에서, 유전체층은 스퍼터링, 증착, 레이저 어브레이션, 분자선 에피탁시등, 또는 이들 프로세스의 임의의 변형을 포함하는 임의의 박막 물리 증착 프로세스에 의해 퇴적된다.
다른 실시예들에서, 유전체층은 솔-겔법, 유기금속 퇴적법, 유기금속 화학 증착등의 임의의 박막 화학 퇴적 프로세스, 또는 그들의 조합 및 변형 프로세스에 의해 퇴적된다.
본 발명의 디바이스는 상기 디바이스를 포함하는 다이나믹 랜덤 액세스 메모리를 더 포함한다. 본 발명의 디바이스는 대규모 집적회로를 더 포함한다.
도 1은 본 발명의 일 실시예에 따른 커패시터 디바이스의 개략도이다.
본 발명의 일 실시예에 따른 유전체 커패시터 디바이스를 도 1에 나타낸다.기판(10)은 그 기판상에 퇴적되어 집적회로내의 다른 회로소자에 접속하는 도전체로서 작용하는 하부전극(12)을 갖는다. 대부분의 경우에 기판(10)은 실리콘칩상의 이산화 실리콘층이다. 물론, 기판은 노출된 실리콘, 갈륨 비소, 또는 이산화 실리콘층, 폴리실리콘, 및 주입된 실리콘층등을 가지며, 복합 집적회로라고 불리는 것을 형성하도록 실리콘칩내에 여러가지의 회로 소자를 갖는 다층구조로 될 수 있다. 층(11)은 접착 및/또는 확산 배리어를 목적으로 기판(10)과 하부 전극 구조(12) 사이에 형성된다. 따라서, 하부 기판 재료로의 금속에 대해 필요한 접착이 제공된다. 전극층(12)은 통상 Rh,Ir,Ru,Os,Pt,Re 등의 금속(천이 금속) 또는 Pt-Rh, Pt-Ir, Rh-Ir 등의 금속의 하나 이상의 합금, 또는 Rh2O3, IrO2, RuO2등의 도전성 산화물이다. 층(12)은 스퍼터링, 증착, 레이저 어브레이션, 솔-겔법, 유기금속 퇴적법, 화학증착등의 박막을 퇴적하기 위한 공지된 임의의 물리적 또는 화학적 프로세스, 또는 이들 프로세스의 임의의 다른 변형 프로세스에 의해 퇴적될 수 있다.
유전체 재료(13)는 막에 양호한 균일성과 화학량론비를 제공할 수 있는 임의의 실시가능한 박막 퇴적 기술에 의해 하부전극(12)의 상부에 퇴적된다. 유전체 재료는 Mn, Co, Mg, Cr, Ga 및 Fe 이온등의 억셉터형 도판트로 도프된 BaxSrl-xTiO3, 0<x<1, (BST)의 개조된 조성물이다. 유전체 재료는 [(Bal-xMx)O]yTiO2(M은 Ca, Sr 또는 Mg이고, y의 값은 1보다 약간 크다)의 조성물을 포함하는 알칼리 토류(土類) 이온을 갖는 개조된 유전체 조성물이다. 더 구체적인 예는 (AxA'1.01-x)(ByB'l-y)O3을 포함하는 이하의 페로브스카이트 티탄산염 조성물중 하나이며, 여기서 A는 Ba이고;A'는 Sr, Ca 또는 Mg이고; B는 Ti이고; B'는 Zr이며; 0<x<1 및 0<y<1이다. B에 대한 A의 화학량론비는 1보다 크고, 상기 조성물에는 1-10atm%의 Ho 또는 Nb가 Ho2O3또는 Nb2O5로서 도프되어 있다.
이들 재료는 스퍼터링, 증착, 레이저 어브레이션, 솔-겔법, 유기금속 퇴적법, 화학증착 등의 박막을 퇴적하는 공지된 임의의 물리적 또는 화학적 프로세스, 또는 이들 프로세스의 임의의 다른 변형 프로세스에 의해 퇴적될 수 있다. 상부전극(14)은 하부전극(12)과 같은 재료 또는 다른 산화 금속/금속 다층 재료로 퇴적될 수 있다. 예컨대, 층(14)은 Rh, Ir, Ru, Os, Pt, Re 또는 이들 금속중 하나 또는 그 이상의 합금으로 될 수 있다. 또한, 층(14)은 스퍼터링, 증착, 레이저 어브레이션, 솔-겔법, 유기금속 퇴적법, 화학 증착 등의 박막을 퇴적하는 공지된 임의의 물리적 또는 화학적 프로세스, 또는 이들 프로세스의 임의의 다른 변형 프로세스에 의해 퇴적될 수 있다.
유전체 재료로서 (Ba0.4Sr0.61)(Ti0.98Zr0.02)O3를, 기판으로서 SiO2를 1OOnm 코팅한 Si(1OO)를, (상부 및 하부)전극 재료로서 Pt를, 그리고 접착층으로서 Ti를 이용한 본 발명의 실시예를 테스트 수단으로서 사용하였다. 접착층 및 Pt 하부전극을 스퍼터링 프로세스에 의해 인사이투(in-site)에 퇴적하였다. 스퍼터링 프로세스는 대응하는 금속 타겟을 이용하여 300℃의 기판 온도로 RF 스퍼터링 체임버에서 실행되었다. RF 전력을 50W로 유지하고, 전체 가스 압력을 5 mTorr로 유지하였다. 중간층을 30nm의 두께로 퇴적하고, 전극층의 두께는 300nm으로 하였다. SiO2산화층을웨트 O2분위기에서 950℃의 온도로 열산화함에 의해 p형 Si(1OO)기판의 상부에 1OOnm의 두께로 성장시켰다. 이들 백금피막된 기판 상부의 유전체막의 퇴적은 레이저 어브레이션에 의해 행하여졌다. 최근에는, 다성분의 유전체 박막 퇴적을 위한 펄스 레이저 어브레이션 기술에 관심이 집중되고 있다. 이 기술은 다성분의 고온 초전도 산화 박막을 인사이투에 성공적으로 퇴적하도록 사용되므로 특히 주목받게 되었다. 이 기술에 의해 다성분의 조성 및 복합 산화물의 위상 제어, 박막의 인사이투의 에피택시얼 성장, 반도체 기술과의 적합성 및 폭넓은 압력하에서의 다양한 재료의 퇴적 능력의 장점이 제공된다.
KrF 방사선(248 nm)을 이용한 '램브다 피직(Lambda Physik) LPX 300' 엑시머 레이저를 50cm의 UV 그레이드 평볼록 렌즈로써, 출발재료((Ba0.4Sr0.61)(Ti0.98Zr0.02)O3)의 회전하는 타겟에 집중시켰다. 입사광의 에너지는 600 mJ/pulse이고, 레이저는 10Hz의 주파수로 조작되었다. 광선을 45°의 각도로 타겟에 입사시키고, 타겟을 10∼13 rpm의 속도로 회전시켰다. 타겟은 볼밀링에 의해 화학량론비의 BaCO3, SrCO3, TiO2및 ZrO2분말을 혼합하고, 계속해서 혼합한 분말을 100O℃에서 하소(??燒)하고, 하소한 분말을 1000Opsi에서 원형 다이로 압착하여 압착한 펠릿을 용광로 내에서 주위 조건으로 1시간동안 110O℃로 소결함으로써 처리되었다. 가열 활성화 실버 페인트를 사용하여 Si/SiO2/Ti/Pt의 기판을 가열된 스테인리스강의 블록상에 장착하여 타겟과 4∼5 cm의 거리를 두고 평행하게 배치하였다. 기판 홀더도 회전시켜 웨이퍼 표면에 걸쳐 균일하게 퇴적시켰다. 상기 퇴적은200 mTorr의 산소 분위기하에서 700℃의 기판 온도로 실시되었다. 유전체막을 300nm의 두께로 퇴적하였다. 그후, RF 스퍼터링에 의해 쉐도우 마스크를 통해 시료상에 Pt(300nm)로 된 상부전극을 스퍼터 퇴적시켜 디바이스 구조를 완성하였다. 스퍼터링 프로세스는 Pt(직경 2인치, 두께 0.125인치)를 타겟으로서 이용하여 RF 스퍼터링 체임버내에서 실온으로 다시 한번 행하여졌다. RF의 전력을 50W로 유지하고, 전체 가스 압력(Ar)을 5 mTorr에 유지하였다. 상부전극의 스퍼터링 프로세스는 면적 2.1×1O-4cm2의 원형 홀을 갖는 스테인리스강제의 콘택트 쉐도우 마스크를 통해 행하여졌다.
퇴적된 시료에 대한 엑스선 회절 조사에 의하면 단상의 개조된 티탄산 바륨 스트론티움이 그 퇴적온도에서 나타나게 되었다. 실제로, 막이 400∼700℃ 사이의 온도 범위로 퇴적되는 본 발명의 다른 실시예에서는, 32°에서 2θ 피크로 나타내진 바와같이 500℃ 정도의 낮은 온도로 결정상 형성이 관찰됨을 알았다. 표면(엑스선 광전자 분광법을 사용) 및 밀도의 조성조사(파장 분산 엑스선 분석을 사용)에 의하면, 막의 조성이 원하는 조성에 대단히 가까운 것이 나타나며 원하는 조성이란 어브레이션 타겟의 전원소가 원하는 화학량론비로 퇴적된 막에 포함되어 있는 것을 의미한다. 퇴적된 상태의 시료의 유전율을 'HP4192A' 임피던스 분석기를 이용하여 주파수의 함수로서 측정하였다. 700℃에서 300 nm의 두께로 퇴적된 막은 10 kHz∼1 MHz 사이의 주파수 범위 및 실제 디바이스에 있어서의 통상의 동작 주파수 범위인 제로 바이어스에서, 400의 유전율을 나타내었다. 그 후, 퇴적된 상태로의테스트 커패시터의 리크 전류 특성을, '케이슬리 610' 전류계를 이용하여 테스트하였다. 전압을 1V씩 증가시키면서 커패시터에 인가하여, 해당하는 전류응답을 측정하였다. 퇴적된 상태의 시료에 대한 측정후, 석영 튜브 화로내에서 H2플로우라는 극단적인 분위기하에서 500℃의 온도로 3시간동안 어닐링하였다. 그 후, 유전체 거동 및 전류-전압 특성에 대해서 어닐링한 시료를 다시 한번 테스트하였다. 결과를 비교하면, 5V까지는 퇴적된 상태의 시료와 어닐링한 시료 사이의 전류값의 차는 거의 없는 것을 알았다. 또한, 이들 리크 전류치 및 유전율은 DRAM에서의 실제의 디바이스의 동작에 필요한 값의 범위내에 충분한 값이다. 측정의 결과, 본 발명의 프로세스는 현존하는 H2환원문제를 티탄산 바륨 스트론티움 커패시터를 이용하여 극복하는데 성공적임을 명백하게 나타낸다.
본 발명을 특정한 실시예를 참조하여 기술하였지만, 그 설명은 한정적인 의미로 해석되지 않아야 한다. 개시된 실시예의 여러가지 개조 및 본 발명의 다른 실시예는 상기 설명을 참조하면 당업자에게는 당연할 것이다. 따라서, 첨부된 특허청구의 범위는 본 발명의 범위내에 있는 어떠한 개조 또는 실시예를 망라한다.

Claims (2)

  1. Co, Ga 및 Fe 이온과 이들의 조합으로 이루어지는 군에서 선택되는 억셉터형의 도판트로 도프된 BaxSr1-xTiO3, 0<x<1(BST)를 포함하는 환원분위기에 대해 안정성을 갖는 유전체 조성물.
  2. (Ba0.50Sr0.51)(Ti0.98Zr0.02)O3,(Ba0.40Sr0.61)(Ti0.98Zr0.02)O3및 (Ba0.60Sr0.41)(Ti0.98Zr0.02)O3로 이루어지는 군에서 선택된 조성물을 포함하며, 상기 조성물이 1∼10 atom% Ho로 도프되어 있는, 환원분위기에 대하여 안정성을 갖는 유전체 조성물.
KR1019990000527A 1998-05-28 1999-01-12 다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물 KR100310328B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/086,405 1998-05-28
US09/086,405 1998-05-28
US09/086,405 US6139780A (en) 1998-05-28 1998-05-28 Dynamic random access memories with dielectric compositions stable to reduction

Publications (2)

Publication Number Publication Date
KR19990087844A KR19990087844A (ko) 1999-12-27
KR100310328B1 true KR100310328B1 (ko) 2001-10-29

Family

ID=22198358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000527A KR100310328B1 (ko) 1998-05-28 1999-01-12 다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물

Country Status (4)

Country Link
US (1) US6139780A (ko)
EP (1) EP0960869A3 (ko)
JP (1) JP2000012792A (ko)
KR (1) KR100310328B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952029B1 (en) * 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6335302B1 (en) * 1999-01-14 2002-01-01 Tdk Corporation Dielectric composition and ceramic capacitor using the same
IL143649A0 (en) * 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
US6660414B1 (en) * 1999-04-26 2003-12-09 U.S. Department Of Energy Tungsten-doped thin film materials
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
KR100359055B1 (ko) * 2000-04-25 2002-11-07 한국과학기술연구원 박막형 슈퍼 캐패시터 및 그 제조방법
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR20020009332A (ko) * 2000-07-26 2002-02-01 주승기 강유전체 박막의 결정화 방법
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
US6599447B2 (en) * 2000-11-29 2003-07-29 Advanced Technology Materials, Inc. Zirconium-doped BST materials and MOCVD process forming same
US6613656B2 (en) * 2001-02-13 2003-09-02 Micron Technology, Inc. Sequential pulse deposition
KR20020079045A (ko) * 2001-04-12 2002-10-19 김상섭 누설전류 억제 구조의 메모리 소자
JP5087189B2 (ja) * 2001-08-02 2012-11-28 太陽誘電株式会社 誘電体積層薄膜及びそれを利用した電子部品
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
TWI223817B (en) * 2002-11-08 2004-11-11 Ind Tech Res Inst Dielectric material compositions with high dielectric constant and low dielectric loss
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
KR100781964B1 (ko) 2005-12-02 2007-12-06 한국과학기술연구원 내장형 커패시터 및 그 제조 방법
KR100799498B1 (ko) * 2006-09-15 2008-01-31 한국과학기술연구원 유전체 박막 및 이를 이용한 박막 트랜지스터
JP4314259B2 (ja) * 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
US20100202099A1 (en) * 2009-02-12 2010-08-12 Lite-On Capital Inc. Thin film capacitor
JP2012206890A (ja) * 2011-03-29 2012-10-25 Tdk Corp 半導体セラミックおよび積層型半導体セラミックコンデンサ
CN102241509A (zh) * 2011-05-26 2011-11-16 中国科学院上海硅酸盐研究所 一种制备钛酸锶钡纳米粉体的方法
CN108531873A (zh) * 2017-03-03 2018-09-14 南京理工大学 一种在SrTiO3衬底上制备高质量Fe81Ga19薄膜的方法
CN109721353A (zh) * 2019-03-15 2019-05-07 上海朗研光电科技有限公司 一种巨介电常数ccto基薄膜材料的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354165A (ja) * 1989-07-20 1991-03-08 Nkk Corp Ptc磁器組成物及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902102A (en) * 1974-04-01 1975-08-26 Sprague Electric Co Ceramic capacitor with base metal electrodes
JPS5324600A (en) * 1976-08-19 1978-03-07 Murata Manufacturing Co Nonnreducing dielectric ceramic composition
US4386985A (en) * 1980-06-30 1983-06-07 North American Philips Corporation Method of making ceramic dielectric for base metal electrode capacitors
FR2502383A1 (fr) * 1981-03-18 1982-09-24 Lcc Cice Cie Euro Composant El Compositions ceramiques dielectriques, condensateurs utilisant de telles compositions et procede de fabrication desdites compositions
WO1983003028A1 (en) * 1982-02-20 1983-09-01 Masujima, Sho Voltage sensitive current limiting element
JPS60131708A (ja) * 1983-12-19 1985-07-13 株式会社村田製作所 非還元性温度補償用誘電体磁器組成物
DE3563610D1 (de) * 1984-03-30 1988-08-11 Matsushita Electric Ind Co Ltd Voltage-dependent non-linear resistance ceramic composition
JPS61250905A (ja) * 1985-04-26 1986-11-08 ティーディーケイ株式会社 誘電体磁器組成物及びその製造法
EP0275053B1 (en) * 1987-01-13 1991-07-24 E.I. Du Pont De Nemours And Company Dielectric composition for use in multilayer ceramic capacitors
JPH01103803A (ja) * 1987-06-27 1989-04-20 Aisin Seiki Co Ltd 感温・感湿センサー素子およびその製造方法
US4900323A (en) * 1987-11-05 1990-02-13 Ocean Wash, Inc. Chemical and method for bleaching textiles
US5614252A (en) * 1988-12-27 1997-03-25 Symetrix Corporation Method of fabricating barium strontium titanate
US5445806A (en) * 1989-08-21 1995-08-29 Tayca Corporation Process for preparing fine powder of perovskite-type compound
US5624707A (en) * 1991-12-13 1997-04-29 Symetrix Corporation Method of forming ABO3 films with excess B-site modifiers
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US5314651A (en) * 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
DE69404189T2 (de) * 1993-03-31 1998-01-08 Texas Instruments Inc Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
US5453908A (en) * 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
WO1998014322A1 (en) * 1996-10-04 1998-04-09 Northwestern University Doped barium/strontium titanate thin films and method of doping

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354165A (ja) * 1989-07-20 1991-03-08 Nkk Corp Ptc磁器組成物及びその製造方法

Also Published As

Publication number Publication date
EP0960869A3 (en) 2001-10-17
KR19990087844A (ko) 1999-12-27
US6139780A (en) 2000-10-31
JP2000012792A (ja) 2000-01-14
EP0960869A2 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100310328B1 (ko) 다이나믹 랜덤 액세스 메모리에 이용되는 환원분위기에 대해 안정성을 갖는 유전체 조성물
Ezhilvalavan et al. Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs
US5790366A (en) High temperature electrode-barriers for ferroelectric and other capacitor structures
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
EP1212476B1 (en) Dielectric films and methods of forming same
JP2003517703A5 (ko)
Kim et al. High dielectric constant (Ba 0.65 Sr 0.35)(Ti 0.41 Zr 0.59) O 3 capacitors for Gbit-scale dynamic random access memory devices
Wang et al. Characteristics of SrTiO3 thin films deposited on Si by rf magnetron sputtering at various substrate temperatures
JP2002076292A (ja) 金属酸化物誘電体膜
Chung et al. Preparation of BST thin films on Pt electrode on Si wafer with down-flow LSMCVD reactor
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
Chae et al. Characterization of (Pb1-xLax) TiO3 thin films grown by radio-frequency magnetron sputtering and their electrical properties
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
Yoon et al. Electrical Properties of the Ta‐RuO2 Diffusion Barrier for High‐Density Memory Devices
Teng et al. Effect of TiN treated by rapid thermal annealing on properties of BST capacitors prepared by RF magnetron co-sputter system at low substrate temperature
Lee et al. The Structural and Electrical Properties of NiCr Alloy for the Bottom Electrode of High Dielectric (Ba, Sr) Ti O 3 (BST) Thin Films
Tirumala et al. Dependence of Ferroelectric Properties of SBT Based Capacitors on the Electrode Material
Kim et al. Electrical properties of SCT thin films prepared by RF magnetron sputtering
Kim et al. Microstructure and properties of SCT thin film by RF sputtering method
KR20020079045A (ko) 누설전류 억제 구조의 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120912

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130828

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 17