KR100288415B1 - 마이크로컴퓨터의 리세트 장치 및 리세트 방법 - Google Patents

Abstract

마이크로컴퓨터가 정상으로 동작하고 있는 동안에는, 마이크로컴퓨터의 리세트 장치내의 8 비트 타이머(카운터 회로)에, 마이크로컴퓨터가 리세트 펄스를 정기적으로 출력할 필요가 있다. 이것은, 8 비트 타이머가 오버플로우하여 마이크로컴퓨터의 리세트 신호를 출력하는 것을 방지하기 위함이다. 이 때문에, 마이크로컴퓨터의 처리 부담이 증대된다고 하는 과제가 있었다.

본 발명에 따르면, 링 오실레이터 발진 회로(11)로부터 발진된 펄스 신호를 카운트하는 카운터 회로(24)와, 마이크로컴퓨터의 클럭 신호에 의해 동작하고, 상기 펄스 신호의 에지를 검출하여, 카운터 회로의 리세트 신호를 출력하는 에지 검출 회로(17)를 갖는 마이크로컴퓨터의 리세트 장치가 제공된다. 클럭 신호가 정지하면, 에지 검출 회로의 동작이 정지하여 카운터 회로의 리세트 신호가 출력되지 않게 된다. 그 때문에, 카운터 회로의 카운터값은 리세트되지 않은채 오버플로우하여, 그 오버플로우 신호에 의해 마이크로컴퓨터를 리세트한다.

Description

마이크로컴퓨터의 리세트 장치 및 리세트 방법

본 발명은, 예를 들면 LAN에 접속되어 있는 다른 마이크로컴퓨터와 통신하는 기능을 갖는 마이크로컴퓨터에 관한 것으로, 특히 그 마이크로컴퓨터의 동작이 정지하였을 때, 그것을 리세트하는 마이크로컴퓨터의 리세트 장치 및 리세트 방법에 관한 것이다.

도 5는, 예를 들면 일본 특허 공개 평성 제 4-33117 호 공보에 개시된 종래의 마이크로컴퓨터의 리세트 장치를 나타내는 구성도로서, 도면에 있어서 (1)은 발진자, (2)는 발진자(1)와 접속되고, 마이크로컴퓨터(6)를 구동하는 클럭 신호를 생성하는 클럭 발생 회로, (3)은 일정한 주기로 펄스 신호를 발생하는 펄스 발생 회로, (4)는 펄스 발생 회로(3)로부터 출력된 펄스 신호를 입력하면 카운터값을 증분하는 한편, 마이크로컴퓨터(6)로부터 리세트 펄스가 출력되면 카운터값을 리세트하고, 카운터값이 소정값에 도달하면 오버플로우 신호를 출력하는 8 비트 타이머, (5)는 8 비트 타이머(4)로부터 오버플로우 신호가 출력되면 리세트 신호를 발생하는 리세트 신호 발생 회로, (6)은 클럭 신호에 동기하여 동작하고, 리세트 신호 발생 회로(5)로부터 리세트 신호가 출력되면 리세트되는 마이크로컴퓨터이다.

또한, 도 6은 복수의 마이크로컴퓨터(6)가 LAN에 접속된 상태를 나타내는 구성도로서, 도면에 있어서 (7)은 시리얼 버스이다.

다음에 동작에 대하여 설명한다.

복수의 마이크로컴퓨터(6)가 시리얼 버스(7)에 접속되어 있는 경우, 각 마이크로컴퓨터(6)가 통신 기능을 갖고 있으면, 다른 마이크로컴퓨터에 시리얼 버스(7)를 거쳐 데이터를 전송할 수 있다. 그러나, 어느 임의의 마이크로컴퓨터(6)에 있어서 데이터 전송중에 발진자(1)가 단선(disconnection)되는 등의 우발적인 사고가 발생하면, 그 마이크로컴퓨터(6)는 시리얼 버스(7)에 우성(dominant) 레벨의 신호(예컨대, H 레벨의 신호), 또는 열성(recessive) 레벨의 신호(예컨대, L 레벨의 신호)를 출력한 상태로 계속 정지되게 된다.

마이크로컴퓨터(6)가, L 레벨의 신호를 출력한 채로 정지한 경우에는, 다른 마이크로컴퓨터(6)에 대한 영향이 적어서, 다른 마이크로컴퓨터(6)는 그 이후에도 시리얼 버스(7)를 사용하여 데이터를 통신할 수 있지만, H 레벨의 신호를 출력한 채로 정지한 경우에는, 다른 마이크로컴퓨터(6)가 시리얼 버스(7)에 L 레벨의 신호를 출력하더라도 시리얼 버스(7)의 신호 레벨은 L 레벨로 천이하지 않기 때문에, 그 이후의 통신이 불가능하게 된다.

따라서, 이러한 사고가 발생한 경우에는, 마이크로컴퓨터(6)를 리세트하여, H 레벨의 신호를 시리얼 버스(7)에 계속 출력하는 상태를 해제시킬 필요가 있다. 그래서, 종래의 마이크로컴퓨터의 리세트 장치에 있어서는, 이러한 사고가 발생한 경우, 이하에 나타내는 바와 같이 하여 마이크로컴퓨터(6)를 리세트하도록 하고 있다.

우선, 발진자(1)가 단선되는 등의 사고가 발생하지 않은 통상시에 있어서, 마이크로컴퓨터(6)는 클럭 발생 회로(2)로부터 출력되는 클럭 신호에 동기하여 동작할 수 있기 때문에, 정기적으로 리세트 펄스를 8 비트 타이머(4)에 출력한다. 이에 따라, 8 비트 타이머(4)의 카운트값이 정기적으로 리세트되어, 8 비트 타이머(4)로부터 오버플로우 신호가 출력되는 일이 없기 때문에, 리세트 신호 발생 회로(5)로부터 마이크로컴퓨터(6)에 리세트 신호가 출력되는 일은 없다.

그러나, 발진자(1)가 단선되는 등의 사고가 발생한 경우에는, 클럭 발생 회로(2)로부터 클럭 신호가 마이크로컴퓨터(6)에 공급되지 않기 때문에, 마이크로컴퓨터(6)의 동작이 정지하여, 리세트 펄스를 8 비트 타이머(4)로 출력할 수가 없게 된다. 이 결과, 8 비트 타이머(4)는 펄스 발생 회로(3)로부터 출력되는 펄스 신호를 수신해 오버플로우하여, 오버플로우 신호를 리세트 발생 회로(5)로 출력한다. 리세트 신호 발생 회로(5)는 8 비트 타이머(4)로부터 오버플로우 신호를 수신하면, 리세트 신호를 마이크로컴퓨터(6)로 출력하기 때문에, 마이크로컴퓨터(6)가 리세트되게 된다. 이에 따라, H 레벨의 신호를 시리얼 버스(7)에 계속 출력하는 상태가 해제된다.

종래의 마이크로컴퓨터 리세트 장치는 이상과 같이 구성되어 있기 때문에, 발진자(1)가 단선되는 등의 사고가 발생하여 마이크로컴퓨터(6)의 동작이 정지된 경우, 마이크로컴퓨터(6)를 리세트할 수 있다. 그러나, 마이크로컴퓨터(6)가 정상으로 동작하고 있는 동안에는, 리세트 펄스를 정기적으로 8 비트 타이머(4)에 출력할 필요가 있어, 마이크로컴퓨터(6)의 처리 부담이 증대된다는 등의 문제가 있었다.

또한, 마이크로컴퓨터(6)의 처리 내용에 따라서는, 마이크로컴퓨터(6)가 정상으로 동작하고 있더라도, 8 비트 타이머(4)의 카운트값이 오버플로우하기 전에 발진자(1)가 정지하는 경우가 있다. 그런데, 그 정지시의 신호 레벨과 타이밍에 따라서는, 마이크로컴퓨터(6)가 리세트 펄스를 계속 출력하기 때문에, 리세트 신호 발생 회로(5)로부터 리세트 신호를 출력할 수 없게 된다고 하는 문제도 있었다.

또한, 마이크로컴퓨터(6)로부터의 리세트 펄스에 의해 처리하기 때문에, 발진자(1)의 정지를 검출한 후, 신속한 사후 처리가 불가능하다고 하는 문제도 있었다.

본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위하여 이루어진 것으로, 마이크로컴퓨터의 동작이 정지했을 때에 그 처리 부담을 증대시키는 일 없이, 마이크로컴퓨터를 리세트할 수 있는 마이크로컴퓨터의 리세트 장치 및 리세트 방법을 얻는 것이다.

도 1은 본 발명의 실시예 1에 의한 마이크로컴퓨터의 리세트 장치를 나타내는 구성도,

도 2는 마이크로컴퓨터가 LAN에 접속된 상태를 나타내는 구성도,

도 3은 본 발명의 실시예 1에 의한 마이크로컴퓨터의 리세트 방법을 나타내는 플로우차트,

도 4a 및 도 4b는 각종 신호의 파형을 나타내는 신호 파형도로서, 도 4a는 외부 발진 신호가 정상으로 출력되고 있을 때의 파형도, 도 4b는 외부 발진 신호가 정지했을 때의 파형도.

도 5는 종래의 마이크로컴퓨터의 리세트 장치를 나타내는 구성도,

도 6은 복수의 마이크로컴퓨터가 LAN에 접속된 상태를 나타내는 구성도.

도면의 주요 부분에 대한 부호의 설명

11 : 링 오실레이터 발진 회로(펄스 발진 수단)

12 : 레지스터

17 : 에지 검출 회로(에지 검출 수단)

18, 19, 20 : 하프 래치

24 : 2 비트 카운터 회로(카운트 수단)

25 : 내부 리세트 신호 발생 회로(리세트 수단)

27 : AND 회로(리세트 수단)

본 발명에 따르면, 첫째, 클럭 신호에 의해 구동되는 마이크로컴퓨터를 리세트하는 마이크로컴퓨터의 리세트 장치에 있어서, 펄스 신호를 발진하는 펄스 발진 수단과, 상기 펄스 발진 수단으로부터 발진된 펄스 신호의 펄스를 카운트하여 카운터값이 소정값에 도달할 경우 오버플로우 신호를 출력하는 카운트 수단과, 상기 클럭 신호에 의해 구동되고, 상기 펄스 발진 수단으로부터 발진된 펄스 신호의 상승 에지 및 하강 에지 중 적어도 한쪽을 검출하여, 해당 에지 검출시에 상기 카운트 수단의 리세트 신호를 출력하는 한편, 상기 클럭 신호가 정지했을 때에는, 상기 에지의 검출을 정지하는 에지 검출 수단과, 상기 카운트 수단으로부터 오버플로우 신호가 출력되면, 마이크로컴퓨터를 리세트하는 리세트 수단을 구비한 마이크로컴퓨터의 리세트 장치가 제공된다.

여기서, 상기 마이크로컴퓨터는 통신 회선을 거쳐서 다른 마이크로컴퓨터와 접속되어 있어도 무방하다.

상기 펄스 발진 수단은, 그 동작을 허가할 것인지의 여부를 설정하는 레지스터를 구비하여도 무방하다.

상기 펄스 발진 수단은, 마이크로컴퓨터의 명령에 의해 클럭 신호가 정지된 경우, 펄스 신호의 발진을 정지하여도 무방하다.

상기 펄스 발진 수단은, 발진하는 펄스 신호의 주기를 변경하는 수단을 구비하여도 무방하다.

상기 에지 검출 수단은, 종속(縱續) 접속된 복수의 하프 래치를 구비하여도 무방하다.

상기 리세트 수단은, 외부로부터 리세트 신호가 입력된 경우, 오버플로우 신호의 출력 유무에 관계없이, 마이크로컴퓨터를 리세트하여도 무방하다.

본 발명에 따르면, 둘째, 클럭 신호에 의해 구동되는 마이크로컴퓨터를 리세트하는 마이크로컴퓨터의 리세트 방법에 있어서, 펄스 발진기로부터 발진된 펄스를 카운트하여, 카운터값이 소정값에 도달하면 오버플로우 신호를 출력하는 단계와, 상기 클럭 신호에 동기하여 동작하고, 펄스 신호의 상승 에지 및 하강 에지 중 적어도 한쪽을 검출하는 단계와, 상기 클럭 신호가 정지했을 때에는, 상기 에지의 검출을 정지하는 단계와, 상기 에지 검출시에 상기 카운터값을 리세트하는 단계와, 상기 오버플로우 신호가 출력되면, 마이크로컴퓨터를 리세트하는 단계를 구비한 것을 특징으로 하는 마이크로컴퓨터의 리세트 방법이 제공된다.

발명의 실시예

이하, 본 발명의 실시 일례를 설명한다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

(실시예 1)

도 1은 본 발명의 실시예 1에 의한 마이크로컴퓨터의 리세트 장치를 나타내는 구성도로서, 도면에 있어서 (11)은 일정한 주기로 2 비트 카운터 클럭 신호 CK(펄스 신호)를 발진하는 링 오실레이터 발진 회로, (12)는 링 오실레이터 발진 회로(11)의 동작을 허가할 것인지의 여부를 설정하는 레지스터, (13)은 AND 회로, (14, 15)는 2 비트 카운터 클럭 신호 CK를 발진할 때까지의 중계(relay) 시간을 생성하는 인버터, (16)은 링 오실레이터 발진 회로(11)의 동작을 허가하는 내용을 나타내는 데이터가 레지스터(12)에 설정되면, 일정한 주기로 2 비트 카운터 클럭 신호 CK를 출력하는 분주 회로이다.

또한, (17)은 마이크로컴퓨터를 구동하는 외부 발진 신호 Xin(클럭 신호)에 동기하여 동작하고, 링 오실레이터 발진 회로(11)로부터 발진된 2 비트 카운터 클럭 신호 CK의 상승 에지를 검출하여, 2 비트 카운터 리세트 신호 CR을 출력하는 에지 검출 회로, (18, 19, 20)은 종속 접속된 하프 래치, (21)은 한쪽 입력 단자가 하프 래치(19)의 QC 단자와 접속되고, 다른쪽 입력 단자가 하프 래치(20)의 Q 단자와 접속된 OR 회로, (22)는 한쪽 입력 단자가 OR 회로(21)의 출력 단자와 접속되고, 다른쪽 입력 단자가 외부 리세트 신호 ER의 입력 단자(29)와 접속된 AND 회로, (23)은 외부 리세트 신호 ER이 입력되면 하프 래치(18, 19, 20)를 리세트하는 AND 회로이다. 또한, 외부 리세트 신호 ER은, 통상은 하이 레벨이고, 리세트시 로우 레벨로 되는 신호이다.

또한, (24)는 링 오실레이터 발진 회로(11)로부터 발진된 2 비트 카운터 클럭 신호 CK를 입력하면 카운터값을 증분시키는 한편, 에지 검출 회로(17)로부터 2 비트 카운터 리세트 신호 CR이 출력되면 카운터값을 리세트하고, 카운터값이 3으로 되면 오버플로우 신호 Ovf를 출력하는 2 비트 카운터 회로, (25)는 2 비트 카운터 회로(24)로부터 오버플로우 신호 Ovf가 출력되면, 내부 리세트 신호 IR을 출력하는 내부 리세트 신호 발생 회로, (26)은 플립플롭, (27)은 플립플롭(26)의 QC 단자로부터의 신호 또는 외부 리세트 신호 ER이 입력되면, 내부 리세트 신호 IR을 출력하여 마이크로컴퓨터를 리세트하는 AND 회로, (28)은 외부 발진 신호 Xin을 입력하는 입력 단자, (29)는 외부 리세트 신호 ER의 입력 단자이다. 또, (50)은 분주 회로(16)의 분주비를 변경하기 위한 분주비 설정기인데, 이것에 대해서는 실시예 4에서 설명하기로 한다.

도 2는 마이크로컴퓨터가 LAN에 접속된 상태를 나타내는 구성도로서, 도면에 있어서 (31)은 마이크로컴퓨터, (32)는 외부 발진 신호 Xin으로부터 시스템 클럭을 생성하는 클럭 발생 회로, (33)은 링 오실레이터 발진 회로(11), 에지 검출 회로(17) 및 2 비트 카운터 회로(24)로 구성된 발진 정지 검출 회로, (25)는 상술한 플립플롭(26) 및 AND 회로(27)로 구성된 내부 리세트 신호 발생 회로, (35)는 시스템 클럭에 동기하여 데이터를 송수신하는 통신 제어 회로, (36)은 입출력 포트, (37)은 송수신 드라이버, (38)은 시리얼 버스이다.

다음에, 본 실시예 1에 의한 마이크로컴퓨터의 리세트 방법을 도시한 도 3의 플로우차트를 참조하여, 실시예 1의 동작을 설명한다.

우선, 링 오실레이터 발진 회로(11)의 레지스터(12)에, 링 오실레이터 발진 회로(11)의 동작을 허가하는 내용을 나타내는 데이터(예컨대, "1")가 설정되고, 또한 외부 발진 신호 Xin을 발진하는 발진자가 단선되는 등의 사고가 발생하지 않은 통상시의 동작을 설명한다. 2 비트 카운터 회로(24)는, 링 오실레이터 발진 회로(11)로부터 발진된 2 비트 카운터 클럭 신호 CK가 입력될 때마다, 카운터값을 증분시킨다(단계 ST1, ST2, ST4). 한편, 에지 검출 회로(17)에 있어서의 하프 래치(18, 19, 20)는, 그들의 C 단자에 외부 발진 신호 Xin이 일정한 주기로 입력되기 때문에, 외부 발진 신호 Xin에 동기하여 동작한다(도 4a를 참조). 또, 외부 발진 신호 Xin의 주파수는 2 비트 카운터 클럭 신호 CK의 주파수의 2배 이상이다.

이에 따라, 링 오실레이터 발진 회로(11)로부터 출력되는 2 비트 카운터 클럭 신호 CK의 각 상승 에지로부터 두번째 외부 발진 신호 Xin 상승 에지에서, 하프 래치(20)의 Q 단자의 신호 레벨과 하프 래치(19)의 QC 단자의 신호 레벨 양쪽이 L 레벨로 되기 때문에, AND 회로(22)로부터 2 비트 카운터 리세트 신호 CR(L 레벨의 신호)이 출력된다(단계 ST1, ST2, ST3). 또한, 상술한 바와 같이 외부 리세트 신호 ER이 입력되어 있지 않을 때, 입력 단자(29)와 접속된 AND 회로(22)의 입력 단자의 신호 레벨은 H 레벨로 유지되어 있다.

이렇게 하여, 2 비트 카운터 회로(24)는, 도 4a에 도시하는 바와 같이 2 비트 카운터 클럭 신호 CK를 입력할 때마다 증분되어 "1" 의 값으로 되지만(단계 ST1, ST2, ST4), 에지 검출 회로(17)의 AND 회로(22)로부터 2 비트 카운터 리세트 신호 CR을 수신했을 때 리세트되어 "0"의 값으로 된다(단계 ST1, ST2, ST3).

이에 따라, 발진자가 단선되는 등의 사고가 발생하지 않은 통상시에 있어서는 2 비트 카운터 회로(24)로부터 오버플로우 신호 Ovf가 출력되지 않기 때문에, 플립플롭(26)으로부터 리세트 신호가 출력되지 않아, AND 회로(27)로부터 내부 리세트 신호 IR이 출력되는 일은 없다.

다음에, 링 오실레이터 발진 회로(11)의 레지스터(12)에, 링 오실레이터 발진 회로(11)의 동작을 허가하는 내용을 나타내는 데이터(예컨대, "1")가 설정되고, 또한 외부 발진 신호 Xin을 발진하는 발진자가 단선되는 등의 사고가 발생하여 외부 발진 신호 Xin이 정지된 장해시의 동작을 설명한다. 2 비트 카운터 회로(24)는, 상술한 통상시와 마찬가지로, 링 오실레이터 발진 회로(11)로부터 발진된 2 비트 카운터 클럭 신호 CK를 입력할 때마다, 카운터값을 증분시킨다(단계 ST1, ST2, ST4).

그러나, 외부 발진 신호 Xin이 정지한 경우에는, 에지 검출 회로(17)에 있어서의 하프 래치(18, 19, 20)의 C 단자에 외부 발진 신호 Xin이 입력되지 않기 때문에, 하프 래치(18, 19, 20)는 그 동작을 정지한다. 이 때문에, 에지 검출 회로(17)의 AND 회로(22)로부터는 2 비트 카운터 리세트 신호 CR이 출력되지 않아, 2 비트 카운터 회로(24)의 리세트 단자의 신호 레벨이 H 레벨로 유지된다.

따라서, 2 비트 카운터 회로(24)는, 도 4b에 도시하는 바와 같이 리세트되는 일 없이 계속 카운트하여, 2 비트 카운터 클럭 신호 CK를 입력할 때마다 증분된다. 그리고, 카운터값이 "3"으로 되면 오버플로우하여, 오버플로우 신호 Ovf를 출력한다(단계 ST5, ST6). 이와 같이, 발진자가 단선되는 등의 사고가 발생하여 외부 발진 신호 Xin이 정지한 경우에는, 2 비트 카운터 회로(24)로부터 오버플로우 신호 Ovf가 출력되어, 내부 리세트 신호 발생 회로(25)로부터 내부 리세트 신호 IR이 출력된다.

그 결과, 마이크로컴퓨터(31)의 통신 제어 회로(35) 및 입출력 포트(36)가 리세트되어(단계 ST7), H 레벨의 신호를 시리얼 버스(38)로 계속하여 출력하는 상태가 해제된다.

또, AND 회로(27)는, 외부 리세트 신호 ER이 입력된 경우, 플립플롭(26)으로부터 리세트 신호가 출력되지 않더라도, 내부 리세트 신호 IR을 출력하기 때문에, 필요에 따라서 마이크로컴퓨터를 강제적으로 리세트할 수 있다.

또한, 본 실시예 1에서는, 레지스터(12)에, 링 오실레이터 발진 회로(11)의 동작을 허가하는 내용을 나타내는 데이터(예컨대, "1")가 설정된 것에 대하여 나타내었지만, 그 동작을 금지하는 내용을 나타내는 데이터(예컨대, "0")가 설정된 경우에는 링 오실레이터 발진 회로(11)로부터 2 비트 카운터 클럭 신호 CK가 출력되지 않기 때문에, 소비 전류를 억제할 수 있다.

이상에서 명백한 바와 같이, 본 실시예 1에 따르면, 링 오실레이터 발진 회로(11)로부터 출력되는 2 비트 카운터 클럭 신호 CK를 카운트함과 동시에, 에지 검출 회로(17)로부터 2 비트 카운터 리세트 신호 CR이 출력되면 카운터값을 리세트하고, 카운터값이 리세트되지 않고서 "3"으로 되면 오버플로우 신호 Ovf를 출력하도록 구성하였기 때문에, 마이크로컴퓨터(31)의 동작이 정지했을 때, 마이크로컴퓨터(31)의 처리 부담을 증대시키는 일 없이 리세트할 수 있는 효과를 나타낸다.

또한, 본 실시예 1에서는, 복수의 하프 래치(18∼20)를 종속 접속하여 에지 검출 회로(17)를 구성하였기 때문에, 링 오실레이터 발진 회로(11)로부터 발진되는 2 비트 카운터 클럭 신호 CK와 마이크로컴퓨터를 구동하는 클럭 신호가 동시에, L 레벨로부터 H 레벨, 또는 H 레벨로부터 L 레벨로 천이했을 때 발생할 수 있는 준(準) 안정 상태(metastable)를 피할 수 있다. 그 결과, 에지 검출 회로(17)가 오동작하는 일 없이, 2 비트 카운터 클럭 신호 CK의 상승 에지 또는 하강 에지를 검출할 수 있는 효과가 있다.

(실시예 2)

상기 실시예 1에서는, 에지 검출 회로(17)가 2 비트 카운터 클럭 신호 CK의 상승 에지를 검출하는 것에 대하여 나타내었지만, 그 하강 에지를 검출하도록 하여도 무방하며, 상기 실시예 1과 마찬가지의 효과를 얻을 수 있다.

(실시예 3)

상기 실시예 1 및 실시예 2에서는, 레지스터(12)를 마련하고, 그것에 의해 링 오실레이터 발진 회로(11)의 동작을 허가할 것인지의 여부를 설정하였다. 그러나, 레지스터(12)를 사용하지 않더라도, 링 오실레이터 발진 회로(11)의 동작을 정지시키는 것은 가능하다. 예를 들면, 외부 발진 신호 Xin을, 마이크로컴퓨터의 명령에 의해 정지할 수 있는 경우에는, 그것에 의해 2 비트 카운트 클럭 신호 CK의 발진을 정지시키도록 하여도 좋다.

이에 따라, 예를 들면 마이크로컴퓨터가 외부 발진 신호 Xin을 정지하여, 마이크로컴퓨터의 동작을 정상으로 정지시키는 경우와 같이, 마이크로컴퓨터의 동작을 감시할 필요가 없는 경우에는, 링 오실레이터 발진 회로(11)로부터 2 비트 카운터 클럭 신호 CK가 출력되지 않아, 소비 전류를 억제할 수 있다.

(실시예 4)

상기 실시예 1 내지 실시예 3에서는, 2 비트 카운터 클럭 신호 CK의 주기를 고정시키고 있는 것에 대하여 나타내었지만, 예를 들어 분주 회로(16)의 분주비를 변경하는 분주비 설정기(50)(도 1 참조)를 마련하여, 2 비트 카운터 클럭 신호 CK의 주기를 필요에 따라서 변경하도록 하여도 좋다.

이에 따라, 마이크로컴퓨터의 처리 내용이나 LAN의 시스템 구성 등에 따라서, 마이크로컴퓨터가 정지하고나서 리세트할 때까지의 시간을 적절히 변경할 수 있는 효과를 얻을 수 있다.

이상과 같이, 본 발명에 따르면, 펄스 발진 수단으로부터 출력된 펄스 신호를 카운트함과 동시에, 마이크로컴퓨터를 구동하는 외부 발진 신호(클럭 신호)에 의해 동작하는 에지 검출 수단이 펄스 신호의 상승 또는 하강 에지를 검출하면 카운터값을 리세트하고, 카운터값이 리세트되지 않고서 소정값에 도달하면 오버플로우 신호를 출력하도록 구성하였기 때문에, 마이크로컴퓨터의 동작이 정지했을 때에 마이크로컴퓨터의 처리 부담을 증대시키는 일 없이 리세트할 수 있는 효과가 있다.

본 발명에 따르면, 펄스 발진 수단의 동작을 허가할 것인지의 여부를 설정하는 레지스터를 마련하도록 구성하였기 때문에, 마이크로컴퓨터의 동작을 감시할 필요가 없는 경우에는 소비 전류를 억제할 수 있는 효과가 있다.

본 발명에 따르면, 마이크로컴퓨터의 명령에 의해 클럭 신호가 정지되는 경우, 펄스 신호의 발진을 정지하도록 구성하였기 때문에, 마이크로컴퓨터의 동작을 감시할 필요가 없는 경우에는 소비 전류를 억제할 수 있는 효과가 있다.

본 발명에 따르면, 펄스 발진 수단으로부터 발진되는 펄스 신호의 주기를 설정하는 설정 수단을 마련하였기 때문에, 마이크로컴퓨터가 정지하고나서 리세트할 때까지의 시간을, 필요에 따라서 적절히 변경할 수 있는 효과가 있다.

본 발명에 따르면, 복수의 하프 래치를 종속 접속하여 에지 검출 수단을 구성하였기 때문에, 펄스 발진 수단으로부터 발진되는 펄스 신호와 마이크로컴퓨터를 구동하는 클럭 신호가 동시에, L 레벨로부터 H 레벨, 또는 H 레벨로부터 L 레벨로 천이했을 때에 발생할 수 있는 준 안정 상태를 피할 수 있다. 그 결과, 에지 검출 수단이 오동작하는 일 없이, 그 펄스 신호의 상승 에지 또는 하강 에지를 검출할 수 있는 효과가 있다.

본 발명에 따르면, 외부로부터 리세트 신호가 입력된 경우, 오버플로우 신호의 출력 유무에 관계없이, 마이크로컴퓨터를 리세트하도록 구성하였기 때문에, 필요에 따라서, 마이크로컴퓨터를 강제적으로 리세트할 수 있는 효과가 있다.

본 발명에 따르면, 펄스 신호를 입력하면 카운터값을 증분시킴과 동시에, 이 펄스 신호의 상승 또는 하강 에지가 검출되면 카운터값을 리세트하고, 카운터값이 리세트되지 않고서 소정값에 도달하면 오버플로우 신호를 출력하도록 구성하였기 때문에, 마이크로컴퓨터의 동작이 정지했을 때에, 마이크로컴퓨터의 처리 부담을 증대시키는 일 없이 리세트할 수 있는 효과가 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (2)

1. 클럭 신호에 의해 구동되는 마이크로컴퓨터를 리세트하는 마이크로컴퓨터의 리세트 장치에 있어서,

   펄스 신호를 발진시키는 펄스 발진 수단과,

   상기 펄스 발진 수단으로부터 발진된 펄스 신호의 펄스를 카운트하여, 카운터값이 소정값에 도달하면 오버플로우 신호를 출력하는 카운트 수단과,

   상기 클럭 신호에 의해 구동되고, 상기 펄스 발진 수단으로부터 발진된 펄스 신호의 상승 에지 및 하강 에지 중 적어도 한쪽을 검출하여, 상기 에지 검출시에 상기 카운트 수단의 리세트 신호를 출력하는 한편, 상기 클럭 신호가 정지했을 때에는, 상기 에지의 검출을 정지하는 에지 검출 수단과,

   상기 카운트 수단으로부터 오버플로우 신호가 출력되면, 마이크로컴퓨터를 리세트하는 리세트 수단을 포함한 마이크로컴퓨터의 리세트 장치.
2. 클럭 신호에 의해 구동되는 마이크로컴퓨터를 리세트하는 마이크로컴퓨터의 리세트 방법에 있어서,

   펄스 발진기로부터 발진된 펄스 신호의 펄스를 카운트하여, 카운터값이 소정값에 도달하면 오버플로우 신호를 출력하는 단계와,

   상기 클럭 신호에 동기하여 동작하고, 펄스 신호의 상승 에지 및 하강 에지 중 적어도 한쪽을 검출하는 단계와,

   상기 클럭 신호가 정지했을 때에는, 상기 에지의 검출을 정지하는 단계와,

   상기 에지 검출시에 상기 카운터값을 리세트하는 단계와,

   상기 오버플로우 신호가 출력되면, 마이크로컴퓨터를 리세트하는 단계를 포함한 것을 특징으로 하는 마이크로컴퓨터의 리세트 방법.