KR100287210B1 - 지능형 반도체 기억장치 - Google Patents

Abstract

본 발명은 소정의 어드레스와 설정된 명령에 따라 입력데이타를 압축하여 기록하거나 압축.저장된 데이타를 신장하여 출력하며 능동적으로 상기 데이타들을 입출력할 수 있는 지능형 반도체 기억장치에 관한 것으로, 레지스터 어드레스와 명령을 입력하여 입출력명령과 압신명령으로 동작모드를 설정하는 명령제어기와 어드레스와 상기 데이타와 리드신호와 라이트신호를 입출력하는 입출력버퍼와 입출력명령과 상기 압신명령에 따라 설정된 압축 및 신장 알고리즘을 수행하며 상기 데이타들을 상기 어드레스, 리드신호 및 라이트신호에 따라 기록하거나 독출하는 알고리즘수행기와 알고리즘수행기의 제어에 따라 데이타를 저장하는 주 메모리셀을 구비한다.

Description

지능형 반도체 기억장치

제1도는 종래의 반도체 기억장치를 도시한 블럭도이고,

제2도는 본 발명에 의한 지능형 반도체 기억장치를 도시한 블럭도이고,

제3a도는 본 발명에 의한 입출력명령의 자료구조를 도시한 구조도이고,

제3b도는 본 발명에 의한 압신명령의 자료구조를 도시한 구조도이고,

제3c도는 본 발명에 의한 압출력버퍼의 자료구조를 도시한 구조도이고,

제4도는 본 발명의 장치가 동작하는 흐름을 도시한 흐름도이다.

〈도면의 주요부분에 대한 부호의 설명〉

20 : 명령제어기 30 : 입출력버퍼

40 : 알고리즘 수행기 50 : 주메모리셀

본 발명은 반도체 기억장치에 관한 것으로, 특히 능동적으로 데이타를 입.출력하고, 데이타 저장 및 독출시에 압축 및 신장을 수행할 수 있는 지능형 반도체 기억장치에 관한 것이다.

종래의 반도체 기억장치는 단순히 기억장치를 사용하는 시스템의 지시에 의해 데이타를 기록하거나 독출하여 재생하였다. 이러한 종래의 반도체 기억장치는 대한민국 공개번호 93-14577호(공개일자 1993. 7. 23)로 공개된 바와 같이 제어회로와 열디코더부와 행디코더부 및 메모리셀 어레이로 구성되어 시스템의 제어에 따라 데이타를 저장하였다.

제1도는 종래의 반도체 기억장치를 개략적으로 도시한 블럭도이다. 종래의 반도체 기억장치는 외부의 제어장치(예를 들면, 마이컴등)로부터 명령을 입력하는 명령레지스터세트(10)과, 외부제어신호와 명령레지스터세트(10)의 출력에 따라 열(column)과 행(row)의 어드레스를 출력하여 메모리셀(18)을 제어하기 위한 제어회로(12)와, 제어회로(12)의 출력에 따라 행어드레스를 디코딩하여 처리하는 행처리부(16)와, 제어회로(12)의 출력에 따라 열어드레스를 디코딩하여 처리하고 데이타를 입출력하는 열 처리부(14)와, 메모리셀(18)로 구성된다. 또한 열처리부(14)는 열어드레스, 버퍼, 열 디코더, 데이타 레지스터 및 감지증폭기로 구성되고, 행처리부(16)는 행 디코더와 행 어드레스버퍼로 구성된다. 이와 같이 구성되는 종래의 반도체 기억장치는 독출에 있어서는 독출개시번지로부터 그 행의 최종 어드레스까지에 대한 데이타를 레지스터로 전송하고, 또한 다음 페이지의 최초로부터 최후까지의 어드레스에 대한 데이타를 데이타 레지스터로 전송하며, 이것을 반복하였다. 기록에 있어서는 페이지의 도중부터 기록하는 경우에는 기록데이타가 입력되지 않는 데이타 레지스터에 대해 데이타를 설정하여 기록을 행하였다. 페이지내의 제1소정의 열어드레스로부터 그 페이지의 최종 어드레스까지의 데이타를 연속된 페이지에 대해 독출함과 더불어 페이지내의 제2소정의 열어드레스로부터 그 페이지의 최종 어드레스까지의 데이타를 연속된 페이지에 대해 독출하는 것이 가능하였다. 이 때문에 데이타구조가 제1데이타와 제2데이타의 합의 형태로 되어있는 데이타 집합을 기억하는 경우에, 제1데이타와 제2데이타의 합의 형태로 되어있는 데이타 집합을 기억하는 경우에, 제1데이타와 제2데이타의 합의 데이타 집합을 연속하여 독출시킴과 더불어 제2데이타만의 집합을 연속하여 독출하는 것도 가능하게 되었다.

그러나 이와 같은 종래의 반도체 기억장치는 시스템의 효율을 향상시키는 효과가 있음에도 불구하고, 외부의 제어에 의해서만 데이타의 입출력이 가능하였고, 데이타를 기록시에 압축하는 기능이 없었다. 이에 따라 종래의 반도체 기억장치를 사용하기 위해서는 외부의 제어장치(예를 들면, 마이컴)가 필요하였고, 데이타를 그대로 저장하여 비효율적인 문제점이 있었다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 데이타를 능동적으로 입.출력하고, 사용자의 요구에 따라 정해진 알고리즘을 이용하여 데이타를 압축후 저장하거나 압축된 데이타를 역으로 복원하여 출력하는 기능을 가지고, 기록 및 독출하는 속도를 자유로이 조절할 수 있는 지능형 반도체 메모리장치를 제공하는데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는 소정의 어드레스와 설정된 명령에 따라 입력데이타를 압축하여 기록하거나 압축.저장된 데이타를 신장하여 출력하며 능동적으로 상기 데이타들을 입출력할 수 있는 지능형 반도체 기억장치에 있어서, 레지스터 어드레스와 명령을 입력하여 입출력명령과 압신명령으로 동작모드를 설정하는 명령제어기; 상기 어드레스와 상기 데이타와 리드신호와 라이트신호를 입출력하는 입출력버퍼; 상기 입출력명령과 상기 압신명령에 따라 설정된 압축 및 신장 알고리즘을 수행하며 상기 데이타들을 상기 어드레스, 리드신호 및 라이트신호에 따라 기록하거나 독출하는 알고리즘수행기; 및 상기 알고리즘수행기의 제어에 따라 데이타를 저장하는 주 메모리셀을 구비한 것을 특징으로 한다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

제2도는 본 발명에 의한 지능형 반도체 기억장치를 도시한 블럭도이다. 본 발명에 의한 지능형 반도체 기억장치는 레지스터 어드레스와 명령을 입력하여 입출력명령(INS1)과 압신명령(INS2)으로 동작모드를 설정하는 명령제어기(20)와, 어드레스(Add), 데이타(Data), 리드신호(RD) 및 라이트신호(WR)를 입출력하는 입출력버퍼(30)와, 입출력명령과 압신명령에 따라 설정된 압축 및 신장 알고리즘을 수행하며 데이타들을 어드레스, 리드신호 및 라이트신호에 따라 기록하거나 독출하는 알고리즘수행기(40)와, 알고리즘수행기(40)의 제어에 따라 데이타를 저장하는 주 메모리셀(50)을 구비한다. 또한, 명령제어기(20)는 레지스터 어드레스와 명령을 입력하여 상기 레지스터 어드레스에 따라 입출력명령과 압신명령을 출력하는 명령레지스터(22)와, 입출력명령(INS1)을 입력하여 입출력모드, 기능모드, 입력속도 및 출력속도를 설정하는 입출력 제어레지스터(24)와, 압신명령을 입력하여 압신모드 및 알고리즘 선택번호를 설정하는 압신 제어레지스터(26)를 포함하고, 알고리즘 수행기(40)는 운영프로그램(OS)과 복수의 압축 및 신장 알고리즘을 내장하는 알고리즘 메모리(44)와, 상기 설정된 동작모드에 따라 압축 및 신장 알고리즘중 하나를 수행하여 데이타를 입력하거나 출력하는 중앙처리장치(42)를 포함한다.

제2도에 있어서, 명령 레지스터(22)는 사용자의 요구에 따라 시스템으로부터 명령어와 레지스터 어드레스를 입력한다. 여기서, 레지스터 어드레스는 명령어가 저장될 레지스터를 구분하기 위한 것으로, 본 발명의 실시예에서는 '0,0'이면 입출력 제어레지스터(24)를 나타내고, '0,1'이면 압축.신장(이하 압신이라 한다)레지스터(26)를 나타낸다. 명령어는 입출력과 관련된 제어를 위한 입출력명령(INS1)과, 데이타의 압축을 제어하거나 압축.저장된 데이타를 원래의 데이타로 복원하는 신장을 제어하기 위한 압신명령(INS2)이 있다. 입출력명령(INS1)은 입력과 출력을 구분하기 위한 입출력모드 제어데이타(I/O)와, 본 발명의 장치를 단순히 데이타를 저장하는 일반 메모리로 사용할 것인가 아니면 압축과 신장을 수행하여 본 발명의 지능기능을 사용할 것인가를 결정하는 기능모드 제어데이타(FUC)와, 데이타의 입력속도를 제어하는 입력속도 제어데이타(IV)와, 데이타의 출력속도를 제어하는 출력속도 제어데이타(OV)로 이루어진다. 압신명령(INS2)은 압축인가 신장인가를 구분하기 위한 압신모드 제어데이타(C/E)와, 압축모드에서는 복수의 압축 알고리즘 중 어느 하나를 선택하고, 신장모드에서는 복수의 신장 알고리즘중 하나를 선택하기 위한 알고리즘 선택번호(ALG NO)로 이루어진다. 명령레지스터(22)는 레지스터 어드레스에 따라 상술한 입출력명령(INS1)은 입출력 제어레지스터(24)로 출력하고, 압신명령(INS2)은 압축신장 제어레지스터(26)로 출력한다.

본 발명의 장치가 외부의 시스템(미도시)의 제어에 따라 동작할 경우에, 데이타 입출력버퍼(30)는 본 발명의 장치를 사용하는 시스템(미도시)으로부터 어드레스와 데이타와 리드신호와 라이트신호를 입.출력한다. 즉, 시스템이 본 발명의 장치에 데이타를 저장하려고 하면, 입출력버퍼(30)는 시스템으로부터 어드레스와 입력데이타와 라이트신호를 입력하여 이를 알고리즘 수행기(40)에 전달하여 입력데이타를 주메모리셀(50)에 저장하도록 하고, 시스템이 데이타를 독출하려 하면, 입출력버퍼(30)는 시스템으로부터 어드레스와 리드신호를 입력하여 이를 알고리즘수행기(40)로 전달한다. 이때 알고리즘수행기(40)는 주메모리셀(50)에 기록된 데이타를 독출하여 입출력버퍼(30)로 출력하고, 입출력버퍼(30)는 이를 시스템으로 출력하여 시스템이 본 발명의 장치에 저장된 데이타를 독출할 수 있도록 한다.

또한, 본 발명의 장치가 단독하여 지능형으로 동작할 경우에는 중앙처리장치(42)는 알고리즘 메모리(44)에 내장된 제어프로그램에 따라 리드신호와 라이트신호를 직접 발생하여 데이타를 입출력한다. 따라서, 앞서 설명한 바와 같이 외부의 시스템으로부터 리드신호와 라이트신호를 입력할 필요가 없다.

중앙처리장치(42)는 입출력 제어레지스터(24)의 설정된 값에 따라 입출력을 제어하고, 압신 제어레지스터(26)의 설정된 값에 따라 데이타를 저장시에는 압축하고 독출시에는 신장한다. 이때 압신 제어레지스터(26)에 설정된 알고리즘 선택번호에 따라 알고리즘 메모리(44)에 저장된 복수의 압축 혹은 신장 알고리즘 중에서 하나를 선택하여 이 알고리즘을 수행한다. 따라서 데이타를 기록하기 위한 압축 알고리즘과 데이타를 독출하여 원래의 데이타로 복원하기 위한 신장 알고리즘은 매우 다양한 형태를 가질 수 있다. 또한 중앙처리장치(42)는 입출력버퍼(30)로부터 어드레스와 데이타와 라이트신호를 입력하면, 압신 제어레지스터(26)가 지정한 알고리즘으로 입력 데이타를 압축하여 주메모리셀(50)에 저장한다. 또한 중앙처리장치(42)는 입출력버퍼(30)로부터 어드레스와 리드신호를 입력하면, 압신 제어레지스터(26)가 지정한 알고리즘으로 주메모리셀(50)에 압축.저장된 데이타를 신장하여 원래의 데이타로 복원하고, 이를 입출력버퍼(30)로 출력한다. 이때 데이타의 입출력 속도는 입출력 레지스터(24)에서 설정된 속도에 따른다.

주 메모리셀(50)은 중앙처리장치(42)와 어드레스버스(Add), 데이타버스(Data), 제어신호선(cnt)을 통해 데이타를 주고 받으며, 입력된 데이타를 저장하고 있다. 만일, 입출력 제어레지스터(24)의 기능모드가 일반 메모리기능을 선택하면, 본 발명의 장치는 종래의 메모리와 같이 단순한 데이타 저장기능을 수행한다.

제3a도는 본 발명의 장치에 사용되는 레지스터 어드레스와 입출력명령의 자료구조를 도시한 구조도이다. 제3a도에 있어서, 레지스터 어드레스는 '0,0'으로 입출력 제어레지스터(24)를 가리키고 있는 것을 알 수 있다. 또한 입출력명령은 입력, 출력, 대기모드를 구분하기 위한 입출력모드 제어데이타(I/O)와, 본 발명의 장치를 단순히 데이타를 저장하는 일반 메모리로 사용할 것인가(일반 메모리기능) 아니면 압축과 신장을 하여 본 발명의 지능기능을 사용할 것인가(지능 메모리기능)를 결정하는 기능모드 제어데이타(FUC)와, 데이타의 입력속도를 제어하는 입력속도 제어데이타(IV)와, 데이타의 출력속도를 제어하는 출력속도 제어데이타(OV)로 이루어진다. 예를 들어, 입출력모드 제어데이타에 2비트를 할당하여 '0,0'이면 데이타 입력을 나타내고, '1,1'이면 데이타 출력을 나타내고, '0,1'이면 대기상태를 나타내도록 한다. 또한, 기능모드 제어데이타에도 2비트를 할당하여 '0,0'이면 일반 메모리기능을 나타내고, '1,1'이면 지능메모리기능을 나타내도록 한다. 입력속도와 출력속도에는 각각 4비트씩을 할당하여 최대 16종류의 입출력 속도를 가질 수 있도록 한다. 즉, '0,0,0,0'이면 8Kbps이고, '0,0,1'이면 10Kbps, '0,0,1,0'이면 16Kbps등으로 제어데이타에 속도를 대응시킬 수 있다.

제3b도는 본 발명의 장치에 사용되는 레지스터 어드레스와 압신명령의 자료구조를 도시한 구조도이다. 제3b도에 있어서, 레지스터 어드레스는 '0,1'로 압신 제어레지스터(26)를 지시하고 있다. 또한, 압신명령은 압축인가 신장인가 혹은 바이패스인가를 구분하기 위한 압신모드 제어데이타(C/E)와, 압축모드에서는 복수의 압축 알고리즘중 어느 하나를 선택하고, 신장모드에서는 복수의 신장 알고리즘중 하나를 선택하기 위한 알고리즘 선택번호(ALG NO)로 이루어진다. 예를 들어, 압신모드 제어데이타(C/E)에 3비트를 할당하여 '0,0,0'이면 바이패스모드로 하고, '0,1,0'이면 압축모드로하고, '1,0,0'이면 신장모드로 할 수 있다. 압신모드가 '0,0,0'이면 즉, 바이패스모드이면 알고리즘 선택번호(ALG NO)는 의미가 없고, '0,1,0'으로 압축모드이면 알고리즘 선택번호(ALG NO)는 압축 알고리즘의 선택번호를 나타내고, '1,0,0'으로 신장모드이면 알고리즘 선택번호(ALG NO)는 신장 알고리즘의 선택번호를 나타낸다.

제3c도는 본 발명의 장치에 사용되는 입출력버퍼의 자료구조를 도시한 구조도이다. 제3c도에 있어서, 입출력버퍼(30)는 어드레스(Add), 데이타(Data), 리드(RD), 라이트(RD)로 이루어진다. 여기서 데이타(Data)는 기록시에는 시스템으로부터 입력되고, 독출시에는 주메모리셀(50)로부터 입력된다.

제4도는 본 발명의 장치가 동작하는 흐름을 도시한 흐름도이다. 제4도에 있어서, 본 발명의 장치가 동작하는 것을 살펴보면, 단계'100'에서 명령 레지스터를 통해 입출력명령으로 입출력 제어레지스터를 설정한다. 즉, 레지스터 어드레스를 '0,0'으로 하여 입출력명령어로 입출력 제어레지스터를 설정한다. 이에 따라 입출력모드와, 기능모드와, 입력속도와, 출력속도가 설정된다. 단계'101'에서는 설정된 입출력 제어레지스터의 기능모드 비트가 지능모드인가를 판단한다. 단계'101'에서 지능모드가 아니면 일반 반도체 메모리기능으로 전환하여 본 발명의 장치를 단순한 기억장치로 사용하고 (단계102), 지능모드이면 압축.신장 제어레지스터를 설정한다(단계103). 즉, 레지스터 어드레스를 '0,1'로 하여 압신 제어레지스터에 압신명령을 저장한다. 이에 따라 압신 제어레지스터의 압신모드와 알고리즘 선택번호가 설정된다. 단계'104에서는 압신명령의 압신모드에 따라 각각 분기한다. 즉, 파이패스모드로 설정되었으면, 압축 및 신장을 수행하지 않고 데이타를 입출력하고(단계105), 신장모드이면 알고리즘 선택번호에 따라 신장 알고리즘을 선택하여 이를 수행하고(단계106), 압축모드이면 알고리즘 선택번호에 따라 압축 알고리즘을 선택하여 수행한다(단계107). 단계'108'에서는 입출력명령의 입출력모드를 판단하여 출력모드이면 출력어드레스를 선택하여(단계109) 이에 따라 데이타를 출력하고(단계110), 대기모드이면 대기상태에 있고(단계111), 입력모드이면 입력어드레스를 선택하여(단계112) 데이타를 입력한다(단계113). 이때 압신모드로 설정된 알고리즘을 수행하여 데이타 입력시에는 데이타를 압축하여 주 메모리셀에 저장하고, 데이타 출력시에는 주 메모리셀에 저장된 압축데이타를 신장하여 복원된 데이타를 시스템으로 출력한다.

이와 같은 본 발명의 장치는 기존의 반도체 기억장치가 이용되는 분야중 마이크로 컴퓨터의 도움없이 데이타를 기록하고 독출하려는 분야와, 대용량의 데이타를 기록하거나 독출하는 분야에 적용 가능하다. 또한, 본 발명의 장치는 중앙처리장치를 내장하여 데이타를 기록 및 독출하는 시스템의 회로구성을 간편하게 할 수 있고, 데이타 저장시에 압축하여 저장하므로써 방대한 량의 데이타를 효율적으로 저장할 수 있다. 이와 더불어 입출력 속도를 사용자가 임의로 설정할 수 있으므로, 시스템의 환경에 적합한 인터페이스가 가능하여 사용이 편리한 효과가 있다.

Claims (3)

1. 소정의 어드레스와 설정된 명령에 따라 입력데이타를 압축하여 기록하거나 압축.저장된 데이타를 신장하여 출력하며 능동적으로 상기 데이타들을 입출력할 수 있는 지능형 반도체 기억장치에 있어서, 레지스터 어드레스와 명령을 입력하여 입출력명령과 압신명령으로 동작모드를 설정하는 명령제어기; 상기 어드레스와 상기 데이타와 리드신호와 라이트신호를 입출력하는 입출력버퍼; 상기 입출력명령과 상기 압신명령에 따라 설정된 압축 및 신장 알고리즘을 수행하며 상기 데이타들을 상기 어드레스, 리드신호 및 라이트신호에 따라 기록하거나 독출하는 알고리즘수행기; 및 상기 알고리즘수행기의 제어에 따라 데이타를 저장하는 주메모리셀을 구비한 것을 특징으로 하는 지능형 반도체 기억장치.
2. 제1항에 있어서, 상기 명령제어기는 상기 레지스터 어드레스와 상기 명령을 입력하여 상기 레지스터 어드레스에 따라 상기 입출력명령과 상기 압신명령을 출력하는 명령레지스터와, 상기 입출력명령을 입력하여 입출력모드, 기능모드, 입력속도 및 출력속도를 설정하는 입출력 제어레지스터와, 상기 압신명령을 입력하여 압신모드 및 알고리즘 선택번호를 설정하는 압신 제어레지스터를 구비한 것을 특징으로 하는 지능형 반도체 기억장치.
3. 제1항에 있어서, 상기 알고리즘수행기는 운영프로그램과 복수의 압축 및 신장 알고리즘을 내장하는 알고리즘 메모리와, 상기 설정된 동작모드에 따라 상기 압축 및 신장 알고리즘중 하나를 수행하여 상기 어드레스로 상기 데이타를 입력하거나 출력하는 중앙처리장치를 구비한 것을 특징으로 하는 지능형 반도체 기억장치.