KR100278183B1 - 전자 방출 소자, 전자원 및 화상 생성 장치 - Google Patents

전자 방출 소자, 전자원 및 화상 생성 장치 Download PDF

Info

Publication number
KR100278183B1
KR100278183B1 KR1019950046707A KR19950046707A KR100278183B1 KR 100278183 B1 KR100278183 B1 KR 100278183B1 KR 1019950046707 A KR1019950046707 A KR 1019950046707A KR 19950046707 A KR19950046707 A KR 19950046707A KR 100278183 B1 KR100278183 B1 KR 100278183B1
Authority
KR
South Korea
Prior art keywords
electrode
electron
field correction
potential side
electron emission
Prior art date
Application number
KR1019950046707A
Other languages
English (en)
Inventor
마사히로 오꾸다
아끼라 아사이
시게끼 마쯔따니
Original Assignee
미다라이 후지오
캐논 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시키가이샤 filed Critical 미다라이 후지오
Application granted granted Critical
Publication of KR100278183B1 publication Critical patent/KR100278183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Abstract

본 발명의 목적은 서로 대향하고 있는 저전위측 전극과 고전위측 전극 사이에 전자 방출부를 갖고 있는 전자 방출 소자를 제공하는데 있다. 전자 방출 소자는 저전위측 전극 또는 고전위측 전극에 인접 배치되어 전위를 독립적으로 공급할 수 있는 전계 보정 전극을 포함한다.

Description

전자 방출 소자, 전자원 및 화상 생성 장치
제1(a)도 및 제1(b)도는 본 발명에 따른 전자 방출 소자의 일실시예로서 작용하는 표면 전도형 전자 방출 소자의 일실시예를 개략적으로 나타내는 평면도 및 수직 단면도.
제2도는 본 발명에 따른 전자 방출 소자의 전계 보정 전극의 효과를 설명하기 위한 전위 분포도.
제3도는 전계 보정 전극을 갖지 않는 표면 전도형 전자 방출 소자에서의 전위 분포도.
제4(a)도 내지 제4(c)도는 제1(a)도 및 제1(b)도에서 도시된 표면 전도형 전자 방출 소자를 제조하는 방법을 도시한 도면.
제5(a)도 및 제5(b)도는 포밍 처리시에 사용하기 위한 전압 파형의 실시예를 나타내는 그래프.
제6도는 본 발명에 따른 표면 전도형 전자 방출 소자의 전자 방출 특성을 측정하기 위한 측정 및 평가 시스템의 구성에 대한 일실시예를 나타내는 개략도.
제7도는 본 발명에 따른 표면 전도형 전자 방출 소자의 방출 전류-소자 전압 특성(I-V 특성)을 나타내는 그래프.
제8도는 본 발명에 따른 표면 전도형 전자 방출 소자에서 실현된 전계 보정 전극에 인가해야 할 전압과 방출 전류 간의 관계를 도시하는 그래프.
제9도는 본 발명에 따른 단순 매트릭스 구성으로 전자원의 구조를 도시한 개략도.
제10도는 단순 매트릭스 구성의 전자원을 구비하는 본 발명에 따른 화상 생성 장치에서 사용하기 위한 표시 패널의 구조를 도시하는 개략도.
제11(a)도 및 제11(b)도는 제10도에서 도시된 표시 패널의 형광막을 도하는 도면.
제12도는 제10도에서 도시된 표시 패널을 구동시키는 회로의 일실시예를 도시하는 도면.
제13(a)도 및 제13(b)도는 본 발명에 따른 사다리형 구성의 전자원을 도시한 개략평면도.
제14도는 사다리형 구성의 전자원을 구비한 본 발명에 따른 화상 생성 장치에서 사용하기 위한 표시 패널의 구조를 도시하는 개략도.
제15도는 실시예 1에 따른 전자 방출 소자의 특성을 도시하는 그래프.
제16도는 실시예 2에 따른 전자 방출 소자를 도시하는 수직 단면도.
제17도는 실시예 2에 따른 전자 방출 소자의 특성을 도시하는 그래프.
제18(a)도 및 제18(b)도는 실시예 3에 따른 전자 방출 소자의 수직 단면도.
제19도는 실시예 3에 따른 전자 방출 소자의 특성을 도시하는 그래프.
제20도는 실시예 4에 따른 전자 방출 소자의 수직 단면도.
제21도는 실시예 4에 따른 전자 방출 소자의 특성을 도시하는 그래프.
제22도는 실시예 5에 따른 전자 방출 소자의 수직 단면도.
제23도는 실시예 5에 따른 전자 방출 소자의 특성을 도시하는 그래프.
제24(a)도 및 제24(b)도는 실시예 6에 따른 전자 방출 소자에서의 전계 분포와 전자궤도에 대한 개략도.
제25도는 실시예 4에 따른 단순 매트릭스 구성의 전자원을 도시하는 부분 평면도.
제26도는 제20도에서 도시된 전자원 일부의 단면도.
제27도는 실시예 5에 따른 화상 생성 장치를 도시하는 블럭도.
제28(a)도 및 제28(b)도는 전계 보정 전극을 갖지 않는 표면 전도형 전자 방출 소자의 구조를 도시하는 도면.
제29도는 전계 보정 전극을 갖지 않는 표면 전도형 전자 방출 소자에서 발생하는, 방출 전자가 소자 전극으로 흡인되는 것을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 전자 방출부
3 : 전도성 막 4, 5 : 소자 전극
7 : 전계 보정 전극
[발명의 배경]
[발명의 분야]
본 발명은 전자 방출 소자, 상기 전자 방출 소자가 다수개 배열되어 있는 전자원 및 상기 전자원을 사용하여 형성된 표시 장치 또는 노출 장치 등의 화상 생성장치에 관한 것이다.
[관련 배경 기술]
전자-방출 소자로서는 두가지 형이 공지되어 있는데, 즉 열음극 전자-방출형과, 냉음극 전자-방출형이 있다. 냉음극 전자 방출 소자는 분류상으로 전계 방출형(이하 FE형으로 기술함) 소자와, 금속/절연층/금속형(이하 MIM형으로 기술함) 소자 및 표면 전도형 전자-방출 소자를 포함한다.
FE형 소자의 예로서는, W.P. Dyke ＆ W.W. Dolan에 의한 Advance in Electron Physics, 8, 89(1956)의 “Field emission”과 C.A. Spindt에 의한 J. Appl. Phys., 47, 5284(1976)의 “Physical Properties of thin-film field emission cathodes with molybdenum cones” 등에서 제시된 것들을 들 수 있다.
MIM 소자의 예로서는 C.A. Mead에 의한 J. Appl. Phys., 32, 646(1961)의 “Operation of Tunnel-Emission Devices”에서 기재된 것들을 들 수 있다.
표면 전도형 전자-방출 소자의 예로서는, M.I. Elison에 의해 Radio Eng. Electron Phys., 10, 1290(1965)에서 제안된 것을 들 수 있다.
표면 전도형 전자-방출 소자는 절연 기판 상에 형성된 소규모 영역을 갖는 박막 표면과 평행하게 전류를 흐르게 함으로써 전자들이 방출되어지는 현상을 이용한 것이다. Elison은 이러한 형의 소자의 경우 SnO2박막을 사용하였지만, [G. Duttmer: “Thin Solid Films”, 9, 317(1972)]에서는 Au 박막을 이용한 반면에, [M Hartwell and C.G. Fonstad: “IEEE Trans. ED Conf.”, 519(1975)]와 [H. Araki et al: “Vacuum”, Vol. 26, No. 1, P 22(1983)]에서는 In2O3/SnO2와 탄소 박막을 사용하였다.
표면 전도형 전자 방출 소자는 절연 기판 상에 형성된 전도성 박막의 표면과 평행하게 전류를 흐르게 할 때 전자들이 방출되는 현상을 이용한 것이다.
표면 전도형 전자 방출 소자의 전형적인 구조가 제28(a)도 및 제28(b)도에서 도시되어 있다. 제28(a)도 및 제28(b)도에서 도시된 구조는 본 발명의 출원인에 의해 공개되었다는 것에 주목해야 할 필요가 있다. 제28(a)도 및 제28(b)도를 참조해 보면, 참조 번호(2001)는 기판을, 참조 번호(2002)는 전자 방출부를, 참조 번호(2003)는 전자 방출부(2002)를 포함한 전도성 막을, 참조 번호(2004 및 2005)는 소자의 전극을 나타낸다.
표면 전도형 전자 방출 소자의 경우, 전자 방출부(2002)는 통상 “포밍(forming)”이라 칭하는 전류 흐름 처리에 의해 전도성 미립자로 이루어진 전도성 막(2003)에 사전 형성되어진다. 포밍 처리는 통상 전도성 막(2003)의 두 단부에 전압을 인가시켜 전도성 막(2003)을 국부적으로 파괴, 변형 또는 변질시킴으로써 전기적으로 강한 저항 상태의 전자 방출부(2002)가 형성 되어지도록 구조물을 변화시켜 행해진다. 전도성 막(2003) 중 일부에 전자 방출부(2002)인 균열부가 형성되어 이 균열부의 근방에 있는 부분으로부터 전자들이 방출하게 된다.
상술된 단순한 구조를 갖는 상기 표면 전도형 전자 방출 소자는 대면적 상에 대다수의 소자들을 배치시킬 수 있다는 장점을 갖고 있다. 이러한 장점을 이용하기 위해, 예를 들어 전하 빔원 또는 표시 장치 등과 같은 화상 생성 장치에 응용하기 위한 여러 응용 형태가 개발되어 있다.
다수의 표면 전도형 전자 방출 소자를 갖고 있는 종래의 구조체로서는, 표면 전도형 전자 방출 소자가 평행하게 배치되며, 표면 전도형 전자 방출 소자 각각의 두 단부가 행을 형성하기 위한 배선(또한 “공통 배선”)에 의해 연결되며, 다수의 행들이 배치(사다리형 구성으로도 칭함)되어지는 구조를 갖는 전자원이 실시되어 있다. (예를 들어, 일본 특허 공개 출원 제64-31332, 일본 특허 공개 출원 제1-283749 및 일본 특허 공개 출원 제2-257552호 참조).
액정을 사용하는 표시 장치와 동일한 평면 표시 장치를 형성할 수 있으며 백라이트(backlight)를 필요로 하지 않는 자발성 발광형 표시 장치를 형성할 수 있는 표시 장치로서, 다수의 표면 전도형 전자 방출 소자를 구비한 전자원을 다수의 전자원에 의해 방출된 전자 빔으로 조사될 때 가시광선을 방출시키는 형광 부재와 결합시켜 형성된 표시 장치가 제안되어 있다(U.S.P. 제5,066,883호 참조).
다수의 표면 전도형 전자 방출 소자로 형성된 전자원에 의해 방출된 전자에 의해 조사될 때 형광빛을 방출시키게 되는 소자들이, 다수의 표면 전도형 전자 방출소자들을 평행하게 연결시키는 배선(“행 방향 배선”로 칭함)과, 표면 전도형 전자 방출 소자와 형광 부재 간의 간격에 배치되며 행 방향 배선과 수직으로 배치된 제어 전극(“그리드”라 칭함)에 공급된 적당한 구동 신호에 응답하여 선택된다(예를 들어, 본 발명의 출원인에 의해 공개된 일본 특허 공개 출원 제1-283749호 참조).
전자원 또는 화상 생성 장치에 사용하기 위한 전자 방출 소자가 장시간 동안 동작하게 되면 안정하고 제어가능한 전자 방출 특성 및 전자 방출시의 효율 개선이 필요로 된다.
상기 효율은 상기 표면 전도형 전자 방출 소자의 경우에, 한쌍의 대향 소자 전극에 전압이 인가될 때 흐르는 전류(이하 “소자 전류 If”라 칭함)와 진공 내로 방출되는 전류(이하 “방출 전류 Ie”라 칭함)의 비이다. 즉, 전자 방출 효율을 개선시키는 것은 가능한 소자 전류 If는 감소시키고 방출 전류 Ie는 증가시키는 것이다. 만일 안정하고 제어된 전자 방출 특성이 얻어져 전자 방출 효율이 개선되면, 예를 들어 화상 생성 소자로서 형광 부재를 구비하는 화상 생성 장치로 소전류를 필요로 하는 선명하고 고품위의 화상 생성 장치를 형성할 수 있는데, 예를 들어, 평면 TV모니터를 실현할 수 있다. 또한, 단지 소전류만을 필요로 하기 때문에, 화상 생성장치를 형성하는 구동 회로의 전체 비용도 감소시킬 수 있다.
[발명의 목적]
본 발명은 상기한 사항에 비추어 달성되며, 개선진 전자 방출 효율을 실현할 수 있으며 새로운 구조를 갖는 전자 방출 소자, 다수의 상기 전자 방출 소자를 갖는 전자원 및, 상기 전자원을 갖는 화상 생성 장치를 제공하는 것을 목적으로 한다.
본 발명의 일실시 양상에 의하면, 서로 대향되어 있는 저전위측 전극과 고전위측 전극 사이에서 전자 방출부를 갖고 있는 전도성 막을 포함한 전자 방출 소자가 제공되어 있으며, 상기 전자 방출 소자는 저전위측 전극 또는 고전위측 전극에 인접 배치되며 전위를 독립적으로 공급할 수 있는 전계 보정 전극을 포함하고 있다.
본 발명의 다른 실시 양상에 의하면, 다수의 전자 방출 소자들이 배치되어 있는 기판을 갖고 있는 전자원이 제공되어 있다.
본 발명의 또다른 실시 양상에 의하면, 전자 방출 소자, 화상 생성 부재 및, 상기 전자 방출 소자로부터 방출된 전자 빔이 정보 신호에 응답하여 제어될 수 있도록 전자 방출 소자를 동작시키는 장치(unit)을 구비한 화상 생성 장치가 제공되어 있다.
본 발명의 이외의 다른 목적, 특성 및 장점들은 다음의 기술로부터 완전히 이해할 수 있을 것이다.
[바람직한 실시예의 설명]
제29도에서 도시된 전자 방출 소자의 구조에 의하면, 전자 방출부(2002)로부터 진공 내로 일시적으로 방출되는 전자들은 방출 위치 부근에 상당히 배치되어 있는 전도성 막(2003)의 고전위부 또는 고전위측 소자 전극(2005)에 의해 높은 비율로 트랩(trap)되어진다. 따라서, 전자들이 애노드 전극(21)에 도달할 수 없게 되어 전자방출 효율이 저하되어진다. 화상 생성 장치에서 전자 방출 효율이 저하된 전자 방출 소자를 사용하면, 필요한 방출 전류를 얻기 위해서는 큰 소자 전류 If를 필요로 한다. 그 결과, 전력 소모를 감소시킬 수 없거나 또는 배선 저항으로 인해 전압이 과도하게 강하되어 짐으로써 휘도가 불균일 해진다.
본 발명은 상기한 점에 비추어 달성되었다.
상술된 바와 같이, 본 발명은 전자 방출 소자, 다수의 상기 전자 방출 소자를 구비한 전자원 및 상기 전자원을 구비한 화상 생성 장치에 관한 것이다. 지금부터, 본 발명의 구조 및 동작에 대해서 기술하고자 한다.
본 발명에 따른 전자 방출 소자는 상기 냉음극 전자 방출 소자로서 분류된다. 여러 종류의 냉음극 전자 방출 소자 중, 희망의 전자 방출 특성을 얻기 위해서는 표면 전도형 전자 방출 소자의 사용이 바람직하다. 따라서, 지금부터 표면 전도형 전자 방출 소자를 기술하기로 한다.
본 발명에 따른 표면 전도형 전자 방출 소자의 기본 구조의 실시예가 제1(a)도 및 제1(b)도에서 도시되어 있다. 제1(a)도 및 제1(b)도를 참조해 보면, 참조 번호(1)는 기판을, 참조 번호(2)는 균열부(6)를 포함한 전자 방출부를, 참조 번호(3)는 전도성 막을, 참조 번호(4)는 저전위측 소자 전극을, 참조 번호(5)는 고전위측 소자 전극을, 참조 번호(7)는 전계 보정 전극을 나타낸다.
기판(1)은 석영 유리, Na와 같은 불순물의 양을 감소시킨 유리, 소다 석회 유리, 소다 석회 유리 상에 스퍼터링 등에 의해 SiO2층을 적층시켜 형성한 적층판, 알루미나와 같은 세라믹스로 이루어진다.
대향으로 배열되어 있는 소자 전극(4 및 5)과 전계 보정 전극(7)의 물질은 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pb과 같은 금속 및 이들의 합금과, Pd, Ag, Au, RuO2또는 Pd-Ag 등과 같은 금속 또는 금속 산화물과 유리로 이루어진 프린트가능 전도체와, In2O3- SnO2와 같은 투명 전도체와 폴리실리콘과 같은 반도체 물질로 예시되는 통상의 전도 물질이다.
소자 전극들을 분리하는 간격 G1은 수백 Å 내지 수백 μm이며, 간격 G1은 소자 전극들의 제조시에 기본이 되는 포토리소그래피 기술의 성능, 즉 노출 장치의 성능, 사용된 에칭 방법 및, 소자 전극들(4 및 5) 사이에 인가되는 전압에 따라 정해진다. 간격 G1은 수 μm 내지 수십 μm가 바람직하다.
소자 전극의 길이 Ll 및 소자 전극의 두께 D는 전극의 저항값과 배열된 다수의 전자원의 구성 제한을 고려하여 정해진다. 소자 전극의 길이 L1은 통상 수 μm 내지 수백 μm이며, 두께 D는 수백 Å 내지 수 μm이다.
저전위측 소자 전극(4)의 폭 W1은 수백 nm 내지 수백 μm이며, 폭 W1은 여러 파라미터, 즉 소자 전극(4 및 5) 간에 인가되는 소자 전압 Vf, 전자 방출부(2)로 부터 방출되는 전자를 증가시키기 위해 제29도에서 도시된 애노드 전극(21)에 인가되는 애노드 전압 Va 및, 애노드 전극에서 전자 방출 소자까지의 거리 h 등에 따라 정해진다.
저전위측 소자 전극(4)에서 전계 보정 전극(7)까지의 간격 G2는 수백 Å 내지 수백 μm이며, 간격 G2는 소자 전극 간의 상기 간격 G1와 동일하게, 소자 전극을 제조함에 있어서 기본이 되는 포토리소그래피 기술의 성능, 즉 노출 장치의 성능, 사용되는 에칭 방법 빛 소자 전극(4와 5) 간에 인가되는 전압에 따라 정해진다. 간격 G2는 수 μm 내지 수십 μm가 바람직하다. 전계 보정 전극(7)의 폭 W3는 수백 Å 내지 수십 μm 중 적당한 값으로 정해진다.
전도성 막(3)은 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 또는 Pb와 같은 금속과; PdO, SnO2, In2O3, PbO 또는 Sb2O3등과 같은 산화물과; HfB2, ZrB2, LaB6, CeB6, YB4또는 GdB4와 같은 붕화물과, TiC, ZrC, HfC, TaC, SiC 또는 WC 등과 같은 탄화물과; TiN, ZrN 또는 HfN 등과 같은 질화물과; Si 또는 Ge와 같은 반도체와; 탄소로 이루어진 그룹에서 선택된 물질로 제조된다.
전도성 막(3)은 우수한 전자 방출 특성을 얻기 위해 미립자로 형성된 미립자막인 것이 더욱 바람직하다. 전도성 막(3)의 두께는 소자 전극(4 및 5)에 대한 스텝 커버리지(step coverage), 전자 방출부(2)와 소자 전극(4 및 5) 간의 저항값, 전자 방출부(2)의 전도성 미립자의 입자 크기 및 후술될 포밍 조건에 따라 적당한 값으로 정해진다. 전도성 막(3)의 두께는 수 Å 내지 수천 Å인 것이 바람직하고, 보다 바람직하기로는 10 Å 내지 500 Å이다. 전도성 막(3)의 저항값은 103내지 107Ω/□의 시트 저항값이다.
“미립자 막”이란 다수의 미립자를 집합시켜 형성된 막으로서 입자들이 개별적으로 산포 배치되는 구조, 및 입자들이 인접 또는 중첩 배치(일부 입자들이 집합되어 전체 구조로서 섬 구조를 형성하는 경우도 포함)되는 구조와 같은 미세한 구조를 갖는다. 미립자 막의 경우에 입자 크기가 수 Å 내지 수천 Å인 것이 바람직하며, 보다 바람직하기로는 10 Å 내지 500 Å이다.
지금부터, 본 원에서 사용된 “미립자”란 용어에 대해 기술하고자 한다.
작은 입자를 “미립자”라 칭하며, 미립자보다 작은 입자를 “초미립자”라 칭한다. “초미립자”보다 작은 입자 크기를 가지며 수백 원자이하의 원자수를 갖는 물질을 통상 “클러스터(Cluster)”라 칭한다.
그러나, 이러한 경계에 대한 정의(definition)는 엄격한 것은 아니고, 각 용어의 범주는 처리해야할 입자의 특정 양상에 따라 달리 할 수 있다. “미립자”와 “초미립자”를 “미립자”로 총괄적으로 칭하는 경우도 있다. 본 명세서에서의 기술은 상기 개념을 토대로 이루어질 것이다.
“Lecturec of Experimental Physics”의 Vol. 14 “Surface/Fine Particle”(ed., Koreo Kinoshita; Kyoritsu Publication, September 1, 1986)에서는 다음과 같이 기재되어 있다. “여기서 기술된 미립자는 약 2∼3μm 내지 약 10nm사이의 직경을 갖는 입자를 가리키며, 초미립자는 약 10nm내지 2∼3nm사이의 직경을 갖는 입자를 가리킨다. 그러나, 이러한 정의는 엄격한 것은 아니고 상기 형태의 입자를 단순히 미립자라 칭할 수 있다. 따라서, 이러한 정의는 제한적이지 않다. 수십 내지 수백개 원자로 구성된 입자를 “클러스터”라 칭한다. “(page 195, lines 22 - 26 참조)
또한, ’New Technology Development Association”의 Hayashi의 “Ultrafine Particle Project”에서는 “초미립자”의 입자를 보다 작은 입자 크기로 다음과 같이 정의하고 있다. “Creative Science Technology Promotion System”에서 “Ultra Fine Particles Project”(1981 - 1986)에서는 초미립자를 약 1 내지 100nm 사이의 직경을 갖는 입자로서 정의하고 있다. 이것은 하나의 초미립자가 약 100 내지 108원자의 집합체인 것을 의미한다. 원자의 관점에서 보면, 초미립자는 거대한 또는 매우 거대한 입자이다. “(Ultrafine Particle - Creative Science Technology: ed., Chikara Hayashi, Ryoji Ueda, Akira Tazaki; Mita Shuppan, 1988, page 2, line 1 - 4). 초미립자보다 작은 입자, 즉 수 내지 수백 원자로 구성된 하나의 입자를 통상 “클러스터”라 칭한다(Page 2, line 12-13 참조).
상기 일반적인 정의를 고려해 보면, 본 원에서 사용된 “미립자”란 용어는 하한 약 수 Å 내지 약 10 Å에서 상한 약 수 마이크로미터까지의 범위 내에 있는 직경을 갖는 대다수의 원자 또는 분자의 집합체로 볼 수 있다.
전자 방출부(2)는 균열부(6)를 포함하여 균열부(6)에 인접한 부분에서 전자들이 방출되도록 한다. 균열부(6)를 포함한 전자 방출부(2)와 균열부(6)는 전도성 막(3)의 두께, 특성 및 물질과, 후술될 포밍 조건 등의 제조 방법에 따라 형성된다. 따라서, 전자 방출부(2)의 위치 및 형상은 제1(a)도 및 제1(b)도에서 도시된 것에만 한정되는 것은 아니다.
균열부(6)는 약 수 Å 내지 약 수백 Å의 입자 크기를 각각 갖는 전도성 미립자를 포함하는 경우도 있다. 전도성 미립자는 전도성 막(3)을 형성하는 소자 또는 모든 소자들의 부분이다. 균열부(6)를 포함한 전자 방출부(2)와 전자 방출부(2)에 인접한 전도성 막(3)은 주 성분이 탄소인 막을 갖는 경우도 있다.
상기 구조를 갖는 본 발명에 따른 표면 전도형 전자 방출 소자가 동작될 때, 전계 보정 전극(7)에 인가해야 할 전위는 전자 방출부(2)에 의해 방출되어진 전자들이 고전위측 소자 전극(5)으로 흡수되어 짐으로써 발생하는 전자 방출 효율의 저하를 방지시킬 수 있도록 적절하게 정해진다. 지금부터 상기 현상의 원리에 대해 제2 및 제3도를 참조하여 기술하기로 한다.
제2도는 본 발명에 따른 표면 전도형 전자 방출 소자의 수직 단면도(제1(b)도의 것과 동일한 단면도)로 도시될 때 소자 전극을 따라 실현된 전위 분포를 도시한것이다. 제3도는 제28(a)도 및 제28(b)도에서 도시된 종래 소자의 소자 전극을 따라 실현된 전위 분포를 도시한 것이다. 제2 및 3도를 참조해 보면, 참조 번호(21)는 전자방출부에서 방출되는 전자들을 증가시키기 위한 애노드 전극(애노드 플레이트)를 나타낸다. 표면 전도형 전자 방출 소자를 화상 생성 장치에 적용시킨 실제 경우에 있어서는, 애노드 전극(21)의 전위 Va는 약 1 KV 내지 약 10 KV이며, 한편 전자 방출 소자가 형성되어진 기판으로부터의 거리 h는 약 수 mm이다. 소자를 동작시킬 때, 소자 전극(4 및 5) 사이에 약 10 V 내지 약 20 V의 소자 전압 Vf을 인가시킨다.
전계 보정 전극(7, 제1(a)도 및 제1(b)도 참조)을 생략한 소자(제28(a)도 및 제28(b)도 참조)의 경우에는, 소자를 동작시킬 때 실현된 전위 분포는 제3도에서 도시된 바와 같이, 고전위측 소자 전극(5) 상에서 균열부(6)의 위치에서 상당히 떨어진 특이점(22)을 갖는다 특이점(22)에서 전자 방출 지점까지의 영역에서, 전계는 제3도에서 도시된 바와 같이 상향으로 항해 있다[애노드 전극(21)에 대향하고 있다]. 따라서 전자방출 지점으로부터 방출되는 전자들이 하향으로[고전위측 소자 전극(5)을 향하는 방향으로] 힘을 받기 때문에, 충분히 큰 상향 운동 에너지를 갖지 않는 전자들은 상기 영역을 통과할 수 없어 고전위측 소자 전극(5)으로 향하게 된다.
반면에, 본 발명에 따른 전자 방출 소자(제1(a)도 및 제1(b)도 참조)는 저전위측 소자 전극(4)의 외측에서 전계 보정 전극(7)을 구비하며, 전계 보정 전극(7)은 저전위측 소자 전극(4)에 인가해야 하는 전압과는 다른 전위로 설정될 수 있다. 따라서, 전계 보정 전극(7)의 전위에 대해 적절한 설정을 행함으로써 특이점에 도달하는 일부 영역 내의 전위 분포를 다소 임의로 설정할 수 있다.
상세히 기술하자면, 예를 들어, 전계 보정 전극(7)에 인가해야 할 전위를 저전위측 소자 전극(4)에 인가해야 할 전위보다 높게 되도록 설정함으로써, 애노드 전극에 도달할 수 있는 전자들의 비율을 증가시킬 수 있다. 이러한 이유로서는 전계 보정 전극(7)에 인가해야 할 전위를 저전위측 소자 전극(4)에 인가해야 할 전위보다 높게 설정함제 의해 전계의 특이점(22)의 위치가 제2도에서 도시된 바와 같이 균열부(6) 부근의 위치에 근접하게 됨으로써 일시적으로 방출되는 전자들이 하향으로의 힘을 받게 되는 영역이 감소되어, 고전위측 소자 전극(5)으로 향하던 전자들이 애노드 전극(21)으로 흡인되어진다.
지금부터 본 발명에 따른 표면 전도형 전자 방출 소자에 대해 행해지는 전계 보정과 방출 전자의 금지에 대한 동일한 효과에 대해 보다 상세히 기술하기로 한다.
전압을 표면 전도형 전자 방출 소자와, 표면 전도형 전자 방출 소자에 대향하는 애노드 전극에 각각 인가하는 경우에 있어서의 전계 분포를 검사하기 위해 본 발명의 발명자들에 의해 행해진 실험들과 전자 궤도(orbit)를 얻기 위한 계산들에 따르면, 다음의 가설들에 의해 실험 결과들을 다소 어느 정도까지는 설명할 수 있다는 사실을 발견을 하였다.
1. 표면 전도형 전자 방출 소자의 균열부에서, 애노드에 인접한 균열부의 위치에서 애노드의 외측 상에 있는 진공 내로 전자들이 일시적으로 방출되어진다.
2. 일시적으로 방출된 전자들은 캐소드와 애노드에 의해 형성된 전계 중으로 이동되고, 고전위측 소자 전극(또는 애노드에 인접한 전도성 막) 상의 전계 중의 특이점[정체 지점(stagnation point)]보다 먼 위치에 도달된 전자들은 애노드 플레이트에 인가된 전압에 의해 형성된 전계에 의해 애노드 플레이트로 흡인되어진다.
3. 전계 중의 특이점에 도달하지 않는 전자들은 애노드로 향하여, 전자들의 일부가 그 부분에서 스캐터되어진 후 진공 내로 다시 방출되어진다. 상기 스캐터링 동작이 반복되어 전계 중의 특이점을 넘어선 전자들이 애노드 플레이트에 도달되어진다.
상기 전자 방출 메카니즘에 대한 전계 조건을 의미있게 설정함으로써 전자 방출 효율을 개선시킬 수 있어서 일시적으로 방출된 전자들의 대부분이 애노드로 향하지 않고 애노드 플레이트로 흡인되어진다라는 사실을 이해할 수 있다. 지금부터 상기 요건을 만족시키도록 여러 파라미터를 조정하기 위한 특정의 설계 방법에 대해 기술하기로 한다.
전계 보정 전극을 갖지 않는 표면 전도형 전자 방출 소자(제28(a)도 및 제28(b)도 참조)의 경우, 전계 중의 특이점은 아래의 방정식(1)으로 표현된 거리 XS에 대해 전도성 막(2003)에 형성된 균열부의 위치에서 떨어진 위치에서 발생된다.
여기서 h는 표면 전도형 전자 방출 소자에서 애노드 플레이트까지의 거리이며, π는 원주면 대 그 직경의 비이며, d는 균열부의 폭이며, Vf는 소자에 인가해야 할 전압이며, Va는 애노드에 인가해야 할 전압이다.
상기 방정식(1)에서, 제2 근사 등가 부호는 Vf/d ≫ Va/h인 경우에 적용되며(이것은 통상의 표면 전도형 전자 방출 소자의 경우에 쉽사리 적용될 수 있다), 여기서 d는 균열부의 실제 폭이다.
전계 중의 특이점보다 내측에 있는 영역 중의 전자들의 운동에 대한 계산 결과, 균열부에 인접한 애노드로부터 일정한 운동 에너지를 갖고 전자들이 방출될 때 애노드에서 방출되는 전자들은 애노드에서 스캐터링이 발생하지 않으면 방출 위치에서 균열부의 중심부까지의 거리의 C 배정도인 거리만큼 비행(fly)할 수 있다. 부호 C는 전자가 방출될 때 아래의 방정식(2)로 표현된 전자의 운동 에너지에 따라 정해지는 파라미터를 나타내며, 파라미터 C는 본 발명의 발명자들에 의해 행해진 상세한 계산으로부터 얻어진 파라미터이다.
여기서 Vf[V]는 상기 캐소드측 전극과 상기 고전위측 전극 간에 인가해야 하는 전압이며, Wf[eV]는 상기 균열부 근방에 있는 물질의 일함수이며, e[c]는 기본전하이다.
따라서, 진공 내로 일시적으로 방출되는 전자들 중 적어도 일부가 애노드로 향하지 않고 애노드 플레이트에 도달하기 위한 조건들은 아래의 방정식(3)으로 표현된다.
여기서 L은 애노드에서 전자가 초기에 방출되어치는 위치에서 균열부의 중심부까지의 거리이다. 이 거리는 스캐터된 전자의 경우 균열부의 실제 폭 d와 평균 자유 행정 λ를 사용하여 평균값으로서 아래의 방정식(4)으로 표현되는 것으로 고려된다.
거리 CL은 전도성 박막 또는 매우 낮은 탄성 스캐터링 효율을 갖는 소자 전극 물질을 사용하여 형성시켜 제조한 소자가 유기 물질이 후술된 바와 같이 존재하는 진공 분위기 중에서 소정의 전압으로 일정 기간 동안 동작되도록(그러나, 애노드가 제공되지 않거나 또는 애노드 전압 Va = 0) 상기 실험을 토대로 하여 계산된 거리이며, 거리 CL은 균열부의 위치에서 가장 먼 곳에 위치된 고전위측 소자 전극 또는 전도성 박막 상에 침착된 탄소에서 균열부의 위치까지의 거리이다.
전계 보정 전극을 갖지 않는 표면 전도형 전자 방출 소자의 전형적인 실시예에서, Vf15(V), h5(mm), Va5(KV) 및 Wf4(eV)라고 가정하면, 상기 조건에 부응하는지에 대한 계산이 행해진다. 그 결과, CL0.3(μm)이고, XS5(μm)로서, 상기 방정식(3)으로 표현된 조건에서 벗어난다. 만일 애노드 전압 Va를 변화시켜 상기 조건 방정식을 만족시키려면 수십 KV 내지 수백 KV의 애노드 전압 Va를 인가해야 한다. 따라서, 방출 발생의 용이함을 고려해 보면 화상 생성 장치등에 응용하는 것은 불가능하다.
제1(a)도 및 제1(b)도에서 도시된 표면 전도형 전자 방출 소자의 구조의 경우에 있어서, 전계 보정 전극(7)에 인가해야 할 전압을 Vc라고 가정하면, 전자 방출에 관여하는 전계 중의 특이점은 애노드 상에서, 균열부(6)의 위치에서 아래의 방정식(5)로 표현된 거리 XS만큼 떨어진 위치에 설정될 수 있다.
여기서 b는 균열부의 위치에서 소자 전극과 전계 보정 전극 간의 간격의 중심부까지의 거리이다. 다른 파라미터들은 상기 방정식(1) 내지 (4)에서의 것들과 동일하다.
상기 방정식은 전계 보정 전극에 인가해야 할 전압 Vc가 높으면 다음과 같이 간략화될 수 있다.
상기 방정식(6)은 애노드 전압 Va의 증가로부터 얻을 수 있는 특이점에서의 동일한 효과가 전계 보정 전극에 인가해야 할 전압 Vc를 상승시키는 것으로부터 얻어질 수 있다라는 사실을 나타낸다. 전계 보정 전극(7)이 애노드 전극(21)에 비해 전자 방출부(2)에 상당히 인접하여 위치되기 때문에, 저전압으로 상당한 효과를 기대할 수 있다. 전계 보정 전극이 제공된 것을 제외하고는 종래의 표면 전도형 전자 방출 소자의 구조와 동일한 구조의 경우에 있어서, 전계 보정 전극(7)에 인가해야 할 전압 Vc를 + 수십 V 내지 + 수백 V로 설정함에 의해서 상기 조건[방정식(3)]을 만족시킬 수 있다.
전계 보정 전극(7)이 고전위측 소자 전극(5)의 외측에 위치되는 경우에도 동일한 효과를 기대할 수 있다. 상기 경우에, 고전위측 소자 전극(5) 상에서 형성해야 할 전계 중의 특이점에 의해 전자가 애노드 전극(21)에 도달할 수 있는지의 여부가 결정된다. 만일 Vc가 소정 레벨을 가지면, 전계 중의 특이점은 아래의 방정식(7) 및 (8)로 근사하게 표현된다.
즉, 전계 보정 전극(7)이 고전위측 소자 전극(5)의 외측에 위치되는 경우에 만일 전계 보정 전극(7)에 인가해야 할 전압 Vc가 높으면, 전계 보정 전극(7)이 고전위측 소자 전극(5)의 외측에 위치되어지는 경우에 사용된 것과 동일한 설계 방법을 사용할 수 있다.
상술한 바와 같이, 본 발명에서는 파라미터 Vf, Va, Vc, L, h, b, Wf는 상기 조건 방정식들을 만족시키도록 설정하는 것이 바람직하다. 그 결과, 스캐터링 등으로 인해 균열부 근방의 애노드로부터 진공 내로 일시적으로 방출되는 전자들은 애노드로 향하지 않고 애노드 전극(21)에 도달할 가능성이 더욱 높아져 전자 방출 효율이 상당히 개선되어진다.
지금부터 본 발명에 따른 기본 구성의 표면 전도형 전자 방출 소자를 제조하는 방법의 실시예에 대해 제4(a)도 내지 제4(c)도를 참조하여 기술하기로 한다. 제1(a)도 및 제1(b)도에서 도시된 것과 동일한 제4(a)도 내지 제4(c)도에서 도시된 참조 부호는 동일 소자를 나타낸다는 것에 주목해야 한다.
1) 기판(1)을 세제, 정제수 및 유기 용매로 완전히 세정시킨 후, 소자 전극 물질을 진공 증착, 스퍼터링 등에 의해 기판(1) 상에 침착시킨 후, 포토리소그래피 기술 등에 의해 기판(1)의 표면 상에 소자 전극(4 및 5) 및 전계 보정 전극(7)을 형성시킨다(제4(a)도 참조).
2) 소자 전극(4 및 5)을 갖는 기판(1)의 표면 상에 유기 금속 용액을 도포시켜 방치시킨다. 따라서, 소자 전극(4 및 5)이 서로 결합되어 유기 물질 막이 형성된다. 유기 금속 용액은 유기 화합물의 용액이며, 유기 화합물 용액의 주성분은 상기 전도성 막(3)을 형성하는 금속이다. 이후에, 유기 금속 막에 대해 가열 베이킹처리를 행하며, 전도성 막(3)을 리프트 오프 방법 및 에칭 방법에 의해 패턴 형성하였다(제4(b)도 참조).
비록 유기 금속 용액을 도포시키는 방법을 기술하였지만, 이것에만 국한되지 않는다. 예를 들어, 진공 증착 방법, 스퍼터링 방법, 화학 기상 침착 방법, 분산 도포 방법, 침지 방법 또는 스피너 방법을 사용할 수 있다.
3) 다음에, 포밍 처리를 행한다. 포밍 처리의 실시예로서, 지금부터 전류 흐름 처리에 대해 기술하기로 한다. 본 발명에 따른 포밍 처리는 이것에만 국한되지 않는다. 선택된 방법이 전도성 막(3)에 균열부를 발생시켜 강한 저항 상태를 형성하는 방법이면 어떠한 방법이라도 사용할 수 있다.
전력원(도시 안됨)으로부터 전력이 소자 전극(4 및 5) 사이에 인가될 때, 전도성 막(3)의 위치에 구조가 변화된 전자 방출부(2)가 형성된다(제4(c)도 참조). 상기 전류 흐름 처리의 결과로서, 전도성 막(3)이 국부적으로 파괴, 변형 및 변질되어 전자 방출부(2)의 구조가 변화되어진다.
통전 포밍 처리시의 전압 파형에 대한 실시예가 제5(a)도 및 제5(b)도에서 도시된다.
전압 파형은 펄스파형인 것이 바람직하다. 전압 펄스는, 펄스파의 고레벨인 일정 전압을 갖는 전압 펄스가 연속적으로 인가(제5(a)도 참조)되어지는 방법 또는 펄스파의 고레벨이 증가되어지도록(제5(b)도 참조) 전압 펄스를 인가시키는 방법으로 인가된다.
지금부터 펄스파의 고레벨이 일정 전압으로 되어지는 경우에 대해 제5(a)도를 참조하여 기술하기로 한다.
제5(a)도를 참조해 보면, T1 및 T2는 전압 파형의 펄스 폭과 펄스 간격이다. 예를 들어, T1은 1μs 내지 10ms로 설정되며, T2는 10μs 내지 100ms로 설정되며, 적당한 파고(포밍 처리시의 피크 전압)는 전자 방출 소자의 형상에 적합하게 선택되며, 이와 같이 설정된 전압 파형은 수초 내지 수십분 동안 적당한 진공도를 갖는 진공 분위기 중에 인가된다. 인가해야 할 전압 파형은 도시된 삼각파에만 제한되지 않는다. 구형파와 같은 희망 파형을 사용할 수도 있다. 또한 파고, 펄스 폭 및 펄스 간격은 상기 값에만 국한되는 것은 아니다. 따라서, 전자 방출 소자의 저항값에 적합하도록 희망의 값을 선택하여 희망하는대로 만족스러운 전자 방출부(2)를 형성한다.
지금부터 펄스파의 고레벨을 증가시키면서 전압 펄스를 인가시키는 경우에 대해서 제5(b)도를 참조하여 기술하고자 한다.
제5(b)도를 참조하면, T1 및 T2는 제5(a)도에서 도시된 것과 동일하다. 파고(포밍 처리시의 피크 전압)는, 예를 들어, 0.1 V만큼식 증가되며, 전압 펄스는 제5(a)도에서 도시된 것과 동일한 적당한 진공 분위기 중에서 인가된다.
펄스 간격 T2 동안 소자 전류를 측정하여 저항값을 얻기 위해 전도성 막(3)을 국부적으로 파괴, 변형 또는 변질시키지 않는 예를 들어 약 0.1V의 전압을 사용하여 예를 들어 1MΩ 이상의 저항이 측정될 경우 포밍 처리를 종료시킨다.
포밍 처리에 따른 공정들은 제5도에서 도시된 측정 평가 시스템에서 행해질 수 있다. 측정 평가 시스템에 대해 지금부터 기술하고자 한다.
제6도를 참조해 보면, 제1(a)도 및 제1(b)도에서 도시된 것들과 동일한 참조 번호는 동일 소자를 나타낸다. 참조 번호(21)는 전자 방출부(2)로부터 방출되는 전류 Ie를 트랩시키는 애노드 전극을 나타내며, 참조 번호(51)는 소자 전압 Vf를 소자에 인가시키는 전력원을 나타내며, 참조 번호(52)는 소자 전극(4 및 5) 간의 전도성 막(3)에 흐르는 소자 전류 If를 측정하는 전류계를 나타내며, 참조 번호(53)는 애노드 전극(21)에 전압을 인가시키는 고전압 전력원을 나타내며, 참조 번호(54)는 전자 방출부(2)로부터 방출된 전류 Ie를 측정하는 전류계를 나타내며, 참조 번호(55)는 전계 보정 전극(7)에 전압을 인가시키는 전력원을 나타내며, 참조 번호(56)는 전계 보정 전극(7)에 흐르는 전류를 검출하는 전류계를 나타내며, 참조 번호(57)는 진공 장치를 나타내며, 참조 번호(58)는 배기 펌프를 나타낸다.
표면 전도형 전자 방출 소자, 애노드 전극(21) 등은 진공 장치(57) 내에 배치되어 있다. 진공 장치(57)는 진공계(도시 안됨) 등과 같은 필요한 장치를 구비하여, 표면 전도형 전자 방출 소자를 희망의 진공 상태에서 측정 및 평가할 수 있다.
배기 펌프(58)는 터보 펌프 또는 회전 펌프로 형성된 통상의 진공 장치 시스템과, 이온 펌프 등을 구비한 고진공 장치 시스템으로 구성된다. 진공 장치(57)의 전체와 전자 방출 소자의 기판(1)을 가열기(도시 안됨)에 의해 가열시킬 수 있다. 측정 및 평가 시스템은 후술될 바와 같이 표시 패널[제10도에서 도시된 (201)을 참조]과 그 내부를 표시 패널을 조립하는 단계에서 진공 장치(57)와 그 내부로서 형성함으로써 측정, 평가 및, 포밍 처리와 후속 처리 공정을 행하는데 적합될 수 있다는 것에 주목해야 한다.
4) 본 발명에 따른 표면 전도형 전자 방출 소자의 경우에는, 전자 방출부(2)를 포함한 영역 상에 탄소와 탄소 화합물을 침착시키기 위한 활성화 처리(activation process)를 행하는 것이 바람직하다.
전자 방출부(2)를 포함한 영역 상에 탄소와 탄소 화합물을 침착시키는 방법으로서는, 용이함때문에 유기 물질이 존재하는 진공 분위기(예를 들어, 약 10-4내지 10-6토르의 진공도) 중에서 소자 전극(4 및 5) 사이에 전압 펄스들이 인가되어지는 방법을 사용하는 것이 바람직하다. 특히, 상기 방법은 표면 전도형 전자 방출 소자의 경우에는 전자 방출 특성을 상당히 개선시킬 수 있다.
활성화 처리에 필요되며 유기 물질들이 존재하는 진공 분위기는 진공 용기중의 기체를 예를 들어 오일 확산 펌프 또는 회전 펌프를 이용하여 배기시킨 경우에서의 분위기에 남아있던 유기 기체를 이용함으로써 형성될 수 있다. 또한 진공분위기는 이온 펌프 등에 의해 충분히 탈기시킨 적당한 유기 물질 기체를 진공 용기 내로 도입시켜 형성될 수 있다. 유기 물질의 바람직한 기체 압력은 응용 형태, 진공 용기의 형상, 유기 물질 형태 등에 따라 변화한다. 따라서, 적합한 압력 레벨을 선택한다. 바람직한 유기 물질들로서는 알칸, 알켄 또는 알킨과 같은 지방족 탄화수소, 방향족 탄화수소, 알코올, 알데히드, 케톤, 아민, 페놀, 카본 또는 설폰산과 같은 유기 산으로 이루어진 그룹에서 선택된다. 보다 상술하자면, 메탄, 에탄 또는 프로판 등과 같은 일반식 CnH2n+2로 표현된 포화 탄화수소; 에틸렌 또는 프로필렌과 같은 일반식 CnH2n으로 표현된 불포화 탄화수소; 벤젠, 톨루엔; 메탄올; 에탄올; 포름 알데히드, 아세트알데히드; 아세톤; 메틸에틸케톤; 메틸아민; 에틸아민; 페놀; 포름산; 아세트산 및 프로피온산으로 이루어진 그룹에서 선택된다. 상기 처리의 결과로서, 분위기 중에서 존재하는 유기 물질들로부터 소자 상에 탄소 또는 탄소 화합물이 침착되어 소자 전류 If 및 방출 전류 Ie가 상당히 변화된다.
탄소와 탄소 화합물은, 예를 들어, 흑연(소위 HOPG, PG 및 GC를 포함함, 여기서 HOPG는 거의 완전한 결정 구조를 갖는 흑연이며, PG는 약 200 Å의 결정 크기를 가지며 약간 무질서한 결정 구조를 갖는 흑연이며, GC는 약 20 Å의 결정 크기를 가지며 더욱 무질서한 결정 구조를 갖는 흑연임)과 비정질 탄소(비정질 탄소와, 비정질 탄소와 상기 흑연의 미세결정의 흔합물)이다. 침착된 막의 두께는 500 Å 또는 더 얇은 것이 바람직한데, 300 Å 또는 보다 얇은 것이 더욱 바람직하다.
5) 이와 같이 제조된 전자 방출 소자에 대해 안정화 처리(stabilizing process)를 행하는 것이 바람직하다. 안정화 처리란 진공 용기 내의 유기 물질들을 배기시키는 처리이다. 진공 용기 내의 압력을 1 × 10-7토르 또는 그 이하로 하는 것이 바람직하며, 보다 바람직하기로는 1 × 10-8토르 또는 그 이하이다. 진공 용기내의 기체를 배기시키기 위한 진공 배기 장치는 장치로부터 발생된 오일이 소자의 특성에 영향을 주지 않도록 하기 위해 오일을 사용하지 않는 형인 것이 바람직하다. 보다 상술하자면, 흡착 펌프 또는 이온 펌프 등과 같은 진공 배기 장치를 사용할 수 있다. 진공 용기 내의 기체가 배기되어질 때, 진공 용기의 내면 및 전자 방출 소자에 부착되어 있는 유기 물질의 분자들을 용이하게 배기시키기 위해서는 진공 용기 전체를 가열시키는 것이 바람직하다. 상기 경우의 가열 조건들은 온도가 80℃ 내지 200℃이며, 기간은 5 시간 또는 그 이상인 것이 바람직하지만, 이러한 조건에만 한정되는 것은 아니다. 가열 처리를 진공 용기의 크기 및 형성과, 전자 방출 소자의 구조와 같은 조건에 적합하도록 적절하게 선택된 조건 하에서 행할 수 있다.
소자를 동작시킬 때 상기 안정화 처리를 종료하였을 때의 분위기를 유지하는 것이 바람직하지만, 분위기는 이것에만 제한되는 것은 아니다. 진공도가 다소 감소되더라도 유기 물질을 충분히 제거시키면 안정한 특성을 유지시킬 수 있을 것이다.
상기 진공 분위기에서 소자를 동작시킴으로써 탄소 또는 탄소 화합물이 더이상 침착되는 것을 방지시킬 수 있으므로 소자 전류 If 및 방출 전류 Ie를 안정화시킬 수 있다.
본 발명에 따라 이와 같이 얻어진 표면 전도형 전자 방출 소자의 기본 특성들에 대해 지금부터 기술하고자 한다.
표면 전도형 전자 방출 소자의 기본 특성은 제6도에서 도시된 측정 및 평가시스템의 애노드 전극(21)의 전압이 1 KV 내지 10 KV로 설정되고 애노드 전극(21)에서 표면 전도형 전자 방출 소자까지의 거리 h가 2mm 내지 8mm로 설정되도록 통상 측정 된다.
방출 전류 Ie, 소자 전류 If 및 소자 전압 Vf 간의 관계에 대한 전형적인 실시예를 제7도에서 도시하고 있다. 제7도를 참조해 보면, 방출 전류 Ie가 소자 전류 If보다 상당히 작기 때문에 임의의 단위로 표현되어 있다. 횡축과 종축 모두 선형스케일을 나타낸다.
제7도에서 알 수 있는 바와 같이, 본 발명에 따른 표면 전도형 전자 방출 소자는 방출 전류 Ie에 대해 3가지 특성을 갖는다.
일정 레벨(제7도에서 임계 전압 Vth라 칭함) 이상의 레벨을 갖는 소자 전압 Vf라 표면 전도형 전자 방출 소자에 인가되면, 방출 전류 Ie는 급격히 증가한다. 소자 전압 Vf가 임계 레벨 Vth 이하이면 방출 전류 Ie는 거의 검출되지 않는다. 즉, 본 발명에 따른 표면 전도형 전자 방출 소자는 방출 전류 Ie에 대해 분명한 임계 전압을 갖는 비선형 소자이다.
방출 전류 Ie가 소자 전압 Vf에 대해 단조 증가 특성(“MI 특성”이라 칭함)을 갖기 때문에, 방출 전류 Ie는 소자 전압 Vf에 따라 제어될 수 있다.
애노드 전극(21, 제6도 참조)에 의해 트랩되어진 방출 전하는 소자 전압 Vf가 인가되어지는 시간에 따라 정해진다. 즉, 애노드 전극(21)에 의해 트랩되어진 전하량은 소자 전압 Vf가 인가되어지는 시간에 따라 제어될 수 있다.
소자 전압 Vf에 대해 MI 특성을 갖는 방출 전류 Ie와 동시에, 소자 전류 If는 소자 전압 Vf에 대해 MI 특성을 갖는 경우도 있다. 상기 표면 전도형 전자 방출 소자의 특성에 대한 예가 제7도에서 도시된 연속선으로 나타나 있다. 제7도에서 도시된 점선은 소자 전류 If가 소자 전압 Vf에 대해 VCNR 특성을 갖는 경우를 나타낸다. 실현될 수 있는 특성은 표면 전도형 전자 방출 소자를 제조하는 방법과 측정 조건에 따라 정해진다. 표면 전도형 전자 방출 소자가 소자 전류 If가 소자 전류 Vf에 대해 VCNR 특성을 갖는 형이더라도, 방출 전류 Ie는 소자 전압 Vf에 대해 MI 특성을 갖는다.
방출 전류 Ie는 제7도에서 도시된 전계 보정 전극(7)에 인가해야 할 전압 Vc에 대해 변화한다. 제7도를 살펴보면, Vc1 ＞ Vc2 ＞ Vc3이므로, Ie는 통상 Vc에 대해 단조 증가한다.
본 발명에 따른 전자 방출 소자로부터 방출된 전류 Ie와 전계 보정 전극에 인가해야 할 전압 Vc 간의 관계가 제8도에 도시되어 있다. 제8도로부터 알 수 있는 바와 같이, 방출 전류 Ie는 보정 전압 Vc에 따라 상당히 변화된다. 보정 전압 Vc는 저전위측 소자 전극(4)에 대한 전압으로 정해진다. 즉, 보정 전압 Vc가 0 V일 때, 실현된 특성은 전계 보정 전극(7)을 갖지 않는 종래의 표면 전도형 전자 방출 소자의 특성과 거의 일치한다.
제8도에서 알 수 있는 바와 같이, 본 발명에 따른 전자 방출 소자로부터 방출된 전류 Ie는 전계 보정 전극(7)에 인가해야 할 전압 Vc가 증가되면 단조 증가한다. 상기 현상은 보정 전압 Vc가 애노드 전압 Va와 거의 일치할 때까지 유지된다. 제8도에서 도시된 경우에, 전자 방출 효율은 보정 전압 Vc가 약 200 V로 설정되면 종래의 표면 전도형 전자 방출 소자와 비교하여 약 10배까지 개선될 수 있다.
제8도로부터 알 수 있는 바와 같이, 본 발명에 따른 전자 방출 소자로부터 방출되는 전자량은 보정 전압 Vc를 저전위측 소자 전극(4)에 대해 부(-)로 함으로써 감소시킬 수 있다. 수 V 내지 수십 V의 부(-) 전압이 인가되면, 애노드 전극에 의해 트랩되어지는 전자량을 거의 0으로 할 수 있다. 즉, 애노드 전극에 의해 트랩되어지는 방출 전자량을 보정 전압 Vc를 변화시킴으로써 전환시킬 수 있다.
지금부터 본 발명에 따른 전자 방출 소자 상에 형광막을 갖고 있는 표시 장치에 대해 기술하기로 한다. 형광막이 활성화되어 전자 빔에 의해 광을 방출하게 되는 본 발명에 따른 표시 장치의 경우에 있어서, 형광판의 일부가 전자 빔의 강도분포로 인해 항상 전자 빔을 집중적으로 받기 때문에 “버닝(burning)”이라 칭하는 형태의 저하가 발생된다라는 사실이 공지되어 있다. 따라서, 형광판의 수명은 전자 빔의 강도가 가장 강한 부분에서의 저하게 의해 결정된다.
따라서, 형광판의 수명을 연장시키기 위해, 전자 빔을 균일하게 인가해야 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 전자 방출 소자는 방출되어야 할 전자량을 일정량으로 유지시키면서 전자 빔이 형광면에 인가되어지는 위치를 이동시킬 수 있다. 상세히 기술하자면, 시간의 경과 동안 정체점의 이동을 방지시키면서, 즉 제6 및 8도에서 도시된 다음의 파라미터를 일정값, 즉
으로 유지시키면서, 금속 백(115) 또는 예시된 투명 전극의 전위(애노드 전위) Va 및 보정 전극의 전위 Vc는 전자들이 도달하는 형광판의 위치(형광 위치)를 이동시키도록 변화되어 형광판의 저하를 방지시킨다.
전계 보정 전극의 전위 Vc와 소자 전압 Vf는 Ie를 일정하게 하도록 동시에 변화될 수 있다.
본 발명에 따른 전자 방출 소자의 상기 특성으로 인해, 방출되어지는 전자의 양은 다수의 소자를 갖는 전자원 또는 화상 생성 장치에서도 공급된 신호에 응답하여 쉽사리 제어될 수 있다. 따라서, 여러 산업 분야에 응용할 수 있다.
지금부터 본 발명에 따른 다수의 표면 전도형 전자 방출 소자를 배치한 본 발명에 따른 전자원의 일실시예에 대해 기술하기로 한다. 처음에는, 표면 전도형 전자 방출 소자의 구성 방법에 대해 기술하기로 한다.
배경 기술에서 기술된 사다리형 구성뿐 아니라, 본 발명에 따른 전자원에서의 표면 전도형 전자 방출 소자의 구성 방법의 경우, n개의 Y 방향 배선이 층간 절연층을 통해 m개의 X 방향 배선 상에 배열되며, X 방향 배선 및 Y 방향 배선이 표면 전도형 전자 방출 소자의 한쌍의 소자 전극에 연결되어지는 구성 방법을 사용할 수 있다. 이후 상기 구성을 “매트릭스 구성”이라 칭한다. 매트릭스 구성에 대해 지금부터 기술하고자 한다.
표면 전도형 전자 방출 소자의 기본 특성에 의해 표면 전도형 전자 방출 소자에서 방출되는 전자들은 전압이 임계 전압 이상이면 대향 전극에 인가되어지는 펄스 전압의 펄스 폭과 파고에 따라 제어될 수 있다. 만일 전압이 임계 전압 미만인 경우, 전자는 사실상 방출되지 않는다. 따라서, 다수의 표면 전도형 전자 방출 소자가 배치되어 있는 경우, 각 소자에 펄스 전압을 인가함으로써 표면 전도형 전자 방출 소자는 입력 신호에 응답하여 선택될 수 있으므로 전자 방출량을 제어할 수 있다. 이와 같이, 각 표면 전도형 전자 방출 소자를 선택하여 개별적으로 동작시키는데는 단지 단순 매트릭스 배선만이 필요로 된다.
단순 매트릭스 구성은 상기 원리를 토대로 형성된다. 본 발명에 따른 전자원의 실시예인 단순 매트릭스 구성을 갖는 전자원의 구조에 대해 제9도를 참조하여 보다 상세히 기술하고자 한다.
제9도를 참조해 보면, 기판(1)은 상술된 유리 플레이트이며, 기판(1) 상에 배치되는 본 발명에 따른 표면 전도형 전자 방출 소자의 개수와 형상들은 목적에 알맞도록 적당하게 정해진다.
기판(1) 상에는 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2, …, Dxm으로 표시된 외부 단자를 가지며, 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 모든 표면 전도형 전자 방출 소자에 사실상 동일한 전압이 인가될 수 있도록 물질, 두께 및 폭에 대해 설계된다.
Y-방향 배선(103)들은 전체 n개 비열되어 있으며 Dy1, Dy2, …, Dyn으로 표시된 외부 단자를 가지며, 이들 물질, 두께 및 폭은 X-방향 배선(102)과 동일하다.
n개의 전계 보정 전극 배선(106) 각각은 외부 단자 Do1, Do2, …, Don을 가지며 Y 방향 배선(103)과 동일하게 형성되며, 전계 보정 배선(106)은 Y 방향 배선(103)과 평행하게 교대로 형성된다.
m개의 X-방향 배선(102)과 n개의 Y-방향 배선(103)과 n개의 전계 보정 전극 사이에 층간 절연층(도시되지 않음)이 배치되어 매트릭스 배선 구조가 형성되도록 이들 배선들을 서로 전기적으로 절연시킨다. 여기서, m 및 n은 모두 양의 정수이다.
층간 절연층(도시되지 않음)은 SiO2등으로 제조되며 진공 침착법, 프린팅법 또는 스퍼터링법에 의해 형성된다. Y 방항 배선(103)과 전계 보정 전극 배선(106)을 갖는 기판(1)의 표면 전체가 부분적으로 희망 형상으로 형성된다. 층간 절연층의 물질, 두께 및 제조 방법은 X-방향 배선(102), Y-방향 배선(103)과, 전계 보정 전극(106) 간의 교차부에서 측정할 수 있는 전위차에 견뎌낼 수 있도록 선택된다.
표면 전도형 전자-방출 소자(104) 각각의 대향 배열된 전극(도시되지 않음)과 전계 보정 전극(도시되지 않음)은 m개의 X-방향 배선(102), n개의 Y-방향 배선(103) 및 n개의 전계 보정 전극(106)에 전도성 금속 등으로 제조되고 증기 침착법, 프린팅법 또는 스퍼터링법에 의해 형성된 결선(105)에 의해 전기 접속되어진다.
m개의 X-방향 배선(102), n개의 Y-방향 배선(103), n개의 전계 보정 전극(106), 및 결선(105)은 공통 원소 또는 상이한 원소로 부분적으로 또는 전체적으로 제조될 수 있다. 통상적으로 이들 물질들은 소자 전극용으로 열거된 후보물질에서 적절하게 선택될 수 있다. 표면 전도형 전자-방출 장치(104)는 기판(1) 상이나 층간절연층(도시 안됨) 상에 형성될 수 있다.
이하에서 상세히 기술될 바와 같이, 입력 신호에 응답하여 X-방향으로 배열된 표면 전도형 전자-방출 소자(104)의 행을 주사하기 위해, X 방향 배선(102)이 주사 신호를 인가시키기 위한 주사 신호 인가 수단(도시되지 않음)에 전기 접속되어 있다. Y-방향으로 배열된 표면 전도형 전자-방출 소자(104)의 각 열을 증가시키기 위해, Y-방향 배선(103)은 변조 신호를 공급하기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있다. 각각의 표면 전도형 전자-방출 소자(104)에 인가해야할 구동 전압은 표면 전도형 전자 방출 소자(104)에 인가되는 주사 신호와 변조신호의 전압차로서 공급된다.
지금부터, 상술된 단순한 매트릭스 구성의 전자원을 사용하여 형성된 본 발명에 따른 화상 생성 장치에 대해 제10 내지 12도를 참조하면서 기술하기로 한다. 제10도는 화상 생성 장치의 표시 패널(201)의 기본 구성을 나타내는 도면이다. 제11(a)도 및 제11(b)도는 형광막(114)을 나타내는 도면이며, 제12도는 NTSC 텔레비젼 신호에 따라 텔레비젼 화상을 표시하도록 동작하는 제10도의 표시 패널(201) 구동 회로에 대한 블럭도이다.
제10도를 참조해 보면, 본 발명에 따른 표면 전자-방출 소자가 상술된 바와 같이 배치되어 있는 전자원 기판(1)과, 전자원 기판(1)에 고정된 배면판(111)과, 유리 기판(113)의 내면 상에 형광막(114), 금속 백(115) 및 화상 생성 부재로서 동작하는것 등을 형성시켜 준비된 면판(116)과 지지 프레임(112)이 도시되어 있다. 프릿 유리(frit glass) 등을 배면판(111), 면판(116), 지지 프레임(112)의 접속부에 도포시키고 질소 분위기 중에서 10 분 이상 간 400 내지 500℃로 이들 부품들을 밀봉시키도록 베이킹시킴으로써 밀봉부(118)를 형성한다.
제10도에서, 참조 번호(102 및 103)는 각 전자-방출 소자(104)의 각 소자 전극(4, 5)(제1도 참조)에 접속된 X-방향 배선과 Y-방향 배선을 나타내며, 각 외부 단자 Dx1내지 Dxm과 Dy1내지 Dyn을 갖고 있다. 참조 번호(106)는 표면 전도형 전자 방출 소자(104)의 전계 보정 전극에 접속된 배선을 나타내며, 외부 단자 Dc1 내지 Dcn을 갖고 있다.
상기 실시예에서 밀봉부(118)가 면판(116), 지지 프레임(112) 및 배면판(111)으로 형성되었지만, 배면판(111)은 주로 기판(1)을 보강하기 위해 제공되는 것이기 때문에 기판(1)이 그 자체로 충분히 강하다면 배면판(111)을 생략할 수 있다. 만일 이러한 경우, 지지 프레임(112)이 기판(1)에 직접 결합될 수 있으므로 밀봉부(118)는 면판(116), 지지 프레임(112) 및 기판(1)으로 구성된다. 면판(116)과 배면판(111) 사이에 스페이서(도시되지 않음)라 칭하는 지지 부재를 삽입시킴으로써, 밀봉부(118)는 대기 압력에 대해 충분히 강해질 수 있다.
흑백 표시의 경우, 형광막(114)은 단지 형광 부재(122)만을 구비한다. 형광막(114)이 칼라 형광막인 경우, 형광막(114)은 흑색 스트라이프(제11(a)도) 또는 흑색 매트릭스(제11(b))로 불리는 흑색 전도 부재(121)와 형광 부재(122)로 구성된다. 흑색 스트라이프 또는 흑색 매트릭스는 칼라 화상을 표시하는데 필요한 3원색의 형광 부재(122) 간의 경계를 흑색화시켜 혼색 스트라이킹 등을 방지시키거나 또는 형광막(114)에 의해 외부광의 반사로 인한 콘트라스트 저하를 방지시키도록 제공된 것이다. 흑색 전도 부재(121)의 물질로서는 주 성분으로서 통상 흑연을 사용하는 물질을 사용하거나, 선택된 물질이 전도율을 가져 광 투과와 반사를 방지시킬 수 있는 임의 물질일 수 있다.
흑색 및 백색 또는 칼라 표시에는 상관없이 유리 기판(113) 상에 형광 물질(122)을 도포시키는데는 침전 또는 프린팅 기술을 적당하게 사용한다.
제10도에서 도시된 바와 같이, 형광막(114)의 내면 상에는 통상적으로 금속 백(115)이 배열된다. 금속 백(115)의 제공 이유는 형광 부재(122, 제11(a)도 및 제11(b)도)로부터 방출되는 광의 일부를 면판(116)쪽으로 반사시켜 휘도를 증가시키는 미러면으로서 작용시키고, 전자 빔을 가속시키기 위한 전압을 인가시키는 전극으로서 사용하고, 밀봉부(118)의 내부에서 발생된 음이온이 형광 부재에 부딪힐 때 초래될 수 있는 형광 부재의 손상을 보호하기 위해서 제공된 것이다. 금속 백(115)은 형광막(114)를 형성한 후 형광막(114)의 내면을 평탄화시키고(통상 “필르밍”이라 칭함) 진공 증착 등에 의해 형광막(114) 상에 A1막을 형성시킴으로써 준비될 수 있다.
면판(116)은 형광막(114)의 전도율을 증가시키기 위해 형광막(114)의 외면 상에 투명 전극(도시되지 않음)을 가질 수 있다.
칼라 표시의 경우 상기 밀봉 처리를 행할 때, 각 칼라의 형광 부재와 표면전도형 전자 방출 소자(104)는 그들의 위치를 만족스럽게 정렬시킴으로써 서로 대응시켜야 한다.
밀봉부(118)의 내부는 분위기의 진공도를 유기 물질들이 충분히 감소되어진 약 10-7토르로 만들기 위해 상기 안정화 처리와 동일하게 적당하게 가열시키면서 내부 기체가 배기 파이프(도시 안됨)를 통해 오일을 사용하지 않는 이온 펌프 또는 흡착 펌프 등의 배기 장치에 의해 배기되도록 밀봉된다. 밀봉부(118)를 밀봉시킨 후의 진공도를 유지시키기 위해 게터(getter) 처리를 행할 수 있다. 게터 처리는 밀봉부(118)를 밀봉시키기 직전 또는 직후에 행해진 저항 가열, 고주파 가열 등에 의해 밀봉부(118) 내의 소정 위치에 배열된 게터(도시 안됨)를 가열시킴으로써 증착막을 형성시키기 위한 처리이다. 게터는 통상 흡착 효과를 갖는 증착막을 형성시키는 주로 Ba 등으로 제조되어 예를 들어 10-7토르의 진공도를 유지한다.
포밍 처리 후 표면 전도형 전자 방출 소자를 제조하는 각 처리들은 통상 밀봉부(118)를 상술한 방법으로 밀봉하기 직전에 행해진다.
상술된 표시 패널(201)은 예를 들어 제12도에서 도시된 구조를 갖는 구동 회로에 의해 동작된다. 제12도에서, 참조 번호(201)는 표시 패널을 나타내며, 참조 번호(202)는 주사 회로를, 참조 번호(203)는 제어 회로를, 참조 번호(204)는 시프트 레지스터를, 참조 번호(205)는 라인 메모리를, 참조 번호(206)는 동기 신호 분리 회로를, 참조 번호(207)는 변조 신호 발생기를 나타내고, Vx 및 Va는 DC 전압원을 나타낸다.
제12도에서 도시된 바와 같이, 표시 패널(201)은 외부 단자 Dx1 내지 Dxm, 외부 Doy1 내지 Dyn 및 고전압 단자 Hv를 통해 외부 전기 회로에 접속된다. 외부단자 Dx1 내지 Dxm에는 m개의 행과 n개의 열을 갖는 매트릭스 형태로 표시 패널(201)에 매트릭스 배열된 표면 전도형 전자-방출 소자 그룹의 (n개의 소자의) 행을 하나씩 순차적으로 구동시키기 위한 주사 신호가 공급된다.
한편, 외부 단자 Dy1 내지 Dyn에는 상기 주사 신호에 응답하여 선택된 한 행의 표면 전도형 전자-방출 소자의 각각의 출력 전자 빔을 제어하기 위한 변조 신호가 공급된다.
외부 DC 전압원 Vc로부터 외부 단자 Dc1 내지 Dcn에 DC 전압이 공급된다. DC 전압은 통상 전자 방출 소자의 고전위측 소자 전극에 인가해야 할 전위 이상의 레벨로 설정되어 형광 부재에 도달할 수 있는 전자량을 증가시키는 효과를 달성할 수 있다.
예를 들어 10KV의 DC 전압이 DC 전압원 Va로부터 고전압 단자 Hv에 인가된다. DC 전압은 표면 전도형 전자 방출 소자로부터 방출된 전자 빔에 형광 부재를 활성화시키기 충분한 에너지를 공급시키는 가속 전압으로서 공급된다.
주사 회로(202)는 m개의 스위칭 소자(제12도에는 소자 S1 및 Sm만이 상세하게 도시됨)를 포함하고, 이들 각각은 DC 전압원 Vx의 출력 전압 또는 0[V](접지 전위 레벨)을 선택하고 표시 패널(201)의 단자 Dx1 내지 Dxm에 접속된다. 스위칭 소자 S1 내지 Sm 각각은 제어 회로(203)로부터 공급된 제어 신호 Tscan에 따라 동작한다. 실제로, 스위칭 소자 S1 내지 Sm은 FET와 같은 스위칭 기능을 갖는 소자들을 결합함으로써 용이하게 형성될 수 있다.
이 실시예에 따른 DC 전압원 Vx는 표면 전도형 전자-방출 소자의 특성(임계 전압)으로 인해 주사되지 않은 표면 전도형 전자 방출 소자에 인가되어질 구동전압이 임계 전압 이하로 감소되도록 정전압(임계 전압)을 출력하도록 설계되어 있다.
제어 회로(203)는 화상이 외부적으로 공급된 화상 신호에 따라 적절히 표시될 수 있도록 각 동작을 동기화시킨다. 또한 회로(203)는 아래에 설명되는 동기 신호 분리 회로(206)로부터 공급된 동기 신호 Tsync에 응답하여 제어 신호 Tscan, Tsft 및 Tmry를 발생시켜 각 부분에 공급시킨다.
동기 신호 분리 회로(206)는 외부적으로 공급된 NTSC 텔레비젼 신호로부터 동기 신호 성분과 휘도 신호 성분을 분리하기 위한 회로로서, 공지된 주파수 분리(필터) 회로를 이용하여 용이하게 구현시킬 수 있다. 동기 신호 분리 회로(206)에 의해 분리된 동기 신호가 잘 알려진 바와 같이 수직 동기 신호와 수평 동기 신호로 구성되어 있다. 기술을 간략히 하기 위해, 동기 신호를 Tsync로 표시하기로 한다. 한편, 텔레비젼 신호에서 분리된 화상의 휘도 신호를 간략히 기술하기 위해 DATA 신호로 표시한다. DATA 신호는 시프트 레지스터(204)에 공급된다
시프트 레지스터(204)는 제어 회로(203)로부터 공급된 제어 신호 Tsft에 따라 시계열 방식으로 직렬로 공급되는 DATA 신호에 대해 직렬/병렬 변환을 각 라인마다 행한다. 제어 신호 Tsft는 시프트 레지스터(204)의 시프트 클럭으로서 동작한다. 직렬/병렬 변환이 행해진(n개의 표면 전도형 전자-방출 소자를 구동시키기 위한 데이타에 대응하는) 화상의 각 라인의 데이타가 n개의 병렬 신호 Id1 내지 Idn으로서 시프트 레지스터(204)에서 출력된다.
라인 메모리(205)는 제어 회로(203)에서 나온 제어 신호 Tmry에 따라 필요한 시간 주기 동안 신호 Id1 내지 Idn의 내용인 화상의 각 라인의 데이타를 저장하는 기억 장치이다. 저장된 내용은 Idl′ 내지 Idn′으로서 출력되어 변조 신호 발생기(207)에 공급된다.
상기 변조 신호 발생기(207)는 화상 데이타 Id1′ 내지 Idn′ 각각에 따라 표면전도형 전자-방출 소자의 각각 동작을 적절히 구동하고 변조하는 신호왼이다. 변조신호 발생기(207)의 출력 신호는 단자 Dy1 내지 Dyn을 통해 표시 패널(201) 내의 표면 전도형 전자-방출 소자에 공급된다.
상술한 바와 같이, 표면 전도형 전자 방출 소자에 대한 분명한 임계 전압이 존재하며 소자는 임계 전압을 초과하는 전압만이 인가되어지는 전자를 방출시킨다. 전압이 임계 전압 이상으로 인가되면 표면 전도형 전자 방출 소자에 인가된 전압이 변화될 때 방출 전류가 변화된다. 표면 전도형 전자 방출 소자의 물질, 구성 및 제조 방법이 변화되면, 임계 전압 또는 인가 전압에 대한 방출 전류의 변화 정도도 변화된다. 다음의 기술은 어떠한 경우에도 적용된다.
펄스형 전압이 표면 전도형 전자-방출 소자에 인가될 때, 인가된 전압이 임계 레벨 미만인한 방출 전류는 실제로 발생되지 않고, 반면에 일단 인가된 전압이 임계 레벨 이상으로 상승하면 전자가 방출된다. 방출될 전자 빔의 강도는 전압 펄스의 파고를 변화시킴으로써 제어될 수 있다. 전자 빔의 전하의 총량은 전압 펄스의 펄스 폭을 변화시킴으로써 제어될 수 있다.
그러므로, 공급 신호에 응답하여 전자-방출 장치를 변조시키는데는 전압 변조 방법 또는 펄스 폭 변조 방법을 사용할 수 있다. 전압 변조를 사용한 경우, 변조 신호 발생기(207)는 소정 길이를 갖는 전압 펄스를 발생시키며, 공급된 데이타에 따라 펄스의 파고를 적절히 변조시킬 수 있는 전압 변조형 회로로 구성된다. 펄스 폭 변조의 경우에는, 변조 신호 발생기(207)는 소정의 파고를 갖는 전압 펄스를 발생시키며, 펄스 폭을 적절히 변조시킬 수 있는 펄스 폭 변조 회로로 구성된다.
시프트 레지스터(204) 및 라인 메모리(205)는 선택된 각 장치가 화상 신호를 직렬/병렬 변환 또는 저장시킬 수 있으면, 디지탈 또는 아날로그 신호형 으로 될 수 있다.
디지탈 신호형 장치가 사용된다면, 동기 신호 분리 회로(206)의 출력 신호 DATA는 동기 신호 분리 회로(206)의 출력부에 A/D 변환기를 배열시켜 디지탈시킬 필요가 있다.
상기 구성에 관련하여, 라인 메모리(205)의 출력 신호가 디지탈 신호인지 또는 아날로그 신호인지에 따라 변조 신호 발생기(207)로서 제공된 회로는 다소 변화될 수 있다.
즉, 디지탈 신호와 전압 변조 방법을 사용한 경우, 공지된 형의 A/D 변환기를 변조 신호 발생기(207)로서 사용할 수 있고 필요한 경우, 증폭기 회로를 부가적으로 사용할 수 있다. 디지탈 신호와 펄스 폭 변조 방법의 경우에는, 변조 신호 발생기(207)는 고속 발진기, 상기 발진기에 의해 발생된 파수를 계수하는 카운터 및 카운터의 출력값과 메모리의 출력값을 비교하는 비교기를 결합한 회로를 사용함으로써 구현될 수 있다. 필요한 경우, 변조된 펄스 폭과, 비교기의 변조 신호의 전압을 표면 전도형 전자-방출 소자의 구동 전압의 레벨까지 증폭시키는 증폭기를 부가할 수 있다.
한편, 아날로그 신호와 전압 변조 방법을 사용한 경우, 공지된 연산 증폭기를 포함하는 증폭기 회로를 변조 신호 발생기(207)로서 사용할 수 있고, 필요한 경우 레벨 시프트 회로를 부가할 수 있다. 아날로그 신호와 펄스 폭 변조 방법의 경우, 공지된 전압 제어형 발진 회로(VCO)가 필요하다. 필요한 경우, 표면 전도형 전자-방출 소자의 구동 전압까지 전압을 증폭시키는 증폭기를 부가시킬 수 있다.
본 발명에 따르고, 표시 패널(201) 및 구동 회로를 구비하는 화상 생성 장치의 경우에, 임의 전자-방출 소자는 전압이 외부 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn에 의해 인가될 때 전자를 방출시킨다. 고전압 단자 Hv에 의해 금속 백(115) 또는 투명 전극(도시 안됨)에 고전압을 인가함으로써 전자 빔을 가속화시키며, 가속화된 전자 빔이 형광막(114)과 충돌하여, 여기와 광 방출이 일어난다. 따라서 NTSC 신호에 따른 텔레비젼 표시를 행할 수 있다.
개략으로 기술한 상기 구성은 본 발명에 따른 화상 생성 장치를 얻는데 필요하다. 각 부분의 물질 등과 같은 상세한 것은 상기 기술에만 한정되지 않고 화상 생성 장치의 목적에 알맞게 선택될 수 있다. 상기에서는 NTSC 입력 신호에 대해 기술하였지만, 본 발명에 따른 화상 생성 장치는 NTSC 신호에만 국한되지 않는다. PAL 또는 SECAM 등의 다른 방법을 사용할 수 있다. 예를 들어, MUSE 방법으로 대표되는 고품위 TV 방법인 대다수의 주사선으로 이루어진 다른 TV 신호를 사용할 수 있다.
지금부터, 상기 사다리형 전자원과 본 발명에 따른 상기 전자원을 구비한 화상 생성 장치에 대해 제13(a)도, 제l3(b)도 및 제14도를 참조하여 설명하기로 한다.
먼저 제13(a)도를 참조하면, 참조 번호(1)는 기판을 표시하고, 참조 번호(104)는 표면 전도형 전자-방출 소자를 표시하며, 참조 번호(304)는 표면 전도형 전자-방출 소자(104)를 연결시키는 공통 배선을 나타낸다. 공통 배선(304) 각각은 외부 단 자 D1 내지 D10를 구비하고 있다.
다수의 표면 전도형 전자-방출 장치(104)는 기판(1) 상에 평행으로 배치되며, 배치된 표면 전도형 전자 방출 소자(104)는 소자행이라 칭한다. 다수의 상기 행이 배열되어 전자원을 형성한다.
적절한 구동 전압을 각 행마다 공통 배선(304)[예를 들어, 외부 단자 D1 및 D2의 경우에는 공통 배선(304)]에 인가함으로써 각 소자행을 독립적으로 구동시킬 수 있다. 보다 구체적으로 말하면, 전자-방출 임계 레벨을 초과하는 전압은 전자를 방출하도록 구동될 소자 행에 인가되는 반면에, 전자-방출 임계 레벨 이하의 전압은 나머지 소자 행에 인가된다. 외부 단자 D2 내지 D9에 대한 인접한 공통 배선(304), 즉 외부 단자 D2 내지 D9 중에서, D2와 D3, D4와 D5, B6과 D7, D8과 D9에 대한 공통 배선(304)을 동일 배선으로 통합시킴으로써 상기 구동 전압을 인가시킬 수 있다.
제14도는 사다리형 구성을 갖는 전자원을 포함한 표시 패널 구조도이다.
제14도를 참조해 보면, 참조 번호(302)는 그리드 전극을, 참조 번호(303)는 전자들이 통과되는 구멍을, D1 내지 Dm은 표면 전도형 전자 방출 소자의 각각에 전압을 인가시키는 외부 단자를, G1 내지 Gn은 그리드 전극(302)에 접속된 단자를, Dc1 내지 Don은 표면 전도형 전자 방출 소자 각각의 전계 보정 전극에 전압을 인가시키는 외부 단자를 나타낸다. 각 소자마다 공통 배선(304)은 기판(1) 상에서 통합된 동일한 배선으로 형성된다.
제14도를 참조해 보면, 제10도에서 도시된 것과 동일한 부호는 동일한 부분을 나타낸다. 제10도에서 도시되고 단순 매트릭스 구성을 갖는 표시 패널(201)과 다른 점은 그리드 전극(302)이 기판(1)과 면판(116) 사이에 배열되어 있다는 점이다.
기판(1)과 면판(116) 사이에는, 그리드 전극(302)이 배치되어 있다. 그리드 전극(302)은 표면 전도형 전자 방출 소자(104)에서 방출된 전자 빔을 변조시킬 수 있으며, 그리드 전극(302) 각각은 사다리형 구성의 소자행과 수직으로 배열된 스트라이프형 전극으로 형성되며 각각의 표면 전도형 전자 방출 소자(104)에 대응하여 전자 빔을 통과시키는 원형 구멍(303)을 갖고 있다.
그리드 전극(302)의 형상과 구성은 제14도에 도시된 것에만 국한되지 않는다. 예를 들어, 다수의 구멍(303)은 메쉬형 구성으로 형성될 수 있다. 그리드 전극(302)은 표면 전도형 전자 방출 소자(104) 주변 또는 인접하여 배치될 수 있다. 전계 보정 전극은 그리드로서 사용될 수 있다. 즉, 애노드에 도달할 수 있는 전자량은 제8도에서 도시된 바와 같이 전계 보정 전극에 인가되어지는 전압 Vc에 따라 변화될 수 있다. 즉 표면 전도형 전자 방출 소자(104)로부터 방출된 전자 빔이 변조될 수 있으므로, 사다리형 구성으로 소자행과 수직으로 배치된 전계 보정 전극에 인가되어지는 전압의 변화에 의해 라인마다의 화상을 다음의 방법으로 표시할 수 있다.
외부 단자 D1 내지 Dm 및 G1 내지 Gn이 구동 회로(도시 안됨)에 연결된다. 소자행의 순차 구동(주사)과 동기로 그리드 전극(302)의 라인에 화상의 한 라인마다의 변조 신호를 인가시킴으로써, 형광막(114)을 각 전자 범으로 조사하는 것을 제어할 수 있으므로 한 라인마다 화상이 표시되어진다.
상술한 바와 같이, 본 발명에 따른 화상 생성 장치는 단순 매트릭스 구성 또는 사다리형 구성을 사용할 수 있다. 따라서, 본 발명에 의하면 TV 방송 시스템용 상기 표시 장치와 TV 화상 시스템 또는 컴퓨터에 사용하기 위한 표시 장치로 동작할 수 있는 바람직한 화상 생성 장치를 얻을 수 있다. 또한, 본 발명에 따른 화상 생성 장치는 광감성 드럼을 구비한 레이저 프린터의 노출 장치로서 사용될 수 있다.
지금부터 본 발명의 실시예들을 상세히 기술하고자 한다.
[실시예 1]
이 실시예에서는 본 발명에 따르며 제1(a)도 및 제1(b)도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자를 제조하였다. 표면 전도형 전자 방출 소자를 사용함으로써, 지금부터 전자 방출 특성을 평가하기 위한 실험들에 대해 기술하고자 한다. 제1(a)도는 소자의 평면도이며, 제1(b)도는 소자의 단면도이다.
제4(a)도 내지 제4(c)도를 살펴보면, 본 발명에 따른 표면 전도형 전자 방출 소자를 제조하는 방법에 대해 기술하기로 한다.
[공정 a]
두께 0.5 pm의 실리콘 산화물 막을 세정한 소다 석회 유리 상에 스퍼터링 방법에 의해 형성시켜 기판(1)을 제조하였다. 그 후에, 소자 전극(4 및 5)과 전계 보정 전극(7)의 패턴을 기판(1) 상에 포토레지스트(Hitachi Chemical Co., Ltd.에서 제조한 RD-2000N-41)에 의해 형성시켰다. 진공 증착 방법을 사용하여 50 Å 두께의 Ti 막과 1000 Å 두께의 Ni 막을 순차로 침착시켰다. 포토레지스트 패턴을 유기 용매로 용해시켰으며, 침착된 Ni/Ti 막을 리프트 오프시켜 소자 전극(4 및 5)과 전계보정 전극(7)을 형성하였다.
소자 전극 간의 간격 G1은 2μm로 하였으며, 소자 전극의 길이 L1은 300μm로 하였다는 것에 주목해야 한다. 저전위측 소자 전극(4)의 폭 W1은 2μm로 하였으며, 간격 G2는 2μm로 하였다. 또한, 300μm 길이와 300μm 폭 W3을 갖는 전계 보정 전극(7)을 저전위측 소자 전극(4)의 외측에 근접 배치시켰다.
[공정 b]
이후에, 소자 전극 사이의 간격 G1과 간격 G1에 인접한 구멍을 갖는 마스크를 사용하였으며, 1,000 Å 두께의 Cr 막을 진공 증착 방법에 의해 침착 및 패턴화시켰다. Cr 막 상에, 유기 Pd(Okuno Pharmaceuticals에서 제조된 ccp 4230)를 스피너를 사용하여 스피너 코팅 방법에 의해 도포시킨 후, 10분 간 300℃에서 가열 베이킹 처리를 행하였다. 다음에, Cr 막을 산 에칭에 의해 에칭시켜 희망하는 전도성 박막(3)을 형성 하였다.
전도성 박막(3)의 길이 L2는 50μm로 하였다. 주로 팔라듐 산화물로 이루어진 이와 같이 형성된 전도성 박막의 두께는 100 Å이었으며, 그 시트 저항은 2 × 104Ω/?이었다.
[공정 c]
다음에, 소자 전극(4 및 5), 전계 보정 전극(7) 및 전자 방출부를 형성하기 위한 박막(3)을 갖는 기판(1)을 제6도에서 도시된 측정 및 평가 시스템의 진공 장치(57) 내에 배치시켰다. 다음에, 배기 펌프(58)를 진공 장치(57)에서 2 × 10-5토르의 진공도를 실현하도록 동작시켰다. 이후, 소자에 소자 전압 Vf를 인가시키는 전력원(51)을 동작시켜 소자 전극(4 및 5) 간에 전압을 인가시켰으며, 전류 흐름 처리(포팅 처리)를 행하여 전자 방출부(2)를 형성하였다. 포밍 처리는 제5(b)도에서 도시된 전압 파형을 사용하여 행하였다.
이 실시예에서, 포밍 처리는 제5(b)도에서 도시된 T1이 1ms로 설정되고, T2 가 10ms로 설정되고 삼각파 대신 구형파를 사용하고, 구형파의 파고(포밍 처리시의 피크 전압)를 0.1 V 스텝씩 증가시키도록 행해졌다. 포밍 처리 동안, 저항 측정 펄스를 0.1 전압과 함께 T2 사이에 동시에 삽입시켜 소자 저항을 측정하였다. 저항 측정 펄스로 측정된 측정값이 약 1 MΩ 또는 그 이상일 때 포밍 처리를 종료하였다. 동시에, 소자에 전압을 인가시키는 것을 종료하였다. 그 결과, 이 실시예에 따른 소자는 포밍 처리 동안 전압 Vf가 약 5.0 V이었다.
[공정 d]
다음에, 포밍 처리되어진 소자에 상기 공정 c에서와 같이 주기 T2, 펄스 폭 T1 및 파고 14 V를 갖는 구형파를 인가시켜 활성화 처리를 약 30분 간 행하였다. 진공 장치(57)의 진공도는 이 때 1.5 × 10-5토르이었다는 것에 주목할 필요가 있다.
이와 같이 제조된 전자 방출 소자를 소자 A라 칭하였다. 전계 보정 전극(7)을 생략한 것을 제외하고는 소자 A를 제조하는데 사용한 방법과 동일한 방법으로 비교 소자를 제조하였으며, 이 비교 소자를 소자 B라 칭하였다.
소자 A와 소자 B의 전자 방출 특성을 측정 평가 시스템을 연속으로 사용함으로써 측정하였다. 측정 조건들은 애노드 전극(21)에서 전자 방출 소자까지의 거리 h를 5mm로 하고, 애노드 전극(21)의 전위를 5 KV로 하고 진공 장치(57)의 진공도를 1 × 10-6토르로 하였다.
16 V의 소자 전압을 소자 A와 B 각각의 소자 전극(4 및 5) 사이에 인가시켜 소자 전류 If와 이때 흐르는 방출 전류 Ie를 측정하였다. 그 결과, 소자 A와 소자 B는 측정 과정의 이전 단계에서 측정된 것과 비교하여 보다 안정된 소자 전류 If와 방출 전류 Ie를 측정하였다.
소자 A의 전계 보정 전극(7)에 인가해야 할 전압 Vc를 변화시키면서 방출 전류 Ie를 측정하였다. 그 결과, 제15도에서 도시된 값들이 얻어졌다. 즉, 전자 방출 효율은 전계 보정 전극(7)에 인가해야 할 전압 Vc에 따라 변화되어 전자 방출 효율은 보정 전압 Vc에 대해 단조 증가 경향을 나타내었다. 상기 방정식(3)을 만족시킨 범위에서 상당히 우수한 전자 방출 효율이 얻어졌다. 보다 상세히 기술하자면, 보정 전압 Vc가 300 V이었고 소자 전압 Vf가 16 V이었을 때 소자 전류 If는 0.8 mA이었다. 따라서, 전자 방출 효율은 약 2.0 %이었다.
비교 소자 B는, 소자 전압 Vf가 16 V이었고, 소자 전류 If는 0.8mA이었고, 방출 전류 Ie가 0.8mA이었다. 따라서, 전자 방출 효율은 0.1 %이었다.
그 결과, 본 발명에 따른 소자 A는 종래 소자 B의 것의 약 20배 정도인 우수한 전자 방출 효율을 나타내었다. 즉, 소자 A에 의해 진공 내로 일시적으로 방출되는 전자의 일부가 전극으로 향하는 것을 방지시킬 수 있는 것으로 여겨졌다.
[실시예 2]
실시예 1에서는 소자 전극(4 및 5)이 배열되어 있는 동일 면 상에 전계 보정 전극(7)이 배치되도록 구성되었지만, 이 실시예에서는 소자 전극(4 및 5)이 형성되어진 동일 면 상에 있지 않는 위치에 전계 보정 전극(7)이 형성되어진 구조를 가졌다.
제16도를 참조해 보면, 동일 부호는 제1(a)도 및 제1(b)도에서 도시된 것과 동일한 부분을 나타낸다. 소자의 제조와 전자 방출 특성을 평가하기 위한 실험은 실시예 1과 동일하게 행하였다. 이에 대한 상세한 설명은 여기서는 생략하기로 한다.
이 실시예에서, 저전위측 소자 전극(4)의 폭 W1은 2μm이었고, 저전위측 소자 전극(4)과 전계 보정 전극(7) 간의 레벨 차는 2μm이었고, 저전위측 소자 전극(4)에서 전계 보정 전극(7)까지의 수평 방향 간격 G2는 4μm이었고, 전계 보정 전극(7)의 길이 L1은 300μm이었다.
실시예 1에서 사용된 것과 동일한 동작 조건들 하에서, 이 실시예에 따른 소자는, 소자 전류 If가 0.8mA이었고, 방출 전류 Ie가 전계 보정 전극(7)에 인가해야 할 전압 Vc에 대해 제17도에 도시된 바와 같이 변화되었다. 보정 전압 Vc는 실시예 1에서 필요한 것보다 크게 되어, Vc가 300 V 이었을 때, 전자 방출 효율은 약 1.5%이었다.
[실시예 3]
실시예 1 및 2에서는 전계 보정 전극이 고전위측 소자 전극에 인접 배치된 구조를 가졌지만, 이 실시예에서는 전계 보정 전극이 고전위측 소자 전극에 인접 배치된 구조를 가졌다.
제18(a)도는 이 실시예에 따른 소자의 평면도이고, 제18(b)도는 단면도이다.
제18(a)도 및 제8(b)도를 참조해 보면, 동일 부호는 제1(a)도 및 제1(b)도에서 도시된 것과 동일한 부분을 나타낸다. 소자의 제조와 전자 방출 특성을 평가하기 위한 실험은 실시예 1 및 2와 동일하게 행해졌으며 여기서는 상세한 설명은 생략하기로 한다.
이 실시예에서, 저전위측 소자 전극(4)의 폭은 2μm, 저전위측 소자 전극(4)과 전계 보정 전극(7) 간의 레벨 차가 2μm, 저전위측 소자(4)에서 전계 보정 전극(7)까지의 수평 방향 간격은 4μm, 전계 보정 전극(7)의 폭은 300μm이었다.
실시예 1에서 사용된 것과 동일한 동작 조건들 하에서, 이 실시예에 따른 소자는 소자 전류 If는 0.8mA이었고, 방출 전류 Ie는 전계 보정 전극(7)에 인가되어지는 전압 Vc에 대해 제19도에서 도시된 바와 같이 변화되었다. 방출 전류 Ie가 10V 부근의 영역에서 피크값을 가진 이유는 전계 보정 전극이 소자 전극보다 낮은 위치에 배치되었기 때문인 것으로 여겨졌다.
[실시예 4]
실시예 1 및 2에서는 전계 보정 전극(7)이 기판(1)의 표면으로부터 깊은 부분에 형성된 구조를 가졌지만, 이 실시예에서는 전계 보정 전극(7)이 제20도에서 도시된 바와 같이 소자 전극(4 및 5)보다 높은 위치(측정을 행하였을 때 애노드 전극에 인접한 위치)에서 기판(1) 상에 형성된 구조를 가졌다.
제20도를 참조해 보면, 동일 부호는 제1(a)도 및 제1(b)도에서 도시된 것과 동일한 부분을 나타낸다. 소자의 제조와 전자 방출 특성을 평가하기 위한 실험은 실시예 1과 동일하게 행해졌으며 여기서는 상세한 설명은 생략하기로 한다.
이 실시예에서, 저전위측 소자 전극(4)의 폭은 2μm, 저전위측 소자 전극(4)과 전계 보정 전극(7) 간의 레벨 차가 2μm, 저전위측 소자(4)에서 전계 보정 전극(7)까지의 수평 방향 간격은 4μm, 전계 보정 전극(7)의 폭은 300μm이었다.
실시예 1에서 사용된 것과 동일한 동작 조건들 하에서, 이 실시예에 따른 소자는 소자 전류 If는 0.8mA이었고, 방출 전류 Ie는 전계 보정 전극(7)에 인가되어지는 전압 Vc에 대해 제21도에서 도시된 바와 같이 변화되었다. 보정 전압 Vc는 실시예 1 및 2에서 필요한 것보다 낮게 될 수 있으므로, Vc가 300 V이었을 때 전자방출 효율은 약 2.3 %이었다.
[실시예 5]
실시예 2 및 3에서는 전계 보정 전극(7)이 소자 전극(4 및 5)과 평행하게 되도록 기판(1)의 표면에서부터 깊게 형성되어진 구조를 가졌지만, 이 실시예에서는 전계 보정 전극(6)이 제22도에서 도시된 바와 같이 소자 전극(4 및 5)에 대해 경사지도록 형성되어진 구조를 가졌다.
실시예 1에서, 전계 보정 전극(7)에 인가되어지는 전압의 레벨이 과도하게 증가하면, 모든 전자들은 전계 보정 전극(7)으로 향하여 전계 보정 전극(7)에 도달하였다. 이것의 이유는 전계 보정 전극(7)에 인가된 전압에 의해 형성된 전계는 애노드 전압으로 인해 바람직하지 않게 전계 보정 전극(7)의 상방에 형성된 전계보다 크게 되어졌기 때문이다.
따라서, 이 실시예에서는 상기 현상을 방지시키고 전자들이 전계 보정 전극(6)에 인가되는 전압에 의해 더 멀리 비행할 수 있도록 하기 위한 제22도의 구조를 가졌다.
제22도를 참조해 보면, 동일 부호는 제1(a)도 및 제1(b)도에서 도시된 것과 동일한 부분을 나타낸다. 소자의 제조와 전자 방출 특성을 평가하는 실험은 실시예 1과 동일하게 행해졌으며, 여기서는 상세한 설명은 생략하기로 한다.
이 실시예에 따른 표면 전도형 전자 방출 소자에서, 소자 전극(4 및 5) 간의 간격 L1은 2μm, 고전위측 소자 전극(5)의 폭 L2은 2μm, 고전위측 소자 전극(5)과 전계 보정 전극(6) 간의 간격은 4μm, 전계 보정 전극(6)의 폭 L4는 300μm, 스텝부의 높이 D1은 2μm, 전계 보정 전극(6)의 각도 θ는 45°이었다.
실시예 1에서 사용된 것과 동일한 동작 조건들 하에서, 이 실시예에 따른 소자는, 소자 전류 If가 1.5mA이었으며 방출 전류 Ie는 전계 보정 전극(6)에 인가되는 전압 Vc에 대해 제23도에서 도시된 바와 같이 변화되었다.
이 실시예에서는 실시예 1 및 2와 비교하여 동일한 효율을 얻기 위해서는 고전압 Vc를 필요로 한다. 전압 Vc의 레벨이 낮았을 때는 전자들이 전계 보정 전극(6)으로 향하지 않고 전자들은 애노드 전극(21)에 도달할 수 있으므로(제6도 참조) 우수한 효율 지점들이 피크 형태로 나타났다. 전압 Vc의 레벨이 높은 경우, 우수한 전자 방출 효율(Vc가 200V이었을 때 약 0.67 %)이 얻어졌다.
[실시예 6]
전자 빔을 사용한 표시 장치는 형광판의 일부가 전자 빔의 강도 분포에 따라 강한 전자 빔에 항상 노출되어 때때로 “버닝”이라 칭하는 저하가 발생한다는 문제에 봉착한다라는 사실이 공지되어 있다. 그러므로, 형광판의 수명은 전자 빔의 강도가 가장 강한 부분에서의 저하에 의해 결정된다.
따라서, 형광판 수명을 연장시키기 위해, 전자 빔들은 균일하게 인가되어야 한다. 이 실시예의 목적은 전자 빔을 균일하게 인가시키기 위한 것이다.
상기한 점에 비추어, 이 실시예의 목적은 일정한 효율을 유지하면서 전자 빔의 형상을 쉽사리 보정시킬 수 있는 구조와 제어 방법을 제공하기 위한 것이다.
이 실시예에 따른 전자 방출 소자의 구조는 실시예 1에 따른 것과 동일하였다. 제24(a)도 및 제24(b)도는 전계 보정 전극에 인가되는 전압과 애노드 전압이 동시에 변화되고 전계 특이점(상향 화살표로 표시된 점)이 일정하도록 제어를 행하였을 때의 전위 분포(연속선)와 전자들의 궤도(화살표)를 도시하는 개략도이다.
h/πb = 5 × 10-3[m]/(3.14 × 4 × 10-6)[m] = 400이므로, 이 실시예는 시간이 경과되어 Va + 400 Vc가 일정하게 되었을 때, 상술하면 Va + 400 Vc가 14000 V가 되었을 때 보정 전극의 전위가 25 V에서 30 V로 변화되고, 애노드 전위가 2 KV에서 4 KV로 변화되도록 구성되었다. 전자 방출 효율이 상기 전위가 변화된 후 변화되지 않았더라도, 전자들이 도달된 위치는 제24(a)도 및 제24(b)도의 상부에 도시된 강도 분포로 표시된 바와 같이 변화되었다. 형광 부재가 애노드 플레이트 상에 배치되었을 때 시간이 지남에 따라 행해진 상기 처리에 의해 형광 부재의 저하를 휘도 변화없이 방지시킬 수 있다.
[실시예 7]
실시예 7은 제9도에서 도시되고 단순 매트릭스 구성으로 배치된 본 발명에 따른 다수의 표면 전도형 전자 방출 소자로 형성된 전자원을 사용하여 제10도에서 도시된 화상 생성 장치를 제조한 구성을 가졌다.
제25도는 다수의 전도성 막이 매트릭스 배선된 기판(1)의 일부에 대한 평면도이다. 제26도는 제25도의 라인 26-26을 따라 절취한 단면도이다. 제9, 10, 25 및 26도를 참조해 보면, 동일 부호는 동일 소자를 나타낸다.
참조 번호(1)는 기판을 참조 번호(102)는 X 방향 배선(“상부 배선”으로도 칭함)을, 참조 번호(103)는 Y 방향 배선(“하부 배선”으로도 칭함)을, 참조 번호(106)는 전계 보정 전극 배선을, 참조 번호(3)는 전도성 막을, 참조 번호(4)는 저전위측 소자 전극을, 참조 번호(또는 고전위측 전극을, 참조 번호(401)는 층간 절연층을, 참조 번호(402)는 고전위측 소자 전극(5)과 하부 배선(103) 간의 전기 접속을 설정하는 접촉 구멍을 나타낸다.
초기에, 이 실시예예 따른 전자원을 제조하는 방법을 지금부터 순차로 기술하기로 한다.
[공정 a]
0.5μm 두께의 실리콘 산화물 막을 스퍼터링에 의해 충분히 세정한 소다 석회 유리 상에 형성시켜 기판(1)을 제조하였다. 다음에, 5nm 두께의 Cr 막과 600nm 두께의 Au 막을 진공 증착 방법에 의해 기판(1) 상에 순차로 적층시켰다. 다음에, 포토레지스트(Hoechst에서 제조한 AZ1370)를 스피너에 의해 회전 도포시킨 후 베이킹을 행하였다. 다음에, 포토마스크상을 노광시키고 현상시켜 하부 배선(103), 전계 보정 전극(7) 및 그 배선(106)의 레지스트 패턴을 형성하였다. 이후에, 침착된 Au/Cr막을 습식 에칭시켜, 희망 형상을 각각 갖는 하부 배선(103), 전계 보정 전극(7) 및 배선(106)을 형성하였다.
[공정 b]
다음에, 1.0μm의 두께를 갖는 실리콘 산화물 막에 의해 형성된 층간 절연층(401)을 RF 스퍼터링 방법에 의해 침착시켰다.
[공정 c]
공정 b 동안 침착된 실리콘 산화물 막에 접촉 구멍(402)을 형성시키기 위한 포토레지스트 패턴을 제조하였으며, 포토레지스트 패턴을 층간 절연층(401)의 에칭시에 사용하기 위한 마스크로서 사용하여 접촉 구멍(402)을 형성하였다. 또한 전계보정 전극(7) 상의 실리콘 산화물 막을 제거시켰다. 에칭은 CF4기체와 H2기체를 사용하여 RIE(반응성 이온 에칭) 방법으로 행하였다.
[공정 d]
이후에, 소자 전극의 패턴을 포토레지스트(Hitachi Chemical Co., Ltd.에서 제조한 RD-2000N-41)로 제조하였으며, 진공 증착 방법을 사용하여 5nm 두께의 Ti막과 100 nm 두께의 Ni 막을 순차 침착시켰다. 포토레지스트 패턴을 유기 용매로 용해시켰으며, 침착된 Ni/Ti 막을 리프트 오프시켜 소자 전극(4 및 5)을 형성시켰다. 소자 전극 간의 간격의 형상은 실시예 2에 따른 것과 동일하였다.
[공정 e]
상부 배선(102)의 포토 레지스트 패턴을 소자 전극(4 및 5) 상에 형성시킨 후, 5nm 두께의 Ti 막과 500nm 두께의 Au막을 진공 증착 방법에 의해 순차로 침착시켰다. 불필요한 부분들을 리프트 오프에 의해 제거시켜 희망 형상을 갖는 상부 배선(102)을 형성하였다.
[공정 f]
전자 방출부를 형성하기 위한 박막을 형성하기 위해, 소자 전극 간의 간격과 이 간격에 인접한 구멍을 갖는 마스크를 사용하여 1000Å 두께를 갖는 Cr막을 진공 증착 방법에 의해 침착시켜 패턴화시켰다. Cr 막 상에, 유기 Pd(Okuno Pharmaceuticals에서 제조한 ccp 4230)를 스피너를 이용하여 스피닝 코팅 방법에 의해 도포시킨 후, 10분 간 300℃에서 가열 베이킹 처리를 행하였다. 주로 팔라듐 산화물로 이루어진 전자 방출부를 형성하기 위한 이와 같이 형성된 박막(3)의 두께는 약 100 Å이었으며, 그 시트 저항은 5 × 104Ω/□이었다.
[공정 g]
Cr 막이 형성되었으며 베이킹 처리가 행해진 전자 방출부를 형성하기 위한 박막(3)을 산 에칭제로 에칭시켜 희망 패턴을 형성하였다.
[공정 h]
접촉 구멍(402)의 부분을 제외한 일부분에 레지스트를 도포시켜 패턴을 형성하였다. 다음에, 진공 증착 방법을 사용하여 5nm 두께의 Ti막과 500nm 두께의 Au막을 순차로 침착시켰다. 불필요 부분들은 리프트 오프에 의해 제거시켜 접촉구멍(402)을 매립시켰다.
상기 처리 결과로서, 절연 기판(1) 상에는 전계 보정 전극(7), 배선(106), 하부 배선(103), 층간 절연층(401), 상부 배선(102), 소자 전극(4 및 5)과 전자 방출부를 형성하기 위한 박막(3)이 형성되어 포밍 처리 받지 않은 전자원이 얻어졌다.
다음에, 다수의 전도성 박막(3)이 매트릭스 배선되어진 상기와 같이 제조된 기판(1, 제20도 참조)을 사용하여 화상 생성 장치를 제조하였다. 제조 과정에 대해 제10도 및 제11(a)도를 참조하면서 기술하기로 한다.
초기에, 다수의 전도성 박막(3)이 매트릭스 배선되어 있는 기판(1)(제25도 참조)을 배면판(111) 상에 고정한 후, 기판(21) 위로 5mm 위치에 지지 프레임(112)을 삽입한 채 면판[116 : 유리 기판(113)의 내면 상에 배치된 금속 백(115)과 화상을 형성하는 형광막(114)으로 구성]을 배치하였다. 다음에, 프릿 유리(frit glass)를 면판(116), 지지 프레임(112) 및 배면판(111)의 접속부에 도포하고 430℃에서 10분 이상간 베이킹하여 밀봉을 행하였다. 또, 프릿 유리에 의해 기판(1)을 배면판(111)에 고정시켰다.
화상 생성 부재로서 작용하는 형광막(114)은 칼라 표시를 위한 스트라이프형의 형광 부재(제11(a)도)이었다. 초기에, 흑색 스프라이프(black stripe)를 형성하여 각 칼라의 형광 부재(122)를 슬러리 방법에 의해 도포시켜 형광막(114)을 제조하였다. 흑색 스트라이프는 주 성분으로서 통상 사용되는 물질인 흑연 물질로 제조되었다.
금속 백(115)은 형광막(114)의 내면 상에 배치되었다. 형광막(114)을 준비한 후 금속 백(115)은 평탄화 처리(smoothing operation. 보통 “필르밍(filming)”이라고 칭함)를 형광막의 내면 상에 행한 후 그 위에 진공 증착 기법을 통해 알루미늄 층을 형성시킴으로써 준비되었다.
면판(116)은 형광막(114)의 외면 상에 그 전도율을 향상시키기 위해 투명 전극을 구비할 수 있지만, 형광막이 단지 금속 백(115)을 사용하여도 충분한 정도의 전도율을 나타내기 때문에, 이 실시예에서는 투명 전극을 사용하지 않고 있다.
칼라 표시의 경우 상기 밀봉 처리를 행할 때, 각 칼라의 형광 부재(122)와 표면 전도형 전자 방출 소자(104)는 그들의 위치를 만족스럽게 정렬시켜 서로 대응시켜야 한다.
밀봉부(118)의 내부를 진공 펌프에 의해 배기 파이프(도시 안됨)를 통해 1 × 10-6토르의 진공도까지 탈기시켰다. 다음에 외부 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn이 서로 연결되었고, 표면 전도형 전자 방출 소자(104)의 소자 전극(4 및 5)간에 전압을 인가시켰다. 다음에, 상기 포밍 처리를 행하여 전자 방출부(2)를 형성하였다.
포밍 처리는 제5(b)도에서 도시된 전압 파형으로 행해졌다(그러나, 삼각파 대신 구형파를 사용하였다). 이 실시예에서 T1은 1ms이었으며 T2는 10ms이었다.
이와 같이 형성된 전자 방출부(2)는 주 성분이 팔라듐 원소인 미립자들이 산포 배치되어 있는 상태이었으며, 각 미립자들의 평균 입자 크기는 30 Å이었다.
다음에, 포밍 처리시에 사용된 것과 동일한 T1 및 T2를 갖는 구형파(파고는 14V이었음)를 사용하였고 10-3토르의 아세톤을 도입시켜 소자 전류 If와 방출 전류 Ie를 측정하면서 활성화 처리를 행하였다.
다음에, 밀봉부(118)의 내부를 배기 파이프(도시 안됨)를 통해 약 10-7토르의 진공도까지 탈기시킨 후, 배기 파이프를 가스 버너로 가열시켜 용접을 행하여 밀봉부(118)를 밀봉시켰다. 밀봉이 행해진 후 진공도를 유지시키기 위해, 고주파 가열방법을 사용하여 게터 처리를 행하였으며, 게터의 주 성분은 Ba 등이었다.
이와 같이 제조된 표시 패널(201, 제10도 참조)에서, 용기의 외부 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn을 서로 연결시켰으며, 신호 발생 수단(도시 안됨)으로부터 주사 신호 및 변조 신호를 각 표면 전도형 전자 방출 소자(104)에 인가시켜 전자들이 방출되었다. 용기의 외부 단자 Dc1 내지 Dcn을 통해 일정 전압을 인가시키면서, 수 KV 이상의 고레벨 전압을 고전압 단자 Hv를 통해 금속 백(115)에 인가시켜 전자 빔이 가속되어 형광막(114)과 충돌하게 된다. 따라서, 여기와 광 방출이 발생되어 화상이 표시되었다.
이 실시예에서, 각 전자 방출 소자로부터 방출되는 전자량은 단순 매트릭스에 의해 각 전자 방출 소자를 동작시킴으로써 제어되었다. 상술된 바와 같이, 본 발명에 따른 전자 방출 소자로부터 방출되는 전자량은 전계 보정 전극에 인가되어지는 전압 Vc를 변화시킴으로써 변화될 수 있다. 따라서, 각 전자 방출 소자의 전계 보정 전극의 매트릭스형 배선에 의해 전압 Vc를 제어하여 각 전자 방출 소자로부터 방출되는 전자량이 제어되어진다.
[실시예 8]
제27도는 상기 표면 전도형 전자 방출 소자를 전자원으로서 사용한 표시 패널이 텔레비젼 전송으로 대표되는 여러 화상 정보원 중 임의 정보원으로부터 공급된 화상 정보를 표시할 수 있는 본 발명에 따른 화상 생성 장치의 블럭도이다.
제27도를 참조해 보면, 표시 패널(201), 표시 패널(201)의 구동 회로(1001), 표시 패널 제어기(1002), 멀티플렉서(1003), 디코더(1004), 입력/출력 인터페이스 회로(1005), CPU(1006), 화상 생성 회로(1007), 화상 메모리 인터페이스 회로(1008, 1009, 1010), 화상 입력 인터페이스 회로(1011), TV 신호 수신 회로(1012, 1013) 및 입력장치(1014)를 포함하고 있다.
이 실시예에 따른 화상 생성 장치가 화상과 음성 정보로 구성되는 텔레비전 신호를 수신할 때, 화상 표시와 동시에 음성을 재생한다. 음성 정보를 수신, 분리, 재생, 처리 및 기억하기 위한 회로들에 대한 설명은 본 발명의 특성에 직접 관련되지 않으므로, 이들에 대한 설명은 생략하기로 한다.
지금부터, 화상 신호의 흐름을 따라 장치의 구성 소자에 대해 설명하기로 한다.
우선, TV 신호 수신 회로(1013)는 전자기파나 공간 광 통신망을 이용한 무선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다.
수신되는 TV 신호의 방식은 특정 형태에 국한되지 않으며, NTSC 방식, PAL 방식 또는 SECAM 방식은 사용할 수 있다. 예를 들어, MUSE 시스템으로 대표되는 소위 고품위 TV인 대다수의 주사선으로 이루어진 TV 신호는 대형 표시 장치 또는 대다수 픽셀 표시 장치를 형성하는데 적합한 상기 표시 패널의 장점을 이용하기에 바람직한 신호원이다.
상기 TV 신호 수신 회로(1013)에서 수신된 TV 신호는 디코더(1004)로 출력된다.
TV 신호 수신 회로(1012)은 동축 케이블이나 광 섬유를 사용하는 유선 전송시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. TV 신호 수신회로(1013)와 같이, 여기서 수신되는 TV 신호의 방식도 특정 형태로 제한되지 않으며 이 회로(1012)에 의해 수신되는 TV 신호도 디코더(1004)로 전송된다.
화상 입력 인터페이스 회로(1011)은 TV 카메라 또는 촬상 스캐너(image pick-up scanner) 같은 화상 입력 장치로부터 전송된 화상 신호를 수신하기 위한 회로이다. 이 회로도 또한 수신한 화상 신호를 디코더(1004)로 출력한다.
화상 메모리 인터페이스 회로(1010)는 비디오 테이프 레코더(이후 VTR로 칭함)에 저장된 화상 신호를 수신하기 위한 회로로서, 수신된 화상 신호는 또한 디코더 (1004)로 전송된다.
화상 메모리 인터페이스 회로(1009)는 비디오 디스크에 저장된 화상 신호를 수신하기 위한 회로로서, 수신된 화상 신호는 또한 디코더(1004)로 전송된다. 화상 메모리 인터페이스 회로(1008)는 소위 정지 디스크 같은 정지 화상 데이타를 저장하는 장치에 저장되어 있는 화상 신호를 수신하는 회로로서, 수신된 정지 화상 신호는 또한 디코더(1004)로 전송된다.
입력/출력 인터페이스 회로(1005)는 본 실시예에 따른 장치와 외부 컴퓨터, 컴퓨터망 또는 프린터를 접속하기 위한 회로이다. 이 회로는 화상 데이타와 문자 및 그래픽 정보의 입출력 작업과, 경우에 따라 본 실시예에 따른 화상 생성 장치의 CPU(1006)로 또는 CPU로부터 제어 신호와 수치 데이타에 대한 입력/출력 작업을 수행한다.
화상 생성 회로(1007)는 입력/출력 인터페이스 회로(1005)를 통해 외부의 출력 신호원으로부터 또는 CPU(1006)로부터의 문자 및 그래픽 정보와 화상 데이타에 근거하여 표시될 화상 데이타를 생성시키기 위한 회로이다. 이 회로(1007)는 화상 데이타와 문자 및 그래픽 정보를 저장하는 기록가능 메모리, 문자 코드에 대응하는 화상의 패턴을 저장하는 판독 전용 메모리 및, 화상 데이타를 처리하는 처리기를 포함하고 있다.
화상 생성 회로(1007)에 의해 생성된 표시를 위한 화상 데이타는 디코더(1004)로 전송된다. 화상 데이타는 입력/출력 인터페이스 회로(1005)를 통해 외부컴퓨터망 또는 프린터로 전송될 수 있다.
CPU(1006)은 주로 본 실시예에 따른 표시 장치의 제어, 표시 화면 상에 표시될 화상의 생성, 선택 및 편집에 관한 작업을 수행한다.
예를 들면, CPU(1006)은 제어 신호를 멀티플렉서(1003)로 전송하여, 표시 패널 상에 표시될 화상에 대한 신호를 적절히 선택하고 조합한다. 동시에, CPU(1006)는 표시 패널 제어기(1002)에 대한 제어 신호를 표시 장치의 작업을 적절히 제어하도록 표시될 화상 신호에 따라 발생시켜, 화상표시 주파수, 주사 방법(예컨대, 비월 주사 또는 비비월 주사 방법), 프레임 당 주사선의 수가 제어된다. 또한, CPU(1006)은 화상 데이타와 문자 및 그래픽 정보를 화상 생성 회로(1007)로 직접 전송하거나 입력/출력 인터페이스 회로(1005)를 통해 외부 컴퓨터 및 메모리를 액세스하여 화상 데이타와 문자 및 그래픽 정보를 얻는다.
CPU(1006)은 예를 들어 퍼스널 컴퓨터의 CPU 또는 워드 프로세서 같이 데이타를 생성 및 처리하는 작업을 포함하여 다른 작업에도 관여하도록 수행될 수 있다. 또한, CPU(1006)은 입/출력 인터페이스 회로(1005)을 통해 외부의 컴퓨터망에 접속되어 외부 컴퓨터망과 협력하면서 수치 계산 등의 작업들을 수행할 수 있다.
입력 장치(1014)는 사용자가 데이타 및 명령어와 프로그램을 CPU(1006)로 입력하는데 사용되며, 입력 장치는 예를 들어 키보드, 마우스, 죠이스틱, 바코드 판독기 및 음성 인식 장치 등의 여러가지 다양한 입력 장치 중에서 선택할 수 있다.
디코더(1004)는 상기 회로(1007 내지 1013)를 통해 입력된 여러 화상 신호를 3원색 신호, 밝기 신호, 그리고 I 및 Q 신호로 역변환하는 회로이다. 디코더(1004)는 점선으로 도시된 바와 같이, 화상 메모리를 포함하는 것이 바람직하다. 그 이유는 MUSE 방식의 것과 같이 역변환을 행할 때 화상 메모리를 필요로 하는 TV 신호를 사용하기 때문이다.
화상 메모리의 제공으로, 정지 화상을 표시할 수 있다. 화상 처리와 화상의 솎아냄(thinning), 보간, 확대, 축소 및, 합성 등의 화상의 편집 등의 작업이 용이해진다.
멀티플렉서(1003)는 CPU(1006)가 제공하는 제어 신호에 따라 표시될 화상을 적절하게 선택하는데 사용된다. 즉, 멀티플렉서(1003)는 디코더(1004)로부터의 역변환된 화상 신호에서 희망 화상 신호를 선택하여 이를 구동 회로(1001)에 출력한다. 상기 경우에, 단일 프레임을 표시하는 시간 주기 내에서 화상 신호를 선택함으로써 멀티스크린 TV 장치에서 가능한 바와 같이 한 프레임을 다수의 영역으로 분할시켜 분할된 표시 영역 상에 서로 다른 화상을 표시할 수 있다.
표시 패널 제어기(1002)는 CPU(1006)로부터 전송된 제어 신호에 따라 구동회로(1001)의 동작을 제어하기 위한 회로이다.
특히, 표시 패널 제어기(1002)는 표시 패널의 기본 동작에 관한 동작으로서 표시 패널을 구동시키는 전력원(도시되지 안음)의 동작 시퀀스를 제어하기 위한 신호를 구동 회로(1001)에 출력시킨다. 이 제어기(1002)는 또한 표시 패널(201)의 구동 방법에 관한 동작으로서, 화상 표시 주파수와 주사 방식(예컨대, 비월 주사 또는 비비월 주사)을 제어하기 위한 신호를 구동 회로(1001)에 출력한다. 이 표시 패널제어기(1002)는 또한 표시될 화상의 품질을 밝기, 콘트라스트, 색조 및 샤프니스(Sharpness)에 대해 제어하기 위한 제어 신호를 구동 회로(1001)에 출력시킨다.
구동 회로(1001)는 표시 패널(201)에 인가되는 구동 신호를 생성하기 위한 회로이다. 구동 회로(1001)는 상기 멀티플렉서(1003)로부터 입력되는 화상 신호와 상기 표시 패널 제어 장치(1002)로부터 입력되는 제어 신호에 따라 동작한다.
각 부분의 기능은 상기한 바와 같이 구성된다. 이 실시예에 따르며 제22도에 도시된 구성을 갖는 화상 생성 장치는 표시 패널(201) 상에 각종의 화상 정보원으로부터 제공되는 각종 정보를 표시할 수 있다. 보다 상세히 기술하자면, 텔레비젼 방송의 화상 신호와 같은 화상 신호는 디코더(1004)에 의해 역변환된 후, 멀티플렉서(1003)에 의해 선택되어 구동 회로(1001)에 출력된다. 반면, 표시 패널 제어기(1002)는 표시될 화상 신호에 따라 구동 회로(1001)의 동작을 제어하기 위한 제어신호를 발생시킨다. 다음에, 구동 회로(1001)는 상기 화상 신호와 제어 신호에 따라 구동 신호를 표시 패널(201)로 공급한다. 그 결과로서, 화상이 표시 패널(271) 상에 표시된다. 상술한 모든 동작은 CPU(1006)에 의해 총괄적으로 제어된다.
본 발명에 따른 화상 생성 장치는 화상 생성 회로(1007)에 의해 발생된 디코더(1004)에 포함된 화상 메모리에서 선택된 정보와 공급된 정보를 표시할 수 있다. 또한, 본 발명에 따른 화상 생성 장치는 화상의 확대, 축소, 회전, 이동, 엣지 강조, 솎아냄, 보간, 색 변환 및 종횡비의 변경 등을 포함하는 여러가지 화상 처리 작업과, 화상들의 합성, 소거, 접속, 대체 및 부가하는 등의 편집 작업을 수행할 수 있다. 비록 이 실시예에서 설명하지는 않았지만, 상기 화상 생성 처리와 화상 편집과 동일하게 음성 정보 처리와 편집 작업 전용의 회로가 제공될 수 있다.
따라서, 이 실시예에 따른 화상 생성 장치는, 한 장치로서, 텔레비전 방송용의 표시 장치, 원격지간 화상 회의용의 단말 장치, 정지 및 동 화상(picture)용의 화상 편집 장치, 컴퓨터용 단말 장치, 워드 프로세서 같은 사무실용 단말 장치, 게임기등으로 소용될 수 있다.
물론 제27도는 다수의 표면 전도형 전자 방출 소자를 배치시켜 제조한 전자원이 구비된 표시 패널을 포함하는 화상 생성 장치의 가능한 구성 중 단지 한 예를 도시하는 것으로서 본 발명이 이것에만 제한되는 것이 아니라는 것은 말할 것도 없다.
예를 들면, 용도에 따라 제22도의 회로 구성 소자 중 사용 목적에 부합되지 않는 회로들은 생략할 수도 있다. 필요에 따라 다른 회로를 부가시킬 수 있다. 예를 들어, 본 발명에 따른 표시 장치를 TV 전화기에 이용하려면, 텔레비전 카메라, 마이크로 폰, 발광 장치 및 모뎀을 포함한 송신/수신 회로 같은 부품을 적절하게 부가할 수 있다.
본 발명에 따른 화상 생성 장치는 표면 전도형 전자 방출 소자를 구비하는 전자원을 구비하므로, 표시 패널이 박막으로 되어 화상 생성 장치의 깊이를 감소시 킬 수 있다. 또한, 표면 전도형 전자 방출 소자로 형성된 전자원을 구비한 표시 패널에 의해 스크린의 크기를 증대시킬 수 있고, 우수한 휘도를 얻을 수 있으며, 만족할 만한 시계 특성을 얻을 수 있으므로, 본 발명에 따른 화상 생성 장치는 매우 생동감있는 화상을 표시할 수 있다.
상술된 바와 같이, 본 발명에 따르면, 전자 방출부는 충분히 크며 기판과 평행으로 형성되어 전자를 방출시키는 전계를 가지며, 전자 방출부 근방의 부분이 전자가 전극으로 향하는 것을 방지시켜 매우 효율적인 전자 방출 소자를 얻을 수 있다.
다수의 전자 방출 소자를 배치시켜 형성한 대형 전자원은 각 전자 방출 소자의 전자 방출 효율을 개선시킬 수 있다. 상기 전자원을 구비한 화상 생성 장치는 휘도를 개선시키며 콘트라스트를 증가시켜 화질이 충분히 개선된다.
전자 방출 효율을 개선시킴으로써 전력 소모를 감소시킬 수 있으며 부하를 감소시킬 수 있는 주변 회로를 갖는 저가의 장치를 제공할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 칼라 화상에 적합하며, 우수한 휘도와 고콘트라스트 및 우수한 화질을 나타내는 대형 평면 표시 장치를 제조할 수 있다.
지금까지 비록 본 발명을 특정 실시예에 대해서만 기술하였지만, 본 발명의 사상 및 범주를 벗어나지 않는 한 본 기술 분야에 숙련된 사람들은 여러가지의 다양한 변형 실시예가 가능하다는 것은 주지의 사실이다.

Claims (24)

  1. 애노드 전극과 전자 방출 소자를 포함하되, 상기 애노드 전극은 상기 전자 방출 소자 위에 배치되어지는 전자 방출 장치에 있어서, 상기 전자 방출 소자는 서로 대향하고 있는 저전위측 전극 및 고전위측 전극과, 상기 저전위측 전극 및 상기 고전위측 전극에 접속되며 균열부를 갖는 전자방출부를 포함하는 전도성 막과, 상기 저전위측 전극 또는 상기 고전위측 전극에 인접하여 배치되고 전계의 특이점-상기 특이점은 상기 저전위측 전극과 상기 고전위측 전극 사이에 전압을 인가하고 상기 애노드 전극에 전자 흡인용 전위를 인가함으로써 발생되어짐-이 전계 보정 전위를 독립적으로 인가함으로써 상기 균열부에 근접될 수 있도록 하게 하며, 상기 전계 보정 전위는 상기 저전위측 전극 및 상기 고전위측 전극의 전위보다 높은 전계 보정 전극을 포함하는 전자 방출 장치.
  2. 제1항에 있어서, 상기 전계 보정전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면 위에 배치되어지는 전자 방출 장치.
  3. 제1항에 있어서, 상기 전계 보정 전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면보다 아래에 배치되어지는 전자 방출 장치.
  4. 제1항에 있어서, 상기 전계 보정 전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면에 대해 경사진 평면 상에 배치되어지는 것을 전자 방출 장치.
  5. 제1항에 있어서, 상기 균열부의 중심부로부터 상기 고전위측 전극 상에 형성된 전계의 상기 특이점까지의 거리 XS는 상기 균열부의 상기 중심부로부터 전자가 초기에 진공 내로 방출되어지는 위치까지의 거리 L과 하기의 방정식
    으로 표현되는 파라미터 C의 곱보다 짧으며, 여기서 Vf(볼트)는 상기 저전위측 전극과 상기 고전위측 전극 간에 인가되어지는 전압이며, Wf(전자 볼트)는 상기 균열부 근방의 물질의 일함수이며, e[쿨롱]는 기본 전하이며, 상기 저전위측 전극에 대해 상기 전계 보정 전극에 인가되어지는 전압을 Vc라고 가정하면, 거리 XS는 하기의 방정식
    으로 근사하게 주어지며, 여기서 h는 상기 전기 방출 소자로부터 상기 애노드 전극까지의 거리이며, n는 원주면 대 그 직경의 비이며, Va는 상기 애노드 전극에 인가되는 전압이며, b는 상기 균열부의 상기 중심부로부터 상기 전계 보정 전극과 상기 전계 보정 전계에 더 근접해 있는 상기 저전위측 전극 및 상기 고전위측 전극 중 어느 하나 간의 간격의 중심부까지의 거리인 것을 전자 방출 장치.
  6. 제1항, 제2항 내지 제5항 중 어느 한 항에 있어서, 기판 상에 다수의 상기 전자 방출 소자를 포함하는 전자 방출 장치.
  7. 제6항에 있어서, 상기 다수의 전자 방출 소자는 매트릭스형으로 배열되며, 상기 전자 방출 장치는 다수의 행 배선 및 다수의 열 배선을 더 포함하고, 상기 전자 방출 소자 각각의 한 측은 상기 행 배선 각각에 연결되며 상기 전자 방출 소자 각각의 다른 측은 상기 행 배선과 수직인 상기 열 배선 각각에 연결되어지는 전자 방출 장치.
  8. 제6항에 있어서, 상기 다수의 전자 방출 소자는 기판 상에서 사다리형 구성으로 배열되며, 상기 전자 방출 소자 각각의 두 단부는 평행하게 두 행 배선에 연결되며, 상기 전계 보정 전극은 상기 행 배선들과 수직인 열 배선에 연결되는 전자 방출 장치.
  9. 제5항에 있어서, Va 및 Vc는 파라미터 Va. hVc/(πb)를 일정값으로 유지시키는 시간 경과 동안 변화되는 전자 방출 장치.
  10. 제5항에 있어서, Vf 및 Vc는 방출 전류값을 일정하게 만드는 시간 경과 동안 동기로 변화되는 전자 방출 장치.
  11. 애노드 전극과 전자 방출 소자를 포함하되. 상기 애노드 전극은 화상 생성 부재를 포함하고 상기 전자 방출 소자 위에 배치되어지는 화상 생성 장치에 있어서, 상기 전자 방출 소자는 서로 대향되어 있는 저전위측 전극 및 고전위측 전극과, 상기 저전위측 전극 및 상기 고전위측 전극에 접속되고 균열부를 갖는 전자 방출부를 포함하는 전도성 막과, 상기 저전위측 전극 및 상기 고전위측 전극에 인접하여 배치되고 전위를 독립적으로 인가함으로써 전계의 특이점을 상기 균열부에 근접시킬 수 있는 전계 보정 전극을 포함하는 화상 생성 장치.
  12. 제11항에 있어서, 상기 전계 보정 전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면 위에 배치되어지는 화상 생성 장치.
  13. 제11항에 있어서, 상기 전계 보정 전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면보다 아래에 배치되어지는 화상 생성 장치.
  14. 제11항에 있어서, 상기 전계 보정 전극은 상기 저전위측 전극과 상기 고전위측 전극이 형성되어진 평면에 대해 경사진 평면 상에 배치되어지는 것을 화상 생성 장치.
  15. 제11항에 있어서, 상기 균열부의 중심부로부터 상기 고전위측 전극 상에 형성된 전계의 상기 특이점까지의 거리 XS는 상기 균열부의 상기 중심부로부터 전자가 초기에 진공 내로 방출되어지는 위치까지의 거리 L과 하기의 방정식
    으로 표현되는 파라미터 C의 곱보다 짧으며, 여기서 Vf(볼트)는 상기 저전위측 전극과 상기 고전위측 전극 간에 인가되어지는 전압이며, Wf(전자 볼트)는 상기 균열부 근방의 물질의 일함수이며, e[쿨롱]는 기본 전하이며, 상기 저전위측 전극에 대해 상기 전계 보정 전극에 인가되어지는 전압을 Vc라고 가정하면, 거리 XS는 하기의 방정식
    으로 근사하게 주어지며, 여기서 h는 상기 전기 방출 소자로부터 상기 애노드 전극까지의 거리이며, π는 원주면 대 그 직경의 비이며, Va는 상기 애노드 전극에 인가되는 전압이며, b는 상기 균열부의 상기 중심부로부터 상기 전계 보정 전극과 상기 전계 보정 전계에 인접하여 배치되어 있는 상기 저전위측 전극 또는 상기 고전위측 전극 간의 간격의 중심부까지의 거리인 화상 생성 장치.
  16. 제15항에 있어서, Va 및 Vc는 파라미터 Va + hVc/(πb)를 일정값으로 유지시키는 시간 경과동안 변화되는 화상 생성 장치.
  17. 제15항에 있어서, Vf 및 Vc는 방출 전류값을 일정하게 만드는 시간 경과 동안 동기로 변화되는 화상 생성 장치.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서, 기판 상에 다수의 상기 전자 방출 소자를 더 포함하는 화상 생성 장치.
  19. 제18항에 있어서, 상기 다수의 전자 방출 소자는 매트릭스형으로 배열되며, 상기 전자 방출 장치는 다수의 행 배선 및 다수의 열 배선을 더 포함하고, 상기 전자 방출 소자 각각의 한 측은 상기 행 배선 각각에 연결되며 상기 전자 방출 소자 각각의 다른 측은 상기 행 배선과 수직인 상기 열 배선 각각에 연결되어지는 화상 생성 장치.
  20. 제18항에 있어서, 상기 다수의 전자 방출 소자는 기판 상에서 사다리형 구성으로 배열되며, 상기 전자 방출 소자 각각의 두 단부는 평행하게 두 행 배선에 연결되며, 상기 전계 보정 전극은 상기 행 배선들과 수직인 열 배선들과 열 배선에 연결되는 화상 생성 장치.
  21. 제11항에 있어서, 상기 화상 생성 부재는 형광 부재를 포함하는 화상 생성 장치.
  22. 제9항 또는 제10항에 있어서, 기판 상에 다수의 상기 전자 방출 소자를 포함하는 전자 방출 장치.
  23. 제9항 또는 제10항에 있어서, 상기 다수의 전자 방출 소자는 매트릭스형으로 배열되며, 상기 전자 방출 장치는 다수의 행 배선 및 다수의 열 배선을 더 포함하고, 상기 전자 방출 소자 각각의 한 측은 상기 행 배선 각각에 연결되며 상기 전자 방출 소자 각각의 다른 측은 상기 행 배선과 수직인 상기 열 배선 각각에 연결되어지는 전자 방출 장치.
  24. 제9항 또는 제10항에 있어서, 상기 다수의 전자 방출 소자는 기판 상에서 사다리형 구성으로 배열되며, 상기 전자 방출 소자 각각의 두 단부는 평행하게 두 행 배선에 연결되며, 상기 전계 보정 전극은 상기 행 배선들과 수직인 열 배선에 연결되는 전자 방출 장치.
KR1019950046707A 1994-12-05 1995-12-05 전자 방출 소자, 전자원 및 화상 생성 장치 KR100278183B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP32929594 1994-12-05
JP94-329295 1994-12-05
JP95-197965 1995-07-12
JP19796595 1995-07-12
JP95-329431 1995-11-27
JP32943195A JPH0982214A (ja) 1994-12-05 1995-11-27 電子放出素子、電子源、及び画像形成装置

Publications (1)

Publication Number Publication Date
KR100278183B1 true KR100278183B1 (ko) 2001-02-01

Family

ID=27327449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046707A KR100278183B1 (ko) 1994-12-05 1995-12-05 전자 방출 소자, 전자원 및 화상 생성 장치

Country Status (6)

Country Link
US (1) US6262701B1 (ko)
EP (1) EP0716439B8 (ko)
JP (1) JPH0982214A (ko)
KR (1) KR100278183B1 (ko)
CN (1) CN1106657C (ko)
DE (1) DE69530826T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311201B2 (ja) * 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
DE69532690T2 (de) * 1994-09-22 2005-01-13 Canon K.K. Verfahren zur Herstellung einer Elektronen-emittierenden Einrichtung sowie einer Elektronenquelle und eines Bilderzeugungsgerätes mit derartigen Elektronen-emittierenden Einrichtungen
JP3631015B2 (ja) 1997-11-14 2005-03-23 キヤノン株式会社 電子放出素子及びその製造方法
JP3075535B2 (ja) * 1998-05-01 2000-08-14 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3397738B2 (ja) 1999-02-25 2003-04-21 キヤノン株式会社 電子源および画像形成装置
JP2000310969A (ja) * 1999-02-25 2000-11-07 Canon Inc 画像表示装置及び画像表示装置の駆動方法
JP2000311587A (ja) 1999-02-26 2000-11-07 Canon Inc 電子放出装置及び画像形成装置
JP3561176B2 (ja) 1999-05-14 2004-09-02 株式会社東芝 電子放出素子およびその製造方法
JP2001229808A (ja) 1999-12-08 2001-08-24 Canon Inc 電子放出装置
JP4298156B2 (ja) 1999-12-08 2009-07-15 キヤノン株式会社 電子放出装置及び画像形成装置
JP2001185019A (ja) * 1999-12-27 2001-07-06 Hitachi Powdered Metals Co Ltd 電界放出型カソード、電子放出装置、及び電子放出装置の製造方法
JP3658342B2 (ja) 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置
JP3610325B2 (ja) 2000-09-01 2005-01-12 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3639809B2 (ja) 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子，電子放出装置，発光装置及び画像表示装置
JP3658346B2 (ja) 2000-09-01 2005-06-08 キヤノン株式会社 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法
JP3639808B2 (ja) 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3634781B2 (ja) 2000-09-22 2005-03-30 キヤノン株式会社 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置
JP3768908B2 (ja) 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
US7411573B2 (en) * 2001-06-08 2008-08-12 Thomson Licensing LCOS column memory effect reduction
JP3703415B2 (ja) 2001-09-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
JP3605105B2 (ja) 2001-09-10 2004-12-22 キヤノン株式会社 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法
ATE366460T1 (de) * 2003-04-17 2007-07-15 Koninkl Philips Electronics Nv Anzeigeeinrichtung
US7633470B2 (en) * 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
KR20050104649A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 전자 방출 표시장치
US20060132052A1 (en) * 2004-10-14 2006-06-22 Ngk Insulators, Ltd. Electron-emitting apparatus and method for emitting electrons

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
US4818914A (en) * 1987-07-17 1989-04-04 Sri International High efficiency lamp
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP2617317B2 (ja) * 1987-07-28 1997-06-04 キヤノン株式会社 電子線発生装置
JP2610160B2 (ja) 1988-05-10 1997-05-14 キヤノン株式会社 画像表示装置
JP2782224B2 (ja) 1989-03-30 1998-07-30 キヤノン株式会社 画像形成装置の駆動方法
JP2981502B2 (ja) * 1990-09-25 1999-11-22 キヤノン株式会社 電子線発生装置及びそれを用いた画像形成装置と光信号供与装置
FR2669465B1 (fr) * 1990-11-16 1996-07-12 Thomson Rech Source d'electrons et procede de realisation.
DE69231624T2 (de) * 1991-10-08 2001-05-31 Canon Kk Elektronemittierende Vorrichtung, Elektronenstrahlerzeugungsgerät und diese Vorrichtung verwendendes Bilderzeugungsgerät
JP3072795B2 (ja) 1991-10-08 2000-08-07 キヤノン株式会社 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置
FR2685811A1 (fr) * 1991-12-31 1993-07-02 Commissariat Energie Atomique Systeme permettant de maitriser la forme d'un faisceau de particules chargees.
KR0156032B1 (ko) * 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
US5340997A (en) * 1993-09-20 1994-08-23 Hewlett-Packard Company Electrostatically shielded field emission microelectronic device
DE69407015T2 (de) * 1993-09-20 1998-03-19 Hewlett Packard Co Fokussier- und Ablenkelektroden für Elektronenquellen
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate

Also Published As

Publication number Publication date
DE69530826D1 (de) 2003-06-26
CN1132406A (zh) 1996-10-02
DE69530826T2 (de) 2004-03-11
CN1106657C (zh) 2003-04-23
EP0716439B8 (en) 2003-08-20
JPH0982214A (ja) 1997-03-28
EP0716439B1 (en) 2003-05-21
US6262701B1 (en) 2001-07-17
EP0716439A1 (en) 1996-06-12

Similar Documents

Publication Publication Date Title
KR100278183B1 (ko) 전자 방출 소자, 전자원 및 화상 생성 장치
KR0154358B1 (ko) 전자 방출 소자
JP2967334B2 (ja) 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法
KR100188979B1 (ko) 전자빔 장치 및 그 구동 방법
US6522054B2 (en) Electron-emitting device, electron source and image forming apparatus
US6306001B1 (en) Methods for producing electron-emitting device, electron source, and image-forming apparatus
US6586872B2 (en) Electron emission source, method and image-forming apparatus, with enhanced output and durability
KR100220135B1 (ko) 전자 방출 소자, 전자원 및 화상 형성장치의 제조방법
EP1335399B1 (en) Methods for producing electron-emitting device, electron source, and image-forming apparatus
JP3559689B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3062991B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3320299B2 (ja) 電子放出素子、電子源、および画像形成装置の製造方法
JPH0945226A (ja) 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法
JP3320310B2 (ja) 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法
JP3122879B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3091965B2 (ja) 電子源及び画像形成装置の製造方法
JP2884482B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JPH11233005A (ja) 電子源、画像形成装置及びこれらの製造方法、製造装置
JP2000082387A (ja) 電子源とその製造方法と駆動方法及び前記電子源を用いた画像形成装置とその駆動方法
JP2884496B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000021290A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH1012132A (ja) 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JPH09330648A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000243252A (ja) 電子源、画像形成装置、及びこれらの製造方法
JPH11260242A (ja) 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080925

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee