KR100277246B1 - 알루미늄 금속화부분 패터닝 방법 - Google Patents

알루미늄 금속화부분 패터닝 방법 Download PDF

Info

Publication number
KR100277246B1
KR100277246B1 KR1019970035860A KR19970035860A KR100277246B1 KR 100277246 B1 KR100277246 B1 KR 100277246B1 KR 1019970035860 A KR1019970035860 A KR 1019970035860A KR 19970035860 A KR19970035860 A KR 19970035860A KR 100277246 B1 KR100277246 B1 KR 100277246B1
Authority
KR
South Korea
Prior art keywords
aluminum
etching
metallization
patterning
aluminum metallization
Prior art date
Application number
KR1019970035860A
Other languages
English (en)
Other versions
KR19980018234A (ko
Inventor
무니어 디 나엠
스투어트 엠 번스
로즈마리 크리스티
비린더 그레발
월터 더블유 코콘
마사키 나리타
브루노 스풀러
치화 양
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션, 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트, 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 포만 제프리 엘
Publication of KR19980018234A publication Critical patent/KR19980018234A/ko
Application granted granted Critical
Publication of KR100277246B1 publication Critical patent/KR100277246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속화물 RIE는 에칭할 금속화물을 위에 갖는 기판의 위쪽과 아래쪽 양측에 위치된 전극들에 전력을 인가하여 트랜스포머 결합형 플라즈마를 생성함으로써 반응물들로서 Cl2와 HCl을 사용하여 낮은 전력과 낮은 압력으로 달성된다. 예를 들면, Ti/TiN으로부터 제조된 장벽층들 사이에 벌크 알루미늄 혹은 알루미늄 합금이 위치하는 3-층 금속화물들은 3-단계 프로세스로 에칭되는데, 여기서 비교적 적은 양의 Cl2는 상기 장벽층들의 에칭 동안 플라즈마내에서 사용되고 비교적 많은 양의 Cl2는 상기 벌크 알루미늄 혹은 알루미늄 합급층의 에칭 동안 사용된다. 에칭제 Cl2와 HCl 그리고 N2와 같은 불활성 가스의 조성비는, 에칭 동안 금속화물내에 형성되는 트렌치의 측벽 상에 RIE 동안 생성되는 반응 부산물들의 매우 얇은 측벽층이 형성되게 하는 식으로 제어된다. 상기 얇은 측벽층은 결함이 없는 측벽을 가진 서브마이크론 금속화물 도선들이 형성되도록 에칭의 등방성 성질을 개선한다. 수소(H2)는 상기 플라즈마에 부가될 수 있으며, 부식이 감소하도록 작용할 것이다.

Description

알루미늄 금속화부분 패터닝 방법
본 발명은 전반적으로 반도체 소자와 회로의 제조, 특히 반응성 이온 에칭(a reactive ion etch ; RIE)에서 서브-마이크론(sub-micron) 금속 에칭을 하기 위해 염소(Cl2)와 염화수소(HCl) 가스들을 사용하는 프로세스에 관한 것이다.
종래의 RIE 프로세스들은 비교적 높은 소스 전력(500Watts 이상) 및 염화붕소(BCl3)와 Cl2화합물들을 사용한다. BCl3의 사용에 대한 역사적인 이유는 이 BCl3가스가 에칭제(etchant)로서의 기능과 더불어 반응기(the reactor)내에서 산소(O2) 포착제(scavenger)로서의 기능을 수행하기 때문이다. O2(혹은 습기)의 분위기에서 BCl3는 B2O3와 Cl2로 해리된다. BCl3의 결점은 B2O3가 반응기내에서 미립자의 근원이라는 것이다.
15 밀리토르(mT) 보다 낮은 압력에서 동작하는 현대의 높은 이온 밀도 반응기들의 경우, O2혹은 습기 포착제들(scavenging agents)이 필요하지 않으므로 이러한 BCl3의 특성은 쓸모없다. 또한, 이와 같은 수법을 사용하는 높은 전력 프로세스들은 몇몇 문제점들을 갖는다. 이러한 문제점들 중의 하나는 빠른 속도로 레지스트가 부식되고 상당량의 기판 유전체, 즉 실리콘 이산화물(SiO2)이 손실된다는 것이다. 더욱이, 이러한 유형의 프로세스에서는 부식 및 소위 “마우스 바이트(mouse bite)”의 발생 가능성이 높다. “마우스 바이트”는 바람직하지 않은 Al-Cu(알루미늄 중에 0.5%의 구리 함유)의 측방향 손실로 특징되어진다. 제1도는 “마우스 바이트”의 주사 전자 현미경 사진(a scanning electron micrograph ; SEM)이고, 제2도는 부식의 예를 나타내는 SEM이다. 부식은 H2O의 분위기내에서 에칭된 금속선들의 측벽(side walls ; SW)에 대한 Cl2의 영향으로 발생한다. “마우스 바이트”는 측벽 패시베이션(passivation)의 부족으로 발생하는 부식의 형태이다.
종래의 금속 에칭에 있어서는, 이온 밀도가 측벽 프로파일을 제어한다고 추측되며, 높은 소스 전력(500 Watts 이상)은 높은 이온 밀도를 달성하기 위한 통상적인 방식이다. 지아오빙 등(Xiaobing et al.)에 의한 미국 특허 제 5,387,556호에는 HCl, Cl 함유 에칭제, 질소(N2)를 사용하여 알루미늄 및 알루미늄 합금을 에칭하는 프로세스, 즉 종래의 용량성 결합형 플라즈마 기술(capacitatively coupled plasma technology)을 사용하는 프로세스가 개시되어 있다. 용량성 결합형 플라즈마에 있어서, 전력은 챔버(chamber)의 상부 혹은 하부 중 하나에 공급되고, 플라즈마는 캐퍼시터로서 동작한다. 챔버내의 전력과 압력이 높을 수록 이온 밀도가 높아진다. 그러나, 전력과 압력이 높을 수록 측벽은 부식이 더욱 크게 되며 전하손상과 부식의 가능성이 증가된다. 또한, 지아오빙 등은 에칭 동안 자기장(a magnetic field)을 사용하였지만, 이는 웨이퍼 상의 반도체 소자가 전하손상에 직면할 가능성 때문에 바람직하지 않다. 할빌척 등(Harvilchuck et al.)에 의한 미국 특허 제 3,994,793 호에는 또한 할로겐 함유 에칭제들, 특히 염소, 브롬, 염산, 탄소 4염화물을 이용한 알루미늄의 RIE가 개시되어 있다. 할빌척은 또한 염소와 브롬 이온들로 에칭될 층에 대해 “스퍼터링(sputtering)”혹은 “이온충돌(bombarding)”을 행하는 용량성 결합형 플라즈마의 사용에 대해 개시하고 있다. 가와이(Kawai) 등에 의한 미국 특허 제 5,223,085 호에는 수소 할라이드로부터 생성된 플라즈마를 사용하는 층의 이방성 에칭이 개시되어 있다. 가와이 등에 의해 개시된 방법에서, 플라즈마는 전자 싸이클로트론 공진기(an electron cyclotron resonance ; ECR) 소스로부터 생성되고, 여기에서 높은 전력 입력들은 공진기 정합 구조에 의해 에너지를 플라즈마내의 전자들로 전송하는 데 사용된다.
본 발명의 목적은 Cl2및 HCl 가스들을 사용하는 낮은 전력 및 낮은 압력 RIE 프로세스 제공하여 서브-마이크론 알루미늄과 알루미늄 합금 에칭에서 더욱 수직한 측벽 프로파일을 생성하고 측벽의 부식을 감소시키고자 하는 것이다.
본 발명의 또 다른 목적은 자기장을 사용하지 않음으로써 웨이퍼 혹은 다른 기판 상의 소자에 대한 전하 손상들을 회피하는 에칭 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 티타늄을 기본으로 하는 보호 또는 “장벽(barrier)”층의 물리적 스퍼터링과 다층 금속화물의 제공을 위해 벌크 알루미늄 혹은 알루미늄 함금층들의 화학적 에칭을 사용하는 3-단계 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 에칭 프로세스 동안 등방성 에칭을 방지하는 것으로서 차후 부식원으로서 작용하지 않도록 측벽 스트립핑(stripping)에 의해 쉽게 제거되는 매우 얇은 측벽 “패시베이션” 혹은 “폴리머”또는 “침착”층을 형성할 수 있는 RIE 프로세스에서 반응물 가스들의 조성비를 제어하기 위한 제어 구조를 제공하는 것이다.
본 발명에 따르면, 알루미늄과 알루미늄 합금들은 낮은 전력(<350W)과 낮은 전압(<15 밀리토르(mT))을 사용하여 RIE에 의해 이방성으로 에칭됨으로써 높은 전력 RIE에 기인한 측벽 부식과 다른 문제들을 회피할 수 있다. 낮은 전력 프로세스를 사용하면, 또한 RIE 동안 알루미늄 혹은 알루미늄 합금들을 패터닝(pattern)하는데 사용되는 상부의 패턴화된 포토레지스트의 자외선(UV) 경화가 감소됨으로써 레지스트 스트립핑 동안에 포토레지스트가 손쉽게 제거될 수 있게 된다. 통상적으로, 직접 회로에 사용되는 알루미늄 금속화물들은 벌크 알루미늄 혹은 알루미늄 합금층이 상부와 하부 장벽층 사이에 중간 삽입된다. 상부와 하부 장벽층들은 통상적으로 티타늄 또는 티타늄 합금, 다른 금속들, 금속 합금 혹은 금속 질화물을 포함한다. 이들 3-층 금속화물들은 3-단계 프로세스를 사용한 본 발명에 따라 패턴화되며, 여기에서 반응물들의 조성 비율은 상부와 하부 장벽층들 내의 스퍼터링으로서 알려진 물리적 형태의 에칭과 벌크 알루미늄층 내의 화학적 에칭을 달성하도록 조정된다. 스퍼터링은 상부 장벽층을 돌파(breakthrough)하고 하부 장벽층들의 관통 에칭 후에 언더컷팅(undercutting)이 감쇠되게 한다. 이와 같은 3-단계 프로세스는 장벽층들의 에칭 동안에 염소 함유량을 감소시키고, 벌크 알루미늄 혹은 알루미늄 합금의 화학적 에칭 동안에 염소 함유량을 증가시킴으로써 간단하게 달성될 수 있다. 본 발명은 또한 알루미늄 금속화물의 RIE를 위한 반응물 가스들의 최적 조성 비율을 제공함으로써 가스 부산물로서 플라즈마 챔버로부터 제거되지 않는 탄소, 티타늄 화합물들, 산화 화합물들과 같은 에칭 생성물들이 에칭 프로세스 동안 금속화물내에 형성된 트랜치(the trench) 상에 매우 얇은 측벽 침착층을 생성되도록 한다. 반응물 가스들은 염소, HCl, 불활성 가스(예를 들어, 질소, 아르곤, 헬륨 등)를 포함한다. 이러한 측벽 침착층은 10-100Å 정도의 두께를 가지며 RIE 프로세스 동안 알루미늄 혹은 알루미늄 합금의 등방성 에칭을 방지하거나 혹은 감소시키는 능력을 가짐으로써, 양호하게 규정된 측벽 프로파일들이 제공된다. 얇은 측벽 침착층은 통상의 측벽 스트리핑 조작(예를 들어, CF4, 산소, H2O 가스(기상))에 의해 쉽게 제거된다. 두꺼운 측벽 폴리머는 금속선에 영향을 끼치는 Cl2를 더욱 많이 포함하기 때문에 측벽 침착층이 너무 두꺼우면 제2도에 도시된 바와 같은 부식이 발생되므로, 얇은 두께의 측벽 침착층을 형성시키는 것은 본 발명의 중요한 특징이다. 두꺼운 측벽 패시베이션은 또한 트랜치내에 제공되는 도선의 횡방향 칩 선폭 변화(ACLV)를 초래한다. 측벽 침착층의 두께를 조절하면 ACLV가 감소된다. 본 발명의 프로세스는 부식을 발생하지 않으며, 어떠한 “마우스 바이트”도 갖지 않는 에칭된 프로파일을 생성한다. 부식은 소자 수율과 소자 신뢰성이 떨어지게 하므로, 본 발명의 프로세스에 의하면 소자 수율과 신뢰성이 개선된다.
제1도는 BCl3에칭에서 “마우스 바이트”(부식의 형태)의 통상적인 예를 나타내는 주사 전자 현미경 사진(SEM).
제2도는 종래의 프로세스에서 발생된 부식의 예를 나타내는 SEM.
제3(a)도는 프로세스에 사용된 3-단계, 즉 상부 장벽층을 제거하기 위한 “돌파(break-through)” 단계와, 벌크 알루미늄 혹은 알루미늄 합금(즉, AlCu)을 에칭하기 위한 “메인-에칭(main-etch)”단계와, 하부 장벽층을 제거하기 위한 “오버 에칭(over etch)”단계에 대한 통상적인 종단점 흔적(둥 point trace)을 도시한 그래프.
제3(b), 3(c), 3(d)도는 본 발명에 따라 에칭된 3-부분으로 된 금속화물층의 순차적인 단면도.
제4도는 본 발명의 프로세스에 의해 얻은 것으로서, 부식과 마우스 바이트가 없는 금속 도선들의 측벽을 보여주는 SEM.
제5도는 에칭 이후에 Al-Cu 도선들의 측벽 프로파일(profile)을 나타내는 SEM.
제6도는 종래의 프로세스로 획득된 웨이퍼 상의 도선들에 비해 본 발명의 프로세스를 사용하여 제조된 웨이퍼 상의 도선들에 대한 전기적 쇼트 수율(electrical shorts yield)이 양호한 결과를 보이는 것을 도시한 비교 그래프.
제7(a)도와 제7(b)도는 종래의 Cl2/BCl3프로세스와 비교하여 본 발명의 프로세스에 따라 Cl2/HCl로 에칭된 웨이퍼들의 경우 시트 저항(sheet resistance)(전기적 바이어스)으로서 측정된 임계 치수(the critical dimension ; CD)의 분포가 상대적으로 촘촘함을 도시한 비교 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 하부 장벽 12 : 알루미늄 합금
14 : 상부 장벽 16 : 포토레지스트
트랜스포머 결합형 플라즈마(a transformer coupled plasma ; TCP)를 이용할때, 염소와 염화수소로 알루미늄과 알루미늄 합금들을 에칭하기 위해서는 높은 전력이 필요치 않다는 것이 발견되었다. 종종 “유도성 결합형 플라즈마”로 지칭되는 TCP에서 이온화 효율이 더 좋다. TCP에서는 상이한 전력원에 의해 에칭 챔버내의 상부 및 하부 전극들 모두에 전력이 인가되고, 플라즈마내 전자들의 잔류 시간(the residence time)이 통상적으로 길어지므로, 전자들의 충돌 회수 및 이온 발생이 증가되어 이온 밀도가 증가 된다. TCP에 사용되는 전극들은 변경되어 코일 등을 포함할 수 있다. TCP는 당해분야에 널리 알려져 있으며, LAM 9600과 같이 TCP를 이용하는 장비는 시중에서 구입 가능하다. 그러나, TCP를 수행하는 장비의 제조업체는 용량성 결합형 플라즈마를 사용한 과거를 경험 및 알루미늄과 알루미늄 합금과는 다른(예를 들어, 폴리미드와 다른 유전체 등의) 기판들을 에칭하기 위해 필요한 요건들 때문에 높은 전력 에칭(>500W)을 권장한다. 그러므로, 본 발명에서는 낮은 전력(<350W)과 낮은 압력(<15 밀리토르(mT))을 사용하여 RIE에 의해서 알루미늄과 알루미늄 합금들을 에칭할 수 있는가에 대해 구체적으로 고찰한다.
본 발명의 프로세스는 램 리서치 코포레이션(Lam Reseach Corporation) 사의 제품인 LAM 9600 장비로 수행하였으며, 이때 사용한 통상적인 가스 흐름 속도와 낮은 전력은 아래의 표 1에 개시된 바와 같다.
[표 1]
Figure kpo00001
표 1에는 에칭 챔버에 대한 최적 압력 범위를 6 내지 12 mT로 개시하였지만, 본 방법에 따른 RIE는 15 mT 보다 낮은 어떤 압력에서도 수행될 수 있음을 이해하여야 한다. “상부 전력”파라미터는 에칭되는 기판의 위에 위치한 상부 전극에 인가되는 전력이고, 한편 “하부 전력” 파라미터는 에칭되는 기판의 아래에 위치한 하부 전극에 인가되는 전력이다. 상부와 하부 전력들의 값은 플라즈마내의 이온 밀도와 기판 상의 이온 충돌 에너지를 조절한다. 에칭 프로세스 동안 때때로 하부 전력을 초과케할 수 있는데, 이같은 에칭 절차(the etching procedures)의 목적은 플라즈마내 전자들의 잔류 시간을 연장시킴으로써 플라즈마 내의 이온 밀도를 증가시키고자 하는 것임을 이해하여야 한다. 염소 이온들의 잔류 시간을 증가시키면 충돌 회수, 이온 발생 및 이온 밀도가 증가된다. 상부와 하부 전력을 변경하여 에칭 중인 금속화물의 측벽 프로파일 각도를 변화시킬 수 있는데, 바람직한 실시예에서는 상부와 하부 전력을 RIE 동안 조절하여 에칭 중인 금속화물 층 내에 수직 측벽들을 갖는 금속 도선이 형성되도록 할 것이다.
표 1은 전극 온도와 에칭 중인 기판의 후면 상에 가해진 후방 압력(backside pressure)에 대한 값들을 나타내고 있지만, 이들 값들은 응용에 따라 제안된 범위 밖으로 변화될 수 있으며 본 발명을 실행하는 데는 필요치 않음을 이해해야 한다.
전극 온도와 후방 압력은 단지 본 발명의 RIE가 낮은 온도와 압력으로 실행될 수 있음을 논증하기 위해 제시된 것일 뿐이므로, 프로세스는 또한 경제적이다.
표 1은 본 발명에 따른 RIE 에칭 프로세스의 이방성 특징을 보조 하는 Cl2, HCl, N2반응물들에 대한 값들을 나타낸다. 표 1에서는 질소가 불활성 가스로서 사용되는데, 아르곤 혹은 헬륨과 같이 다른 불활성 가스들도 또한 사용될 수 있다.
하지만, 다른 불활성 가스보다는 질소가 최종물(the end product)에서 마우스 바이트(mouse bites)를 제거하는 이점을 갖는다. 반응 가스들과 불활성 가스의 범위는 에칭 프로세스 동안 반응 챔버 밖으로 배출되지 않은 비가스 부산물들이 금속 화물내에 형성되는 트렌치들의 측벽 상에 침착되어 얇은 보호 층을 형성하도록 선택된다.
제3(b), 3(c), 3(d)도를 참조하면, 알루미늄 혹은 알루미늄 합금 금속화물은 통상적으로 하부 장벽층(10), 벌크 알루미늄 혹은 알루미늄 합금(12), 상부 장벽층(14)으로 구성됨을 알 수 있다. 장벽층(10)과 (14)는 통상적으로 5 내지 150 nm 정도의 두께를 갖고, 반면에 벌크 알루미늄 혹은 알루미늄 합금(12)은 100 내지 1500 nm 정도의 두께를 갖는다. 바람직한 알루미늄 합금은 0-5 wt% 농도의 Cu 및/또는 Si를 포함한다. 패턴화된 포토레지스트(16) 혹은 다른 패턴화된 마스크 재료(masking material)는 영역(18)이 노출되게 한다. 장벽층들은 통상적으로 티타늄 혹은 티타늄 합금으로 구성되지만, 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 바나듐(V), 니오브(No), 지르코늄(Zr), 레늄(Re), 하프늄(Hf), 금속 질화물(MeN) 혹은 금속-실리콘 질화물(Me-Si-N)과 같은 다른 금속 혹은 금속 합금(Me)으로 구성될 수 있다. 포토레지스트(16)는 여러 가지 재료 중의 어떤 것으로 구성될 수 있으며, 종래의 리소그라피(lithography)에 의해 패턴화되는 깊은(deep) UV(DUV) 타입 포토레지스트 혹은 중간(mid) UV 타입 포토레지스트는 이와 연관된 Al-Cu 금속에 대한 에칭물의 선택도가 5를 초과하기 때문에 본 발명의 실행에 바람직하다. 이에 적합한 포토레지스트는 Hoechst, Shipley, IBM, JSR, TOK 사의 AZ, Apex, JSR, TOK 제품이다.
금속화물의 에칭시에, 염화알루미늄과 같은 소정의 부산물들이 반응 챔버 밖으로 배출된다. 그런, 탄소 혹은 산소 또는 티타늄 혹은 다른 물질을 포함할 수 있는 비가스 부산물들은 트렌치의 형성 동안 영역(18)에 형성되는 트렌치의 측벽 상에 얇은 침착 필름 혹은 층(20)을 형성할 것이다. 이들 부산물들은 장벽층(14)으로부터 형성된 에칭 부산물들과 포토레지스트와 에칭물들의 반응으로부터 발생한다. 제3(c)도와 제3(d)도는 전체 금속화물 적층(layup)(10, 12, 14)을 통해 에칭을 수행할시에 침착된 충돌(20)을 도시한다.
본 발명의 특정한 이점은 에칭 동안에 자기장이 필요하지 않거나 혹은 사용되지 않는다는 것이다. 자기장이 사용되지 않기 때문에, 웨이퍼 혹은 다른 기판상의 소자에 전하 손상을 일으킬 수 있는 위험이 회피된다.
본 발명의 특정한 양상은 10-100Å 정도의 두께로 매우 얇은 측벽 침착층(20)을 직접 형성하는 것이다. 얇은 측벽 침착층(20)은 벌크 재료(12) 혹은 장벽층(10) 및 (14) 보다 반응 이온들에 대해 보다 더 저항력이 크기 때문에, 영역(18)을 더욱 등방성으로 에칭시키는 이점을 갖는다. 그러나, 침착층(20)이 너무 두꺼우면 영역(18)에 형성된 트렌치의 측벽들이 부식될 것인데, 그 이유는 측벽이 두꺼워질 수록 부식을 초래하는 염소가 더 많이 트랩(trap)되고 또한 ACLV가 증가될 것이기 때문이다.
표 1에 개시된 염소와 HCl과 불활성 가스와 조성비는 경험적 테스트를 통해 표 1에 개시된 낮은 압력 조건하에서 10-100Å 두께의 침착층(20)을 생성하도록 선택된다. 본 발명의 한 양상의 실시예에서, Cl2: HCl : 불활성가스의 조성비는 25-150 : 10-100 : 0-30가 바람직하고, 가장 바람직한 Cl2: HCl : 불활성가스의 조성비는 50-100 : 10-35 : 10-20이다.
반응 부산물들을 에칭 프로세스 동안 에칭 챔버 혹은 에칭 챔버로부터 나오는 도관(conduits)에 대해 분광 광도 측정법 혹은 다른 검출 기술들을 적용하여 동시에 분석할 수 있으며, 이렇게 검출된 반응 부산물들을 궤환 제어 루프에 사용하여 침착층(20)이 너무 두껍거나 혹은 너무 얇지 않도록(예를 들어, 10-100Å 두께가 바람직함) Cl2, HCl, 불활성 가스의 조성비를 조정할 수 있다고 또한 생각된다.
또한, 수소(H2)를 바람직하게는 0-100 sccm 범위의 양으로 플라즈마에 부가할 수 있는데, 이것은 부식을 감소시키는 데 유용할 수 있다. 수소는 비교적 안정한 HCl 생성물이 형성되게 자유 염소(free chlorine)와 반응함으로써 부식을 감소시킬 수 있다. 이에 부가하여, H2는 또한 측벽 상에 SiO2와 Si가 침착될 수 있게 함으로써 더욱 단단한 측벽이 형성되게 할 것이다.
금속화물을 통한 에칭 후, 침착층(20)은 증기 처리(H2O 가스), 산소 플라즈마, CF4처리와 같은 표준 측벽 스트리핑 절차를 사용하여 제거될 수 있다. 제4도와 제5도는 각각 부식과 마우스 바이트가 없는 금속 도선 및 본 발명의 에칭 프로세스를 사용한 에칭 이후의 Al-Cu 도선의 측벽 프로파일을 나타낸다. 이로부터 본 발명의 에칭 프로세스에서는, 횡방향 칩 선폭 변화(ACLV)를 초래하는 마우스 바이트 혹은 부식이 거의 없는 수직 측벽들을 갖는 서브마이크론 도선들이 생성됨을 알 수 있다.
제3(a)도 내지 제3(d)도는 본 발명의 또 다른 중요한 양상이며, 여기에서 층(10), (12), (14)로 구성된 금속화물은 필수적인 3 단계에 의해 에칭된다. 구체적으로, 상부 장벽층(14)은 이온 폭격(ion bombardment)을 포함하는 다수의 “물리적”스퍼터링 타입 에칭 프로세스를 사용하여 에칭된다. 이는 플라즈마내의 Cl2를 감소시켜 상기 장벽층(14) 내의 티타늄 및/또는 티타늄 질화물(Ti/TiN)이 염소 이온과 HCl 이온 스퍼터링 작용에 의해 대부분 제거되게 함으로써 이루어진다. 예를 들면, Cl2는 0-120 sccm으로 감소될 수 있다. 스퍼터링은 장벽층(14)의 두께에 따라 짧은 시간 동안(즉, 5-25 초 동안) 실행되는데, 이는 포토레지스트(16)의 부식을 최소화함과 동시에 장벽층(14)을 돌파할 수 있을 정도로 충분하게 지속되어야 한다. 그 다음은, 벌크 알루미늄 혹은 알루미늄 합금층(12)이 모든 반응 가스들(즉, 25-150 sccm의 Cl2)로 선택적으로 에칭된다. 이는 염화알루미늄 및 다른 부산물들로서 알루미늄이 제거되는 화학적 에칭에 가깝다. 바람직하게는, 벌크 알루미늄 혹은 알루미늄 합금(12)층에 에칭하는 데 사용된 양이 장벽층(14)의 에칭 동안에 사용된 Cl2의 양보다 훨씬 많을 것이다. 선택적 에칭은 포토레지스트(16)보다 알루미늄 혹은 알루미늄 합금층(12)에 대해 더욱 선택적인 플라즈마에 의해서 달성된다. 알루미늄 혹은 알루미늄 합금층(12)의 관통 에칭 후에, 통상적을 Ti/TiN을 포함할 하부 장벽층(10)은, 알루미늄 혹은 알루미늄 합금층을 에칭하는 동안에 사용된 것 보다 바람직하게 감소된 느린 Cl2흐름 속도(즉, 0-120 sccm)를 사용하여 다수의 물리적 타입 스퍼터링 반응 혹은 “이온 폭격”에 의해 에칭될 것이다. 이러한 최종 에칭 단계는 측벽 프로파일에 영향을 미치지 않으며, 느린 Cl2흐름 속도를 사용함으로써 관통 에칭 후의 언더컷(the undercut)이 최소화된다.
염화알루미늄 및 다른 반응 부산물들을 검출하는 검출기는 에칭 프로세스 동안 Cl2의 흐름 속도의 증가 및 감소를 제어하는 데 사용될 수 있다. 대안적으로, 다량 및 소량의 Cl2을 흐르게 하기 위한 시간 주기는 경험적으로 결정될 수 있고, 이 시간 주기는 RIE 챔버내에 사용된 압력 조건과 각 층의 두께에 근거하여 변화시킬 수 있다. 상이한 야금에 대하여는 소정의 프로세스 최적화가 필요하다. 제3(a)도는 LAM TCP 챔버로부터 필터형 다이오드인 표준 광학 장치에 의해 검출된 통상적인 종단점 흔적(end point trace)을 도시하며, 여기에서 채널 A는 장벽층(10)과 (14)를 에칭하는 동안의 고 신호 강도(high signal intensity)를 도시하고, 채널 B는 알루미늄 혹은 알루미늄 합금층(12)을 에칭하는 동안의 고 신호 강도를 도시한다. 채널 A와 B는 파장이 상이한 반응 부산물들의 방사를 검출하는 데 사용된다(A 필터=703 nm는 Cl과 Ti의 여기상태를 나타내고 B 필터=261 nm는 염화알루미늄의 여기상태를 나타낸다).
제6도는 웨이퍼 상의 알루미늄 도선을 본 발명의 Cl2/HCl 프로세스를 사용하여 에칭하고 또한 종래의 Cl2/BCl3프로세스를 사용하여 에칭하는 수 회의 시험에 있어서 금속 “쇼트(shorts)” 수율을 도시한 것으로서, 이 데이터는 본 발명의 프로세스가 이용될 때 개선된 결과가 획득됨을 보여준다.
제7(a)도 및 제7(b)도는 각각 본 발명의 HCl/Cl2프로세스와 종래의 Cl2/BCl3프로세로 에칭된 알루미늄 도선에 있어서 μm의 도선 선폭에 대한 오옴(Ohms)으로 시트저항(sheet resistance) 혹은 “전기적 바이어스”를 도시한 것이다.
본 발명이 바람직한 실시예로서 개시되었지만, 당업자라면 본 발명은 첨부된 특허청구범위의 사상 및 범주 내에서 변형될 수 있음을 알 수 있을 것이다.
본 발명에 의하면, 에칭제 Cl2와 HCl 그리고 N2와 같은 불활성 가스의 조성비를 조절하여 에칭 동안 금속화물내에 형성되는 측벽의 트렌치들 상에 RIE 동안 생성되는 반응 부산물들의 매우 얇은 측벽층이 형성되게 하는데, 이 측벽층은 에칭의 등방성 성질을 개선하여 결함이 없는 서브마이크론 금속화물 도선들이 형성되게 한다. 또한, 본 발명에 의하면, 수소(H2)를 상기 플라즈마에 부가하여 부식이 감소되게 할 수 있다.

Claims (13)

  1. 알루미늄 금속화물을 패터닝하기 위한 방법에 있어서, ① 적어도 하나의 표면 상에 장벽 층(a barrier)이 코팅되어 있는 알루미늄 금속화물을 에칭 챔버 내에 위치시키는 단계 - 상기 알루미늄 금속화물은 알루미늄 및 알루미늄 합금의 그룹으로부터 선택됨 - 와, ② 자기장을 사용함이 없이, 상기 금속화물의 상부와 하부에 위치하여 개별적으로 전력이 공급되는 전극들을 사용하여, 상기 에칭 챔버내에 Cl2, HCl, 불활성 가스로부터 트랜스포머 결합형 플라즈마(a transformer coupled plasma)를 생성하는 단계, 상기 전극들 각각에는 350 와트 보다 작은 전력이 공급되고, 상기 에칭 챔버내의 압력은 15 밀리토르 보다 낮음 - 와, ③ 상기 플라즈마내에 형성된 이온들과 래디컬들(radicals)을 이용하여 상기 알루미늄 금속분야를 에칭하는 단계와, ④ 상기 생성 단계 및 에칭 단계 동안 상기 플라즈마 내의 상기 Cl2의 농도를, 상기 알루미늄 금속화물의 에칭 동안에는 제 1 비교적 높은 농도로, 상기 장벽층의 에칭 동안에는 제 2 비교적 낮은 농도로 조정하는 단계를 포함하는 알루미늄 금속화물 패터닝.
  2. 제1항에 있어서, ㉠ 상기 알루미늄 금속화물의 상부 표면에 패터닝 물질을 도포하는 단계와, ㉡ 상기 알루미늄 금속화물의 영역들을 노출시키기 위해 상기 패터닝 물질을 패터닝하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  3. 제2항에 있어서, 상기 패터닝 물질은 포토레지스트이고 상기 패터닝 단계는 리소그라피를 사용하여 수행되는 알루미늄 금속화물 패터닝 방법.
  4. 제1항에 있어서, 금속 - 상기 금속은 Ta, Ti, Re, W, Mo, Cr, No, Hf, V, Zr로 구성되는 구룹으로부터 선택됨 - , 금속 질화물, 금속 실리콘 질화물로 이루어지는 그룹으로부터 상기 장벽층을 선택하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  5. 알루미늄 금속화물을 패터닝하기 위한 방법에 있어서, ① 그 상부 및 하부 표면들이 장벽 층으로 코팅되어 있는 알루미늄 금속화물을 에칭 챔버 내에 위치시키는 단계 - 상기 알루미늄 금속화물은 알루미늄 및 알루미늄 합금의 그룹으로부터 선택됨 - 와, ② 자기장을 사용함이 없이, 상기 금속화물의 상부와 하부에 위치하여 개별적으로 전력이 공급되는 전극들을 사용하며, 상기 에칭 챔버내에 Cl2,HCl, 불활성가스로부터 트랜스포머 결합형 플라즈마(a transformer coupled plasma)를 생성하는 단계 - 상기 전극들 각각에는 350 와트 보다 작은 전력이 공급되고, 상기 에칭 챔버내의 압력은 15 밀리토르 보다 낮음 - 와, ③ 상기 플라즈마내에 형성된 이온들과 래디컬들(radicals)을 이용하여 상기 알루미늄 금속화물을 에칭하는 단게와, ④ 상기 생성 단계 및 에칭 단계 동안 상기 플라즈마 내의 상기 Cl2의 농도를, 상기 상부 표면 상의 상기 장벽 층의 에칭 동안에는 제 1 비교적 낮은 농도로, 상기 알루미늄 금속화물의 에칭 동안에는 제 2 비교적 높은 온도로, 상기 하부 표면 상의 상기 장벽 층의 에칭 동안에는 상기 제 2 비교적 높은 온도에 비해 비교적 낮은 제 3 농도로 조정하는 단계를 포함하는 알루미늄 금속화물 패터닝 방법.
  6. 제5항에 있어서, 상기 제1 및 제 3의 비교적 낮은 농도들은 대략 동일한 알루미늄 금속화물 패터닝 방법.
  7. 제1항에 있어서, 상기 알루미늄 금속화물 상부에 위치하여 50-350 와트의 전력이 공급되는 제 1 전극을 선택하는 단계와, 상기 알루미늄 금속화물 하부에 위치하여 50-350 와트의 전력이 공급되는 제 2 전극을 선택하는 단계를 더 포함하는 알루미늄 금속 화물 패터닝 방법.
  8. 제7항에 있어서, 상기 생성 단계와 상기 에칭 단계 동안 상기 제 1 및 제 2 전극들의 전력을 조정하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  9. 제1항에 있어서, 상기 불활성 가스로 N2를 선택하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  10. 제9항에 있어서, 상기 Cl2, HCl, N2의 조성비를 Cl2: HCl : N2에 대해 25-150 : 10-100 : 0-30이 되도록 제어하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  11. 제10항에 있어서, 상기 Cl2, HCl, N2의 상기 조성비가 Cl2: HCl, N2에 대해 50-100 : 10-35 : 10-20인 알루미늄 금속화물 패터닝 방법.
  12. 제 1 항에 있어서, 상기 생성 단계 동안 상기 에칭 챔버에 수소를 부가하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
  13. 제1항에 있어서, ㉠ 상기 에칭 단계 동안 상기 알루미늄 금속화물내에 형성되는 트랜치 상에 측벽층을 형성하는 단계 - 상기 측벽층은 상기 에칭 단계 동안 발생되는 에칭 부산물들로부터 형성됨 - 와, ㉡ 상기 측벽층의 두께를 10Å에서 100Å 두께의 범위로 제어하는 단계를 더 포함하는 알루미늄 금속화물 패터닝 방법.
KR1019970035860A 1996-08-06 1997-07-29 알루미늄 금속화부분 패터닝 방법 KR100277246B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/689,174 US5976986A (en) 1996-08-06 1996-08-06 Low pressure and low power C12 /HC1 process for sub-micron metal etching
US8/689,174 1996-08-06

Publications (2)

Publication Number Publication Date
KR19980018234A KR19980018234A (ko) 1998-06-05
KR100277246B1 true KR100277246B1 (ko) 2001-02-01

Family

ID=24767344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035860A KR100277246B1 (ko) 1996-08-06 1997-07-29 알루미늄 금속화부분 패터닝 방법

Country Status (6)

Country Link
US (1) US5976986A (ko)
EP (1) EP0824269A3 (ko)
JP (1) JP3230658B2 (ko)
KR (1) KR100277246B1 (ko)
CN (1) CN1163949C (ko)
TW (1) TW348271B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053761B1 (ko) 2008-11-11 2011-08-02 주식회사 동부하이텍 이미지 센서의 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269411B2 (ja) * 1996-12-04 2002-03-25 ヤマハ株式会社 半導体装置の製造方法
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
US6177337B1 (en) * 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection
US5994235A (en) * 1998-06-24 1999-11-30 Lam Research Corporation Methods for etching an aluminum-containing layer
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US6277745B1 (en) * 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching
KR100881472B1 (ko) 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
US6251568B1 (en) * 1999-02-09 2001-06-26 Conexant Systems Inc. Methods and apparatus for stripping photoresist and polymer layers from a semiconductor stack in a non-corrosive environment
US6267121B1 (en) * 1999-02-11 2001-07-31 Taiwan Semiconductor Manufacturing Company Process to season and determine condition of a high density plasma etcher
JP3725360B2 (ja) * 1999-03-18 2005-12-07 富士通株式会社 弾性表面波素子の製造方法
US6335292B1 (en) 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
TW451344B (en) * 2000-03-15 2001-08-21 Winbond Electronics Corp Profile controlling method to etch metal layer
US6526996B1 (en) 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
DE10050047B4 (de) * 2000-10-10 2006-07-13 Promos Technologies, Inc. Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen
US6638833B1 (en) * 2001-03-09 2003-10-28 Stmicroelectronics S.R.L. Process for the fabrication of integrated devices with reduction of damage from plasma
KR100422021B1 (ko) * 2001-06-16 2004-03-12 (주)울텍 전이금속박막 건식 식각 공정
US20030062064A1 (en) * 2001-09-28 2003-04-03 Infineon Technologies North America Corp. Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma
TWI253478B (en) * 2001-11-14 2006-04-21 Mitsubishi Heavy Ind Ltd Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US7659209B2 (en) * 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
WO2004093178A1 (ja) * 2003-04-11 2004-10-28 Hoya Corporation クロム系薄膜のエッチング方法及びフォトマスクの製造方法
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
DE102004022402B4 (de) * 2004-05-06 2007-03-15 Infineon Technologies Ag Verfahren zum anisotropen Ätzen von aluminiumhaltigen Substraten
US20060168794A1 (en) * 2005-01-28 2006-08-03 Hitachi Global Storage Technologies Method to control mask profile for read sensor definition
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
KR101226667B1 (ko) * 2006-01-12 2013-01-25 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
GB2451921A (en) * 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
US8076778B2 (en) * 2009-09-30 2011-12-13 Macronix International Co., Ltd. Method for preventing Al-Cu bottom damage using TiN liner
JP2015056578A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
US9209036B2 (en) 2014-02-24 2015-12-08 International Business Machines Corporation Method for controlling the profile of an etched metallic layer
JP6349796B2 (ja) * 2014-03-11 2018-07-04 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
CN104498949A (zh) * 2014-12-08 2015-04-08 国家纳米科学中心 一种金属铝膜纳米结构刻蚀方法
CN106206289A (zh) * 2015-05-07 2016-12-07 北大方正集团有限公司 一种铝刻蚀方法及装置
CN107154331B (zh) * 2017-05-12 2019-04-02 中国科学院微电子研究所 钒的氧化物各向异性刻蚀的方法
JP6878154B2 (ja) * 2017-06-05 2021-05-26 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468284A (en) * 1983-07-06 1984-08-28 Psi Star, Inc. Process for etching an aluminum-copper alloy
JPS63205915A (ja) * 1987-02-23 1988-08-25 Tokuda Seisakusho Ltd プラズマエツチング方法
DE3842758A1 (de) * 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
JP2673380B2 (ja) * 1990-02-20 1997-11-05 三菱電機株式会社 プラズマエッチングの方法
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
KR0184675B1 (ko) * 1991-07-24 1999-04-15 이노우에 쥰이치 챔버내의 전극에 있어서의 실제의 rf파워를 검출 및 제어 가능한 플라즈마 처리장치
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
US6090717A (en) * 1996-03-26 2000-07-18 Lam Research Corporation High density plasma etching of metallization layer using chlorine and nitrogen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053761B1 (ko) 2008-11-11 2011-08-02 주식회사 동부하이텍 이미지 센서의 제조 방법

Also Published As

Publication number Publication date
TW348271B (en) 1998-12-21
JP3230658B2 (ja) 2001-11-19
CN1174898A (zh) 1998-03-04
EP0824269A2 (en) 1998-02-18
US5976986A (en) 1999-11-02
JPH10107013A (ja) 1998-04-24
CN1163949C (zh) 2004-08-25
EP0824269A3 (en) 1998-02-25
KR19980018234A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
KR100277246B1 (ko) 알루미늄 금속화부분 패터닝 방법
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
JP3271359B2 (ja) ドライエッチング方法
US6930048B1 (en) Etching a metal hard mask for an integrated circuit structure
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
US5661083A (en) Method for via formation with reduced contact resistance
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JPH1171689A (ja) プラズマ処理室中での積層物の選択された部分のエッチング法及びエッチングする間の側壁ポリマー堆積の低減法
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
JP3705977B2 (ja) ゲート電極の形成方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
KR20020041447A (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP3318801B2 (ja) ドライエッチング方法
JP3028927B2 (ja) 高融点金属膜のドライエッチング方法
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
JP2891952B2 (ja) 半導体装置の製造方法
JP3258240B2 (ja) エッチング方法
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
US20030153193A1 (en) Etching method
JP2003059907A (ja) 反射防止膜のエッチング方法
US20020132478A1 (en) Method for selectively etching silicon and/or metal silicides
JPH06163479A (ja) ドライエッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2001230258A (ja) 半導体装置の製造方法
JPH06283476A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee