KR100270149B1 - 질화 규소 회로 기판 및 그 제조 방법 - Google Patents

질화 규소 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100270149B1
KR100270149B1 KR1019970010909A KR19970010909A KR100270149B1 KR 100270149 B1 KR100270149 B1 KR 100270149B1 KR 1019970010909 A KR1019970010909 A KR 1019970010909A KR 19970010909 A KR19970010909 A KR 19970010909A KR 100270149 B1 KR100270149 B1 KR 100270149B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
oxide layer
circuit board
aluminum oxide
nitride substrate
Prior art date
Application number
KR1019970010909A
Other languages
English (en)
Other versions
KR970067544A (ko
Inventor
다까시 다까하시
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970067544A publication Critical patent/KR970067544A/ko
Application granted granted Critical
Publication of KR100270149B1 publication Critical patent/KR100270149B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/025Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of glass or ceramic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C04B2235/3218Aluminium (oxy)hydroxides, e.g. boehmite, gibbsite, alumina sol
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40Metallic constituents or additives not added as binding phase
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40Metallic constituents or additives not added as binding phase
    • C04B2235/404Refractory metals
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/42Non metallic elements added as constituents or additives, e.g. sulfur, phosphor, selenium or tellurium
    • C04B2235/428Silicon
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04Ceramic interlayers
    • C04B2237/06Oxidic interlayers
    • C04B2237/064Oxidic interlayers based on alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/368Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/55Pre-treatments of a coated or not coated substrate other than oxidation treatment in order to form an active joining layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)

Abstract

질화 규소 기판을 이용한 DBC 기판에 있어서, 질화 규소 기판에 대하여 DBC법을 적용할 때에 필수적인, 안정되고 충분한 두께를 갖는 산화물층을 용이하게 형성할 수 있음과 동시에, 산화물충에 의한 열저항의 증대를 억제한다.
표면에 산화 알루미늄층(2)을 갖는 질화 규소 기판(1)과, 이 질화 규소 기판(1)상에 산화 알루미늄층(2)을 사이에 두고 DBC법으로 직접 접합된 동계 회로판(4), (5)를 구비하는 질화 규소 회로 기판(6)이다. 이 산화 알루미늄층(2)은 예를들면 초미립자 알루미나졸의 도포, 소성에 의해 형성한다. 산화 알루미늄층(2)은 질화 규소 기판(1)에 대하여 열산화법 등으로 형성한 Si-0계 산화물층에 비하여 치밀하고 또 안정하다. 특히, 초미립자 알루미나졸의 도포, 소성에 의해 형성된 산화 알루미늄층(2)은 질화 규소 기판(1)과의 계면 접합성에 뛰어나다.

Description

질화 규소 회로 기판 및 그 제조 방법
본 발명은 질화 규소 기판에 동(銅) 직접 접합법을 적용하여 동계(銅系) 회로판을 접합한 질화 규소 회로 기판 및 그 제조 방법에 관한 것이다.
종래로부터 반도체 소자 등의 전자 부품을 탑재하기 위한 기판으로서는 세라믹 기판이나 수지 기판 등의 각종 기판이 이용되어지고 있다. 이 중, 뛰어난 절연성이나 방열성 등을 갖는 것을 이유로 고방열성 전자 부품을 탑재하는 회로 기판등으로는 세라믹 기판이 많이 사용되고 있다.
상술한 바와 같이 종래에는 세라믹 기판에 알루미나 소결체가 주로 이용되어져 왔다. 그러나, 알루미나 기판에서는 방열성 면에서 한계가 생기고 있다. 이것은 최근의 반도체 소자의 고집적화, 고주파화, 고출력화 등에 따라, 반도체 소자로부터의 발열량은 매년 증가하는 경향에 있기 때문이다. 그러므로, 알루미나에 비하여 열전도율이 약 10배정도 높고, 열팽창율이 Si에 근사한 질화 알루미늄(A1N) 소결체로 이루어지는 세라믹 기판이 실용화되고 있다.
그런데, 질화 알루미늄 기판은 상술한 바와 같은 특성을 갖는 반면, 기계적 강도나 인성(靭性) 등이 낮기 때문에 어셈블리 공정에서의 체결에 의해 균열이 발생하거나, 또 열 사이클이 부가되었을 때에 크랙이 발생하기 쉬운 점 등의 난점을 가지고 있다. 이 때문에 전자 부품 탑재용 세라믹 기판으로서는 기계적인 신뢰성이 뒤떨어져 있다. 이것은 재료 특성에 근거한 것이다.
그래서 질화 알루미늄 기판보다 열전도율은 뒤떨어지지만, 열팽창율이 Si에 근사하고 기계적 강도나 인성이 뛰어난 질화 규소(Si3N4) 소결체로 이루어지는 세라믹 기판이 주목되어지고 있다. 질화 규소 기판에 있어서도 소결체 원료가 되는 질화 규소 분말의 입자나 소결 조제 조성 등을 제어함으로써, 예를 들면 40w/mK 이상의 열전도율이 실현되도록 되어져 오고 있다.
상술한 바와 같은 질화 규소 기판을 회로 기판 등으로 이용할 경우에는 통상의 세라믹 기판과 같이, 표면에 금속 회로판을 접합하는 것이 불가피하다. 질화 규소 기판으로의 회로판 접합에는 동계 회로판을 동 직접 접합법(DBC법)이나 활성금속법으로 접합하는 것이 검토되고 있다.
그런데, 질화 규소 기판상에 DBC법으로 동계 회로판을 접합할 경우, DBC법은 동-산소계의 공정(共晶) 화합물을 이용한 접합 방법이기 때문에, 우선 질화 규소 기판의 표면에 산화물층을 형성할 필요가 있다. 세라믹 기판 표면으로의 산화물층의 형성에는, 통상 열산화법이 이용되고 있다 그러나, 열산화법으로는 질화 규소 소결체에 대해서 DBC법에서 요구되는 안정된 산화물층을 형성하는 것이 어렵다고 하는 문제가 있다. 이것은 질화 규소 소결체는 미세구조가 복잡하여, 열산화법에 의해 형성되는 Si-0계 산화물(SiO2등)이 각종의 결정 구조를 취할 수 있기 때문이다.
즉, DBC법으로 동계 회로판을 접합하기 위해서는 1∼3㎛정도의 두께를 갖는 산화물층이 필요하게 된다. 이와 같은 두께를 갖는 산화물층을 질화 규소 기판의 표면에 열산화법으로 형성하면, 미세한 크랙이나 큰 지름의 포어 발생을 피할 수 없다. DBC법은 고온에서 생성하는 동-산소계의 공정 화합물(Cu-Cu20 공정 화합물 등)의 액상(液相)을 접합에 이용하기 때문에, 산화물층에 크랙이나 포어가 존재하면, 액화된 공정 화합물이 산화물층을 빠져나가 질화 규소 기판에 도달하여 버린다. 질화 규소 기판에 도달한 액상의 공정 화합물은 질화 규소와 반응하여 질소가스를 생성한다. 이 가스가 질화 규소 기판과 동계 회로판의 접합 불량이나 팽창의 발생 원인이 되고 있다.
또, SiO2등의 Si-O계 산화물은 열전도율이 낮다고 하는 결점을 가지고 있다. 열전도율이 낮은 Si-0계 산화물층을 사이에 두고 질화 규소 기판상에 동계 회로판을 접합했을 경우, Si-O계 산화물층이 반도체 소자 등으로부터 질화 규소 기판으로의 열 전달(방열)을 저해하는 요인이 된다. 이 때문에 질화 규소 기판이 본래 갖는 열전도율을 유효하게 이용할 수 없게 되어버린다.
이러한 점에서, 질화 규소 기판을 이용한 DBC기판에 있어서는 질화 규소 기판에 대하여 DBC법을 적용할 때에 필수적인, 안정되고 충분한 두께를 갖는 산화물층을 용이하게 형성하는 것을 가능하게 함과 동시에, 산화물층에 의한 열저항의 증대를 억제하는 것이 과제가 되고 있다.
본 발명은 이와 같은 문제에 대처하기 위한 것으로, 질화 규소 기판에 대하여 DBC법에 적용 가능한 안정되고 충분한 두께를 갖는 산화물층을 용이하게 형성하는 것을 가능하게 함으로써 접합 불량이나 팽창 등의 발생을 억제하고, 또 산화물 층에 의한 열저항의 증대를 억제한 질화 규소 회로 기판 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
제1도는 본 발명의 일 실시예에 의한 질화 규소 회로 기판의 구성을 도시하는 단면도.
제2도는 제1도에 도시하는 질화 규소 회로 기판의 질화 규소 기판과 산화 알루미늄층의 접합 계면을 확대하여 도시하는 모식단면도.
제3도는 질화 규소 기판 표면의 산화물층의 두께와 산화물층을 갖는 질화 규소 기판의 열저항비 R/R0와의 관계를 도시하는 도면.
제4도는 제1도에 도시하는 질화 규소 회로 기판의 주조공정의 일 예를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 질화 규소 기판 2 : 산화 알루미늄층
3 : 반응층 4,5 : 동계(銅系) 회로판
6 : 질화 규소 회로 기판
본 발명의 질화 규소 회로 기판은 청구항 1에 기재한 바와 같이, 표면에 산화물층을 갖는 질화 규소 기판과, 상기 질화 규소 기판상에 상기 산화물층을 사이에 두고 직접 접합된 동계(銅系)회로판을 구비하는 질화 규소 회로 기판에 있어서, 상기 질화 규소 기판의 표면에 마련된 산화물층은 산화 알루미늄으로 실질적으로 이루어지는 것을 특징으로 하고 있다.
본 발명의 질화 규소 회로 기판에 있어서의 산화물층은, 예를 들면 청구항 1에 기재한 바와 같이, 그 내부에 존재하는 포어의 지름이 100nm이하인 것을 특징으로 하고 있다. 또 청구항 3에 기재한 바와 같이, 고순도 α-A1203으로 이루어지는 것을 특징으로 하고 있다. 또한, 청구항 4에 기재한 바와 같이, 상기 질화 규소 기판과 산화물충의 계면에는 질화 규소와 산화 알루미늄의 반응층이 존재하고 있는 것을 특징으로 하고 있다.
또, 본 발명의 질화 규소 회로 기판에 있어서, 상기 산화물층은, 예를 들면 청구항 5에 기재한 바와 같이, 또한 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1 종류를 10∼1000ppm의 범위에서 함유하고 있어도 좋다. 이 때, 반응층은 청구항 6에 기재한 바와 같이, Si, N, Al 및 0를 포함하고, Sn, Si, Ti, Y 및 Er로부터 더 선택되는 적어도 1종류를 함유하고 있는 것이어도 좋다.
본 발명의 질화 규소 회로 기판의 제조 방법은, 청구항 8에 기재한 바와 같이, 질화 규소 기판의 표면에 초미립자 알루미나졸을 도포한 후, 대기 중에서 열처리하여 산화 알루미늄층을 형성하는 공정과, 상기 질화 규소 기판 상에 상기 산화 알루미늄층을 사이에 두고 동계 회로판을 접촉 배치하고, 열처리를 시행하여 상기 동계 회로판을 상기 질화 규소 회로 기판에 접합하는 공정을 갖는 것을 특징으로 하고 있다.
본 발명의 질화 규소 회로 기판의 제조 방법에 있어서는, 청구항 9에 기재한 바와 같이, 상기 초미립자 알루미나졸로서 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 10∼1000ppm범위에서 함유하고 있는 것을 이용하여도 좋다
본 발명의 질화 규소 회로 기판에 있어서는, 질화 규소 기판에 대하여 통상의 열산화법을 적용하였을 경우에 얻어지는 SiO2등의 Si-0계 산화물에 비하여, 열전도율이 큰 산화 알루미늄층을 표면 산화물층으로 사용하고 있다. 따라서, 산화물층에 기인하는 질화 규소 회로 기판의 방열성의 저하를 억제할 수 있다.
또, 산화 알루미늄층은, 예를 들면 질화 알루미늄 기판에 대하여 DBC법을 적용할 때의 산화물층으로서 사용되고 있는 것처럼 포어나 크랙 등이 적은 치밀한 층이 얻어지기 쉽다. 산화 알루미늄충은 질화 규소 기판에 대해서도 각종 형성 방법을 적용하여 안정적으로 형성할 수 있다. 따라서, 이와 같은 산화 알루미늄층을 사이에 두고 동 직접 접합법(DBC법)으로 동계 회로판을 접합함으로써 산화물층의 포어나 크랙 등의 작은 결함으로 유래되는, 접합 불량이나 팽창 등의 발생을 제어할 수 있게 된다.
또, 산화 알루미늄층에 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 10∼1000ppm 범위에서 함유시킴으로써 질화 규소 기판과 산화 알루미늄층의 계면 접합성을 보다 더 향상시킬 수 있다.
본 발명의 제조 방법에 이용하는 초미립자 알루미나졸은 알루미나의 초미립자를 수중에 직접분산시킨 것이다. 알루미나 초미립자는 수중에 비교적 다량으로 분산시킬 수 있다. 이와 같은 초미립자 알루미나졸을 이용함으로써, 예를 들면 1회의 도포, 소성에 의해서도 DBC법에 필요한 막 두께를 갖는 산화 알루미늄층이 얻어진다. 따라서, 산화 알루미늄층의 형성에 필요한 공정수 및 비용이 저감된다.
덧붙여, 초미립자 알루미나졸은 활성이 높기 때문에 질화 규소 기판과의 사이에 반응층을 형성하기 쉽다. 이 반응층은 질화 규소 기판과 산화 알루미늄층의 접합 강도 향상에 크게 공헌한다. 또한, Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류를 10∼1000ppm 범위에서 함유하는 초미립자 알루미나졸에 이용함으로써, 질화 규소 기판과 산화 알루미늄층과의 계면의 접합 강도를 보다 더 향상시킬 수 있다.
또, 얻어지는 산화 알루미늄층은 알루미나 초미립자의 소결층이기 때문에 극히 치밀한 막이 된다. 또한 표면의 평활성도 매우 높은 것이 된다. 따라서, DBC 공정시에 Cu-0계 공정 화합물 액상이 양호하게 습윤되어, 질화 규소 기판과 동계 회로판과의 접합 강도의 향상을 도모할 수 있다. 또한 치밀한 산화 알루미늄층은 접합 불량이나 팽창 등의 방지 및 열저항의 저감에 기여한다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
제1도는 본 발명의 질화 규소 회로 기판의 일실시 형태를 도시하는 단면도이다. 동도면에 있어서 도면 부호 1은 질화 규소 기판이다. 이 질화 규소 기판(1)으로서는 특히, 50W/mk이상의 열전도율을 갖는 것이 바람직하게 이용된다.
질화 규소 기판(1)을 구성하는 질화 규소(Si3N4) 소결체는 고강도 ·고인성의 세라믹 소결체로서 잘 알려져 있다. 또한, 예를 들면 소결체 원료가 되는 질화 규소 분말의 미립자화, 고순도화, 소결 조제 조성 등의 조성제어 등을 수행함으로써 본래의 고강도·고인성이라고 하는 기계적 특성을 손상하는 일 없이, 비교적 열전도성이 뛰어난 질화 규소 소결체를 얻을 수 있다. 예를 들면, 열전도율이 50W/mK 이상의 질화 규소 소결체[질화 규소 기판(1)]가 얻어진다. 본 발명에서는 이와 같은 비교적 열전도성이 뛰어난 질화 규소 기판(1)을 이용하는 것이 바람직하다.
질화 규소 기판(1)의 표면에는 각각 산화물층으로서 산화 알루미늄층(2), (2)이 형성되어 있다. 산화 알루미늄층(2)의 두께는 1∼5㎛범위인 것이 바람직하다. 산화 알루미늄층(2)의 두께가 1㎛미만이면, 후술하는 동계 회로판(4), (5)를 동직접 접합법(DBC법)으로 접합할 때에 접합이 불안정하게 될 우려가 있다. 한편, 5㎛를 넘으면 산화 알루미늄층(2) 자체의 박리 등이 생기기 쉽게 될 우려가 있다.
산화 알루미늄충(2)은 표면 평활성이 뛰어난 포어나 크랙 등이 적은 치밀한 것이 얻어지기 쉽다. 또, 질화 규소 기판(1)에 대해서도 각종 막 형성 방법을 적용하여 안정적으로 형성할 수 있다. 산화 알루미늄층(2)은 스퍼터법과 같은 박막법, 알루미늄 알콕시드 등을 이용한 졸겔법 등의 막 형성법을 적용하여 형성하는 것도 가능하지만, 특히 뒤에 상술할 초미립자 알루미나졸의 도포, 소성에 의해 형성하는 것이 바람직하다.
초미립자 알루미나졸의 도포, 소성에 의하면, 특히 치밀한 산화 알루미늄층(2)이 얻어진다. 예를 들면, 산화 알루미늄층(2)의 내부에 존재하는 포어를 직경 100nm이하로 미세화할 수 있다. 또한, 고순도의 α-Al203으로 이루어지는 산화 알루미늄층(2)이 얻어진다. 이들은 산화 알루미늄층(2)의 열전도율을 향상시킨다. 또, 내부 포어의 미세화는 후에 상술하는 바와 같이 질화 규소 기판(1)과 동계 회로판(4), (5)의 접합 강도의 향상에도 크게 기여한다.
또한, 초미립자 알루미나졸은 예를 들면, 입자 지름이 2∼20nm정도의 입상(粒狀) 알루미나 초미립자를 수중에 직접 분산시킨 것이다. 이와 같은 입상 알루미나 초미립자는 활성이 대단히 높다. 이와 같은 입상 알루미나 초미립자를 산화 알루미늄층(2)의 출발원료로써 이용함으로써, 제2도에 확대하여 도시하는 바와 같이, 질화 규소 기판(1)과 산화 알루미늄층(2)과의 계면에 이들 반응층(3)을 비교적 용이하게 형성할 수 있다.
상기한 반응층(3)은 산화 알루미늄층(2)의 구성원소인 Al 및 0가 질화 규소기판(1)의 표면근방에 확산 용해하여 형성된 것이다. 이와 같은 반응층(3)은 질화 규소 기판(1)에 대한 산화 알루미늄층(2)의 접합 강도의 향상에 크게 공헌한다. 바꿔 말하면, 질화 규소 기판(1)과 산화 알루미늄층(2)의 계면에 반응층(3)이 형성됨으로써 이들의 접합 강도는 매우 크게 된다. 질화 규소 기판(1)과 산화 알루미늄층(2)의 접합 강도의 향상은 질화 규소 회로 기판(6)의 신뢰성을 크게 향상시킨다.
산화 알루미늄층(2)은 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류를 10∼1000ppm 범위에서 함유하는 것이어도 좋다. 이들의 원소는 질화 규소 기판(1)과 산화 알루미늄충(2)의 계면 접합성을 높이는 것이다. 상기한 각 원소는 산화 알루미늄층(2)과 후술하는 동계 회로판(4), (5)과의 계면 접합성의 향상에도 기여한다. 단, 상기한 원소의 함유량이 너무 많으면 산화 알루미늄층(2)에 포어나 크랙 등의 미소 결함이 생기기 쉽게 되기 때문에 그 함유량은 1000ppm이하로 한다. 또, 상기한 원소의 함유량이 10ppm미만인 경우에는 계면 접합성의 향상 효과를 충분히 얻을 수 없기 때문에 그 함유량은 10ppm이상으로 하는 것이 바람직하다.
상술한 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소는 산화 알루미늄층(2)의 형성원료, 예를 들면 초미립자 알루미나졸에 소정량 첨가하여 둠으로써 산화 알루미늄층(2)에 함유시킬 수 있다. 이 때, 상술한 첨가 원소의 산화물이나 가열에 의해 산화물로 변환하는 화합물 등의 형태로 첨가하여도 좋다. 이들 첨가원소는 산화 알루미늄층(2)으로부터 질화 규소 기판(1)측으로 확산하여 상기한 계면 반응층(3)에도 포함된다. 이와 같은 Si, N, Al, 및 0에 더하여 상기한 첨가 원소를 포함하는 계면 반응층(3)은 질화 규소 기판(1)과 산화 알루미늄층(2)의 접합 강도를 보다 한층 향상시킨다.
상술한 각 원소 중, 질화 규소 기판(1)의 주 구성원소인 Si나 질화 규소 기판(1)에 소결 조제 성분으로 배합할 경우가 있는 Ti, Y, Er 등은 질화 규소 기판(1)으로부터의 확산에 의해 산화 알루미늄층(2)에 함유시킬 수도 있다. 질화 규소 기판(1)으로부터 산화 알루미늄층(2)측으로 확산시킨 원소도 질화 규소 기판(1)과 산화 알루미늄층(2)의 계면 반응층(3)의 형성, 또한 접합 강도의 향상에 기여한다.
상술한 바와 같은 산화 알루미늄층(2)을 표면 산화물층으로서 갖는 질화 규소 기판(1)상에는 산화 알루미늄층(2)을 사이에 두고 동계 회로판(4), (5)가 각각 DBC법에 의해 직접 접합되어 있다. 이들에 의해서 본 발명의 질화 규소 회로 기판(6)이 구성되어 있다. 동계 회로판(4), (5)로서는 통상의 DBC기판과 같이 동판이나 동합금판을 이용할 수 있다. 또, 동판으로 다른 금속판을 크래드한 동 크래드판 등을 이용하는 것도 가능하다.
동계 회로판(4), (5)는 미리 소망하는 회로형상으로 에칭이나 프레스가공 등으로 패터닝한 것을 접합할 수 있다. 또, 동이나 동합금 등의 단판을 접합한 후, 에칭 등으로 회로형상으로 패터닝하여도 좋다. 동계 회로판(4, 5)의 두께는 0.5mm인 것이 바람직하다. 동계 회로판(4), (5)의 두께가 0.5mm를 넘으면, 가열접합 후의 냉각과정 등에서 발생하는 열응력이 증대되어 접합 불량이 발생할 우려가 있다.
상술한 질화 규소 회로 기판(6)에 있어서는 치밀하고 표면평활성에 뛰어나고, 또 산화규소에 비하여 열전도율이 큰 산화 알루미늄층(2)을 사이에 두고, 동계 회로판(3), (4)을 DBC법으로 접합하고 있다. 따라서, 우선 접합을 위한 열처리시에 생기는 Cu-0계 공정 화합물이 산화물층[산화 알루미늄층(2)]을 빠져 나와서, 질화 규소 기판(1)에 도달하는 것을 방지할 수 있다. 이것에 의해, 가스 발생이 억제된다. 따라서, 질화 규소 기판(1)과 동계 회로판(4), (5)은 안정되고 고강도로 접합할 수 있다. 또, 접합 불량이나 팽창의 발생을 방지할 수 있다.
또한, 산화 알루미늄층(2)이 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1 종류를 10∼1000ppm 범위에서 함유할 경우, 상술한 바와 같이 경계 접합성이 향상 된다. 이 때문에 상기한 접합 불량이나 팽창의 발생을 보다 한층 안정되게 방지할 수 있다. 또, 산화 규소 기판(1)과 동계 회로판(4), (5)의 접합 강도도 보다 한층 증대시킬 수 있게 된다.
산화 알루미늄층(2)은 열전도율이 약 2W/mK정도의 산화 규소에 비해, 20W/mK 정도로 산화물 중에서는 양호한 열전도율을 가진다. 따라서, 산화물층에 기인하는 열저항의 증대를 억제할 수 있다. 제3도는 질화 규소 기판(1)의 표면에 마련한 산화물층의 두께와, 그 산화물층을 갖는 질화 규소 기판(1)의 열저항비 R/Ro[두께×㎛의 표면 산화물층을 양면에 형성한 경우의 단위면적당 열저항 R과, 표면 산화물층을 가지지 않는 경우의 단위면적당 열저항 Ro와의 관계(질화 규소의 열전도율을 100W/mK로 한다)]를 도시하는 도면이다.
제3도에 있어서 실선A는 산화물층으로서 산화 알루미늄층(열전도율=20W/mk)(2)을 적용한 경우의 결과이다. 파선B는 본 발명과의 비교로서, 산화규소층(열전도율=2W/mK)을 산화물충으로 이용한 경우의 결과이다. 제3도으로부터 명백한 바와 같이, 산화규소는 DBC법에 필요한 막 두께의 산화물층을 형성하였을 때에 열저항이 대폭적으로 증대한다. 이에 대하여, 산화 알루미늄층(2)을 산화물층으로서 이용한 질화 규소 기판(1)에서는 DBC법에 필요한 막 두께의 산화물층을 형성하여도 열저항의 증가를 억제할 수 있다. 따라서, 산화물층에 기인하는 방열성의 저하를 억제할 수 있게 된다. 또, 산화 알루미늄층(2)을 이용하였을 경우에는 상술한 바와 같이 접합 불량이나 팽창의 발생 등을 방지할 수 있어, 이 점에서도 열전 달성이 뛰어난 질화 규소 회로 기판(7)이 얻어진다.
이 실시예의 질화 규소 회로 기판(6)은 질화 규소 기판(1)과 동계 회로판(4), (5)의 양호한 접합 상태 및 뛰어난 접합 강도를 가지고, 또 열저항이 적어 방열성에 뛰어난 것이다. 따라서, 발열량이 큰 반도체 소자 등을 고신뢰성 하에서 실장할 수 있고, 또한 회로 기판 자체의 신뢰성을 대폭적으로 높일 수 있게 된다.
상기 실시 형태의 질화 규소 회로 기판(6)은, 예를 들면 이하와 같이하여 제조할 수 있다. 제4도를 참조하여, 본 발명의 질화 규소 회로 기판(6)의 제조 공정에 대하여 설명한다.
우선, 질화 규소 기판(1)을 제작한다. 질화 규소 기판(1)의 제작에 있어서는 먼저 질화 규소 분말에 희토류 산화물 분말, 하프니아 분말, 알루미나 분말 등의 소결조제를 첨가, 혼합하여 질화 규소 소결체 원료분말을 조정한다. 출발 원료로서의 질화 규소 분말에는 평균 입자 지름이 5㎛이하의 미분말을 이용하는 것이 바람직하다. 이와 같은 미립자형의 질화 규소 분말을 이용함으로써, 치밀하고 기계적 특성이 뛰어남과 동시에, 열전도율이 높은 질화 규소 소결체, 즉 질화 규소 기판(1)이 얻어진다. 질화 규소 분말의 평균 입자 지름은 1㎛이하인 것이 더욱 바람직하며, 특히 바람직하게는 0.5㎛이하이다.
또, 소결조제로써 첨가하는 희토류 원소로는 Y, La, Sc, Pr, Ce, Nd, Dy, Gd, Er 등의 산화물, 또 소결조작에 의해 이들 산화물이 되는 물질을 들 수 있다. 또, Hf의 산화물을 이용하는 것도 가능하다. 이들은 단독으로 또는 2종류 이상의 조합으로 함유된다. 특히, 산화이트륨(Y2O3)이 바람직하다. 이들 소결조제는 질화 규소 원료 분말과 반응하여 액상을 생성하여 소결 촉진제로서 기능한다.
상기 소결조제의 첨가량은 산화물 환산으로 질화 규소 분말에 대하여 2∼7.5중량% 범위에서 설정하는 것이 바람직하다. 이 첨가량이 2중량%미만이면, 소결체가 치밀화되지 않고, 저강도로 저열전도율의 질화 규소 소결체가 되어버린다. 한편, 첨가량이 7.5중량%를 넘으면, 과량의 입계상(粒界相)이 생성되고, 열전도율이나 강도가 저하하기 시작한다. 특히 바람직하게는 3∼6중량% 범위이다.
또, 다른 첨가성분으로서의 알루미나(Al203)는, 상기 희토류 원소의 소결촉진제로써의 기능을 조장하는 역할을 하는 것이다. 알루미늄원으로서의 알루미나의 첨가량이 0.5중량% 미만일 경우에는 치밀화가 불충분하게 되는 한편, 2중량%를 넘으면 과량의 입계상이 생성되거나, 또 질화 규소에 용해하기 시작하여 열전도율의 저하가 일어난다. 이 때문에 알루미나의 첨가량은 0.5∼2.0중량% 범위에서 설정하는 것이 바람직하다. 특히, 강도 및 열전도율이 둘다 양호한 성능을 확보하기 위해서는 첨가량을 0.7∼1.5중량% 범위에서 설정하는 것이 바람직하다.
또한, 상기한 바와 같은 질화 규소 소결체 원료분말에는 탈지 후의 탄소분의 잔류 방지 등을 목적으로 산화 탄탈, 산화 니오븀, 산화 티탄, 산화 텅스텐 등을 첨가하여도 좋다. 단, 그 외의 불순물 양이온 원소로서의 Li, Na, K, Fe, Ca, Mg, Sr, Ba, Mn, B 등은 열전도성을 저해하는 물질이 되기 때문에 50W/mK이상의 열전도율을 확보하기 위해 상기 불순물 양이온 원소의 함유량은 0.3중량%이하가 되게 하는 것이 바람직하다.
상술한 바와 같은 질화 규소 소결체 원료분말에 유기바인더나 유기용제 등을 첨가, 혼합하여 슬러리화한다. 이 슬러리를 닥터 블래이드법(doctor blade) 등의 통상적 성형법으로 시트 형상으로 성형하여, 질화 규소 그린 시트를 제작한다. 이질화 규소 그린시트를 공기중 또는 질소 분위기 등의 비산화성 분위기 중에서 탈지 처리한 후, 질소 분위기 등의 비산화성 분위기 중에서 소성하여 질화 규소 기판(1)을 제작한다.
다음으로, 산화 알루미늄층(2)의 형성원이 되는 초미립자 알루미나졸을 준비한다. 여기에서, 초미립자 알루미나졸로서는, 예를 들면 입자 지름이 2∼20nm정도의 입상 알루미나 초미립자를, 물(분산제)중에 5∼20중량% 정도의 범위에서 분산시킨 콜로이드액이 이용된다. 이와 같은 입상 알루미나 초미립자를 이용함으로써, 직접 알루미나 입자의 형태로 수증에 분산시킬 수 있다. 또한, 상기한 바와 같이, 분산제로서의 물에 대하여 5∼20중량% 정도로 비교적 다량의 알루미나 입자를 분산시킬 수 있게 된다.
또, 초미립자 알루미나졸에는 필요에 따라, Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 10∼1000ppm범위에서 첨가해야 좋다. 상술한 원소는 각 원소의 단체(單體)분말이나 합금분말 등에 한하지 않고, 각 원소의 산화물이나 가열에 의해 산화물로 변환하는 화합물 등의 형태로 첨가하여도 좋다.
그리고, 상기한 바와 같은 초미립자 알루미나졸은 제4(a)도에 도시한 바와 같이, 질화 규소 기판(1)의 표면에 도포하여 알루미나졸의 도막(2´)을 질화 규소 기판(1)의 표면에 형성한다. 알루미나졸의 도포는 스핀코트법, 딥코트법, 스프레이 코트법 등 일반적 법에 의해 실시한다. 도포 두께는 소성 후의 산화 알루미늄층(2)의 필요한 막 두께에 대응하여 설정한다.
다음으로, 알루미나졸의 도막(2´)을 형성한 질화 규소 기판(1)을 대기중에서 예를 들면 1173∼1573k의 온도로 열처리(소성)한다. 이 대기중 열처리에 의해서 제4(b)도에 도시한 바와 같이 알루미나졸 중의 알루미나 초미립자가 소결하여 산화 알루미늄층(2)이 얻어진다. 이 때, Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 함유하는 초미립자 알루미나졸을 이용하면 이들 원소를 10∼1000ppm 범위에서 함유하는 산화 알루미늄층(2)이 얻어진다. 이와 같이 하여, 산화 알루미늄층(2), (2)을 질화 규소 기판(1)의 표면에 형성한다.
여기에서, 산화 알루미늄층(2)의 형성에 이용하는 초미립자 알루미나졸은 상술한 바와 같이 직접 알루미나 입자의 형태로 비교적 다량으로 수증 분산시킨 것이다. 따라서, 예를 들면 도포 조건을 조정함으로써, 1회의 도포, 소성으로 DBC에 필요한 막 두께를 갖는 산화 알루미늄층(2), 구체적으로는 1∼5㎛정도의 산화 알루미늄층(2)을 얻을 수 있다.
예를 들면, 통상의 졸겔법을 이용한 경우에는 같은 정도의 막 두께를 갖는 산화 알루미늄층을 얻기 위해서 수차례의 도포, 소성 과정을 반복하여 수행하지 않으면 안된다. 이것으로는 제조 공정수 및 비용의 증대를 피할 수 없다. 또, 스퍼터법 등을 적용한 경우에도 제조 비용의 증대는 피할 수 없다. 또한, 스퍼터법으로는 질화 규소 기판과 산화 알루미늄충과의 사이에 반응층을 양호하게 형성할 수 없기 때문에 산화 알루미늄 층의 접합 강도는 작은 것이 된다.
이것에 대하여, 상기한 산화 알루미늄층(2)의 형성 공정에 의하면 초미립자 알루미나졸의 도포, 소성이라고 하는 간단하고 값싼 공정으로, 게다가 1회의 도포, 소성공정에 의해 필요한 막 두께를 갖는 산화 알루미늄층(2)이 얻어진다. 따라서 산화 알루미늄층(2)의 형성에 필요한 공정수 및 비용의 저감을 도모할 수 있다. 또한 반응층(3)을 비교적 용이하게 형성할 수 있다. 반응층(3)은 질화 규소 기판(1)과 산화 알루미늄층(2)의 접합 강도를 높인다. 덧붙여, Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소도 용이하게 산화 알루미늄층(2)에 함유시킬 수 있다.
또, 얻어지는 산화 알루미늄층(2)은 입상 알루미나 초미립자의 소결층이기 때문에 치밀한 막이 됨과 동시에, 표면의 평활성도 매우 높은 것이 된다. 따라서, 다음 공정인 DBC공정시에 있어서, 열처리시에 생기는 Cu-O계 공정 화합물이 산화물층[산화 알루미늄층(2)]을 빠져 나와서 질화 규소 기판(1)에 도달하는 것을 방지할 수 있다. 또한, Cu-0계 공정 화합물 액상에 양호하게 적셔지므로, 질화 규소 기판(1)과 동계 회로판(4), (5)의 접합 강도를 높일 수 있다.
이 다음, 제4(c)도에 도시한 바와 같이, 통상의 DBC법에 따라 동계 회로판(4), (5)를 상기한 산화 알루미늄층(2), (2)를 사이에 두고 질화 규소 기판(1)에 접합하여, 목적으로 하는 질화 규소 회로 기판(6)을 얻는다.
구체적으로는 우선 질화 규소 기판(1) 표면의 산화 알루미늄층(2), (2)상에 각각 동계 회로판(4), (5)를 접촉 배치한다. 계속해서 산소 분압을 제어한 질소 분위기 등의 비활성 분위기 내에서 동의 융점(1356K) 이하에서 동-산소계 공정화합물의 융점(1338K) 이상의 온도로 열처리를 시행한다. 이 열처리에 의해 동-산소계 공정화합물 액상으로 질화 규소 기판(1)표면을 적시고, 이 액상을 냉각 고화함으로써 질화 규소 기판(1)과 동계 회로판(4), (5)를 접합한다.
상술한 바와 같은 공정을 거침으로써 전술한 바와 같이 열저항이 적고, 또 고접합 강도를 가짐과 동시에 접합 불량이나 팽창 발생을 방지한 질화 규소 회로 기판(6)을 낮은 비용으로 재현성 좋게 얻을 수 있다.
[실시예]
다음에 본 발명의 구체적인 실시예 및 그 평가결과에 대하여 서술한다.
[실시예 1]
우선, 열전도율이 70W/mK로 두께 0.5mm의 질화 규소 기판(1)을 준비한다. 이 질화 규소 기판(1)상에 입자 지름 2∼20nm인 입상 알루미나 초미립자를 10중량% 포함하는 초미립자 알루미나졸(수분산체/알루미나졸-10 : 상품명, 川硏화인케미컬주식회사제)을 스핀코터를 이용하여 도포한다. 도포조건은 소성 후의 산화 알루미늄층의 막 두께가 2㎛가 되도록 선정하였다.
다음으로 초미림자 알루미나졸의 도막(2′)을 형성한 질화 규소 기판(1)을 대기중에서 열처리하였다. 열처리 온도는 DBC에 의한 접합온도보다 높은 1473K로 하였다. 이 대기중 열처리로 질화 규소 기판(1)의 표면에 두께 약2㎛의 산화 알루미늄(2)을 형성하였다. 이와 같은 막 두께를 갖는 산화 알루미늄층(2)은 초미립자 알루미나졸의 1회 도포, 소성공정에 의해 얻어졌다.
얻어진 산화 알루미늄층(2)의 미세 구조를 주사형 전자현미경(SEM)으로 관찰하였다. 그 결과, 크랙이 거의 존재하지 않는 치밀한 미세 구조를 가지고 있었다. 또 거친 포어는 존재하지 않고, 크기 100nm이하의 미소한 포어가 점재할 뿐이고, 산화 알루미늄충(2)의 표면은 평활성이 뛰어난 것이었다. 또한, 질화 규소(1)와 산화 알루미늄층(2)의 계면에는 반응층이 형성되어져 있는 것이 인지되었다.
다음으로 상기 산화 알루미늄층(2) 상에 각각 두께 0.3mm의 동판(4), (5)를 접촉배치하고, 질소 가스(산소농도 100ppm이하)중에서 1443K로 열처리를 시행하였다. 이 열처리에 의해 동판(4), (5)를 각각 질화 규소 기판(1)에 접합하였다. 이와 같이 하여 얻은 질화 규소 회로 기판(6)을 후술하는 특성 평가에 제공하였다.
[비교예 1]
상기 실시예 1에 있어서 질화 규소 기판(1)의 표면에 열산화처리(1473K)로 Si-0계 산화물층을 형성하는 이외에는 실시예 1과 같이하여 질화 규소 회로 기판을 제작하고 후술할 특성평가에 제공하였다.
[참고예 1]
산화 알루미늄층의 형성 원료로써 알루미늄에톡시드를 포함하는 일반적인 졸을 이용하였다. 이 졸의 1회 도포, 소성에 의해 산화 알루미늄층을 형성하는 것이외에는 실시예 1과 같이 하여 질화 규소 회로 기판을 제작하고, 후술하는 특성평가에 제공하였다. 또, 얻어진 산화 알루미늄층의 두께는 1㎛이하였다.
상술한 실시예 1, 비교예 1 및 참고예 1에서 얻어진 각 질화 규소 회로 기판에 있어서의 동판의 접합상태를 검사하였다. 그 결과, 실시예 1에 의한 질화 규소회로 기판에서는 접합 불량이나 팽창은 거의 나타나지 않았다. 이에 반하여, 비교예 1에 의한 질화 규소 회로 기판에서는 군데군데 팽창이 발생하고 있었다. 또, 각 질화 규소 회로 기판에 있어서의 동판의 접합 강도와 열저항을 측정하였다. 그 결과를 표 1에 도시한다.
Figure kpo00001
상기한 측정 결과에서도 알 수 있듯이, 본 발명의 질화 규소 회로 기판에 있어서는 질화 규소 기판에 대하여 동판을 DBC법에 의해 양호 또는 고접합 강도로 접합할 수 있다. 또한, 양호한 열전달성이 얻어진다.
또, 참고예 1에 의한 질화 규소 회로 기판은 1회 도포, 소성에 의한 졸겔법으로 산화 알루미늄층을 형성한 것이다. 이것은 실시예 1에 비하여 산화 알루미늄층의 막 두께가 얇기 때문에 실효적으로 접합하고 있는 면적이 작다. 이 때문에 상기한 바와 같은 결과가 되는 것이다. 졸겔법에 의해서도 도포, 소성공정을 복수회 실시함으로써 실시예 1보다는 뒤떨어지지만, 비교예 1에 비하여 양호한 결과를 얻을 수 있다. 단, 제조 공정수 및 제조 비용 면에서는 실시예 1보다 떨어진다. 또, 산화 알루미늄층의 밀착강도나 치밀도 점에서도 졸겔법보다 알루미나졸법이 양호한 결과를 얻을 수 있다.
[실시예 2∼6]
상술한 실시예 1에 있어서 50ppm의 Sn (실시예 2), 1000ppm의 Si (실시예 3), 50ppm의 Ti (실시예 4), 200ppm의 Y (실시예 5), 500ppm의 Er (실시예 6)을 첨가한 초미립자 알루미나졸(수분산체/알루미나졸-10 : 상품명, 川硏화인케미컬주식회사제)을 이용하는 것 이외에는 실시예 1과 같게 하여, 각각 질화 규소 회로 기판(6)을 제작하였다. 이들의 동판의 접합 강도를 실시예 1과 같게 하여 측정, 평가하였다. 그 결과를 표 2에 도시한다.
Figure kpo00002
표 2로부터 알 수 있듯이, 산화 알루미늄층에 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류를 10∼1000ppm 범위에서 함유시킴으로써, 동판의 접합 강도를 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명의 질화 규소 회로 기판에 의하면 질화 규소 기판에 대하여 안정된 산화물층을 재현성 좋게 형성할 수 있기 때문에 산화물층의 포어나 크랙 등의 미소 결함으로 유래하는 접합 불량이나 팽창 등의 발생, 및 접합 강도의 저하 등을 억제할 수 있게 된다. 또한 산화물층에 기인하는 열저항의 증가를 억제할 수 있다. 따라서, 질화 규소 기판을 이용하여 건전하고 방열성이 뛰어난 DBC기판을 안정되게 제공할 수 있게 된다. 또한, 본 발명의 질화 규소 회로 기판의 제조 방법에 의하면 상술한 바와 같은 건전하고 열저항이 작은 질화 규소 회로 기판을 재현성 좋게 제작할 수 있다.

Claims (8)

  1. 표면에 산화물층을 갖는 질화 규소 기판과, 상기 질화 규소 기판 상에 상기 산화물층을 사이에 두고 직접 접합된 동계(銅系) 회로판을 구비하는 질화 규소 회로 기판에 있어서, 상기 질화 규소 기판의 표면에 설치된 산화물층은 실질적으로 산화 알루미늄으로 이루어지고, 상기 산화물층은 그 내부에 존재하는 포어(pore)의 지름이 100nm이하인 것을 특징으로 하는 질화 규소 회로 기판.
  2. 제1항에 있어서, 상기 산화물층은 고순도 α-Al203로 이루어지는 것을 특징으로 하는 질화 규소 회로 기판.
  3. 제1항에 있어서, 상기 질화 규소 기판과 상기 산화물층의 계면에, 질화 규소와 산화 알루미늄의 반응층이 존재하는 것을 특징으로 하는 질화 규소 회로 기판.
  4. 제1항에 있어서, 상기 산화물층은 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 10∼1000ppm의 범위로 더 함유하는 것을 특징으로 하는 질화 규소 회로 기판.
  5. 제3항에 있어서, 상기 반응층은 Si, N, Al 및 0를 포함하고 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 더 함유하는 것을 특징으로 하는 질화 규소 회로 기판.
  6. 제1항에 있어서, 상기 산화물층은 초미립자 알루미나졸의 도포, 소성층인 것을 특징으로 하는 질화 규소 회로 기판.
  7. 질화 규소 기판의 표면에 초미립자 알루미나졸을 도포한 후, 대기 중에서 열처리하여 산화 알루미늄층을 형성하는 공정과, 상기 질화 규소 기판 상에, 상기 산화 알루미늄층을 사이에 두고 동계 회로판을 접촉 배치하고 열처리를 실시하여, 상기 동계 회로판을 상기 질화 규소 기판에 접합하는 공정을 포함하는 것을 특징으로 하는 질화 규소 회로 기판 제조 방법.
  8. 제7항에 있어서, 상기 초미립자 알루미나졸은 Sn, Si, Ti, Y 및 Er로부터 선택되는 적어도 1종류의 원소를 10∼1000ppm 범위로 함유하는 것을 특징으로 하는 질화 규소 회로 기판 제조 방법.
KR1019970010909A 1996-03-27 1997-03-27 질화 규소 회로 기판 및 그 제조 방법 KR100270149B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7225096 1996-03-27
JP96-072250 1996-03-27
JP23404596 1996-09-04
JP96-234045 1996-09-04

Publications (2)

Publication Number Publication Date
KR970067544A KR970067544A (ko) 1997-10-13
KR100270149B1 true KR100270149B1 (ko) 2001-01-15

Family

ID=26413392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010909A KR100270149B1 (ko) 1996-03-27 1997-03-27 질화 규소 회로 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US5912066A (ko)
EP (1) EP0798781B1 (ko)
KR (1) KR100270149B1 (ko)
DE (1) DE69713540T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107638A (en) * 1997-03-14 2000-08-22 Kabushiki Kaisha Toshiba Silicon nitride circuit substrate and semiconductor device containing same
US6294244B1 (en) * 1997-12-22 2001-09-25 Kyocera Corporation Wiring board having excellent heat-radiating property
DE60037069T2 (de) * 1999-05-28 2008-09-11 Denki Kagaku Kogyo K.K. Schaltung mit Substrat
US6799628B1 (en) * 2000-07-20 2004-10-05 Honeywell International Inc. Heat exchanger having silicon nitride substrate for mounting high power electronic components
FR2814279B1 (fr) * 2000-09-15 2003-02-28 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat
FR2814280B1 (fr) * 2000-09-15 2003-05-02 Alstom Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat
ES2717849T3 (es) * 2001-03-08 2019-06-25 Alstom Transp Tech Sustrato para circuito electrónico de potencia y módulo electrónico de potencia que utiliza dicho sustrato
DE102004033227A1 (de) * 2004-07-08 2006-01-26 Curamik Electronics Gmbh Metall-Keramik-Substrat
DE102005042554B4 (de) 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
DE102009015520A1 (de) * 2009-04-02 2010-10-07 Electrovac Ag Metall-Keramik-Substrat
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
DE102013108610A1 (de) 2013-08-06 2015-02-12 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
CN108133889A (zh) * 2017-12-11 2018-06-08 上海申和热磁电子有限公司 一种双面覆铜陶瓷基板两面同时烧结的方法
DE102018101750A1 (de) * 2018-01-26 2019-08-01 Rogers Germany Gmbh Verbundkeramik für eine Leiterplatte und Verfahren zu deren Herstellung
KR102595293B1 (ko) 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
CN112552070B (zh) * 2019-09-26 2022-03-18 比亚迪股份有限公司 一种氮化硅陶瓷覆铜基板及其制备方法
TWI761734B (zh) * 2019-11-26 2022-04-21 財團法人工業技術研究院 覆銅陶瓷基板
CN111908924B (zh) * 2020-07-22 2022-02-18 江苏富乐华半导体科技股份有限公司 一种氮化硅瓷片界面改性方法及覆铜陶瓷基板制备方法
DE102021106952A1 (de) * 2021-03-22 2022-09-22 Infineon Technologies Austria Ag Dbc-substrat für leistungshalbleitervorrichtungen, verfahren zum herstellen eines dbc-substrats und leistungshalbleitervorrichtung mit dbc-substrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176309A (en) * 1990-05-25 1993-01-05 Kabushiki Kaisha Toshiba Method of manufacturing circuit board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097944B1 (en) * 1982-06-29 1988-06-01 Kabushiki Kaisha Toshiba Method for directly bonding ceramic and metal members and laminated body of the same
JPS60171277A (ja) * 1984-02-17 1985-09-04 株式会社東芝 金属−セラミツクス接合体
US4685607A (en) * 1984-05-21 1987-08-11 Kabushiki Kaisha Toshiba Nitride ceramic-metal complex material and method of producing the same
US4591535A (en) * 1984-06-20 1986-05-27 Gte Products Corporation Method of brazing ceramics using active brazing alloys
JPS62289396A (ja) * 1985-11-16 1987-12-16 Sumitomo Cement Co Ltd セラミツクスの接合方法
JPS63254032A (ja) * 1987-04-10 1988-10-20 三井金属鉱業株式会社 セラミツク配線基板用材料およびその製造法
JP2677748B2 (ja) * 1993-01-19 1997-11-17 株式会社東芝 セラミックス銅回路基板
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
JP3450570B2 (ja) * 1995-03-20 2003-09-29 株式会社東芝 高熱伝導性窒化けい素回路基板
JPH0964235A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 窒化けい素回路基板
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176309A (en) * 1990-05-25 1993-01-05 Kabushiki Kaisha Toshiba Method of manufacturing circuit board

Also Published As

Publication number Publication date
EP0798781A3 (en) 1998-05-27
KR970067544A (ko) 1997-10-13
DE69713540T2 (de) 2003-01-16
EP0798781B1 (en) 2002-06-26
EP0798781A2 (en) 1997-10-01
DE69713540D1 (de) 2002-08-01
US5912066A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100270149B1 (ko) 질화 규소 회로 기판 및 그 제조 방법
JP4649027B2 (ja) セラミックス回路基板
EP0574956B1 (en) Metallized circuit substrate comprising nitride type ceramics
JPH09153567A (ja) 高熱伝導性窒化珪素回路基板および半導体装置
JP2013241322A (ja) アルミナ焼結体、それを備える部材、および半導体製造装置
JP3593707B2 (ja) 窒化アルミニウムセラミックスとその製造方法
JP3408298B2 (ja) 高熱伝導性窒化けい素メタライズ基板,その製造方法および窒化けい素モジュール
US5780162A (en) Aluminum nitride substrate and method of producing the same
JPH03125463A (ja) 半導体装置用軽量基板
JP2772273B2 (ja) 窒化けい素回路基板
JP2822518B2 (ja) 窒化アルミニウム焼結体への金属化層形成方法
US5641718A (en) Sintered aluminum nitride and circuit substrate using sintered aluminum nitride
JPH10135592A (ja) 窒化ケイ素回路基板およびその製造方法
JPS62216979A (ja) ガラス層を有する窒化アルミニウム焼結体並びにその製造方法
JPH10259444A (ja) 傾斜機能材料
JP2001168250A (ja) 半導体用絶縁基板およびそれを用いた半導体装置並びに該基板の製造方法
JP2807429B2 (ja) 窒化アルミニウム焼結体
JP2000114724A (ja) 多層配線基板
JP3562042B2 (ja) セラミックス基板及びその製造方法
JPH11100276A (ja) 電子部品搭載用窒化ケイ素質基板及びその製造方法
JP3271342B2 (ja) 窒化アルミニウム燒結体の製造方法
JP3488794B2 (ja) 窒化アルミニウム質メタライズ基板およびその製造方法
JPH09172247A (ja) セラミックス回路基板およびその製造方法
JPH07172961A (ja) メタライズ層を有する窒化アルミニウム焼結体及びその製造方法
JPH0982843A (ja) セラミックス回路基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee