KR100265192B1 - 동화상 복호화 장치 - Google Patents

동화상 복호화 장치 Download PDF

Info

Publication number
KR100265192B1
KR100265192B1 KR1019930025766A KR930025766A KR100265192B1 KR 100265192 B1 KR100265192 B1 KR 100265192B1 KR 1019930025766 A KR1019930025766 A KR 1019930025766A KR 930025766 A KR930025766 A KR 930025766A KR 100265192 B1 KR100265192 B1 KR 100265192B1
Authority
KR
South Korea
Prior art keywords
moving picture
interlaced
picture
decoding
circuit
Prior art date
Application number
KR1019930025766A
Other languages
English (en)
Other versions
KR940013227A (ko
Inventor
이꾸오 쯔까고시
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940013227A publication Critical patent/KR940013227A/ko
Application granted granted Critical
Publication of KR100265192B1 publication Critical patent/KR100265192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/931—Regeneration of the television signal or of selected parts thereof for restoring the level of the reproduced signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)

Abstract

(목적) 본 발명은, 동화상 복호화 장치에 있어서, 간단한 구성으로 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화함과 함께 2-3 풀다운 변환해서, 인터레이스 및 논인터레이스 방식의 비디오 신호를 얻는다.
(구성) 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 얻어, 이 화상신호를 화상 변환수단으로, 2-3풀다운 변환해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 얻을때, 복호화 수단과 공용하는 4프레임분의 프레임 메모리에 대한 기입 및 또는 읽어내기를, 60[㎐] 또는 50[㎐]의 필드 레이트로 제어하도록 한 것에 의해, 프레임 메모리의 제어를 변경하는 것만으로, 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 발생할 수 있다.

Description

동화상 복호화 장치
제1도는 본 발명에 의한 동화상 복호화 장치의 전제로 되는 동화상 부호화 장치를 나타내는 블록도.
제2도는 본 발명에 의한 동화상 복호화 장치의 한 실시예로 되는 동화상 재생장치를 나타내는 블록도.
제3도는 제2도의 동화상 재생장치중의 콘버터의 회로 구성을 나타내는 블록도.
제4도는 인터레이스 주사와 논인터레이스 주사의 관계를 나타내는 약선도.
제5도는 2-3 풀다운 변환 및 본인터레이스화의 조합의 설명을 제공하는 약선도.
제6도는 복호화 후의 프레임의 기입과 인터레이스화시의 읽어내기를 나타내는 다이어그램.
제7도는 복호화 후의 프레임의 기입과 논인터레이스화시의 읽어내기를 나타내는 다이어그램.
제8도는 실시예에 의한 레이트 콘버터의 구성을 나타내는 약선도.
제9도는 실시예에 의한 레이트 콘버트중의 제1의 콘버터의 구성을 나타내는 접속도.
제10도는 실시예에 의한 레이트 콘버터 중의 제2의 콘버터의 구성을 나타내는 접속도.
제11도는 실시예에 의한 레이트 콘버터의 논인터레이스 모드에 있어서 동작의 설명을 제공하는 다이어그램.
제12도는 실시예에 의한 레이트 콘버터의 논인터레이스 모드에 있어서 동작의 설명을 제공하는 타이밍챠트.
제13도는 실시예에 의한 레이트 콘버터의 인터레이스 모드에 있어서 동작의 설명을 제공하는 다이어그램.
제14도는 종래의 동화상 기록장치의 구성을 나타내는 블록도.
제15도는 종래의 동화상 재생장치의 구성을 나타내는 블록도.
제16도는 종래의 동화상 기록장치에 있어서 부호기의 구성을 나타내는 블록도.
제17도는 종래의 동화상 재생장치에 있어서 복호기의 구성을 나타내는 블록도.
제18도는 2-3 풀다운 변환의 원리의 설명을 제공하는 약선도.
* 도면의 주요부분에 대한 부호의 설명
1, 60 : 동화상 기록장치 2 : 비디오카메라
3 : 아날로그 디지탈 변환회로 4 : 부호기
5 : 에러 정정부호 부가회로 6 : 변조회로
7 : 광디스크 8, 65 : 동화상 재생장치
9 : 복조회로 10 : 에러 정정회로
11 : 복호기 12 : 디지탈 아날로그 변환회로
13 : 텔레비젼 모니터 61 : 레이트 전(前)처리회로
66 : 레이트 콘버터
[산업상 이용분야]
본 발명은 동화상 복호화 장치에 있어서, 예컨대 필름 소스로 된 동화상이 디지탈화되어서 기록된 광디스크를 재생하는 것에 적용할 수 있다.
[종래의 기술]
종래, 동화상을 디지탈화해서 전송 혹은 기록하고 재생하는 경우에는, 데이타양이 팽대해지기 때문에 동화상 데이타를 고능률 부호화해서 데이타를 압축하는 것이 행하여진다. 이와 같이 동화상을 압축해서 기록 재생하는 동화상 기록장치 및 동화상 재생장치로서, 예컨대 제14도 및 제15도에 나타낸 구성의 것이 있다.
즉, 동화상 기록장치(1)(제14도)에 있어서는, 예컨대 비디오카메라(2)로 된 영상신호 입력기기로부터 입력된 비디오 신호 S1이 아날로그 디지탈 변환회로(A/D)(3)를 통해서 아날로그 디지탈 변환된 후, 화상 데이타 D1로서 부호기(ENCODE)(4)로 입력된다. 이 결과 부호기(4)에서 부호화된 부호화 데이터 D2에 대해서, 에러 정정부호 부가회로(ECC)(5)로 에러 정정부호가 부가된 후, 변조회로(MOD)(6)에 있어서 소정의 방식으로 변조되어, 기록신호 S2로서 예컨대 광디스크(7)로 된 기록 미디어에 기록된다.
한편, 동화상 재생장치(8)(제15도)에 있어서는, 광디스크(7)를 재생해서 얻어지는 재생신호 S3가 복조회로(DEMOD)(9)에서 복조된 후, 에러 정정회로(ECC)(10)에서 에러가 정정되어 이 결과 얻어진 재생 부호화 데이타 D3가 복호기(DECODE)(11)에 입력된다. 이 결과 복호기(11)에서 복호화된 복호화 데이타 D4가 디지탈 아날로그 변환회로(D/A)(12)에서 디지탈 아날로그 변환되어, 비디오 신호 S4로서 텔레비젼 모니터(13)등에 송출되어 영출된다.
여기서 동화상 기록장치(1)의 부호기(4)는, 16도에 도시된 바와 같이 구성되어 있고, 먼저 입력되는 화상 데이타 D1가 RAM구성의 프레임 메모리(20)에 기억된다. 프레임 메모리(20)에 기억된 화상데이타는 소정의 타이밍으로 읽어내져서, 블록화회로(21)를 거쳐서, 감산기(22)를 지나 이산 코사인 변환(DCT)회로(22)에 입력된다. DCT회로(22)는 입력된 화상 데이타를 이산 코사인 변환(DCT)처리해서, 그 결과 얻어지는 DCT계수 데이타가 양자화(Q)회로(24)에서 양자화된 후, 가변장 부호화(VLC)회로(25)에 입력되어, 예컨대 하프만 부호 등의 가변장 부호로 변환된 후, 비디오 코드 버퍼(26)에 공급되어 기억된다.
여기에서 양자화 회로(24)에 의해 양자화된 DCT계수 데이타는 프레임내 부호화 화상(이하, I픽쳐라 부름) 또는 전방향 예측 부호화 화상(이하, P픽쳐라 부름)이 경우, 역양자화(IQ)회로(27)에 입력되어 역양자화 된다. 역양자화 회로(27)에 의해 역양자화되어 얻어지는 DCT계수 데이타는, 다시 역 DCT회로(28)에 입력되어서 역DCT처리된다. 이 역DCT회로(28)로부터 출력되는 화상데이타는 가산기(29)를 거쳐서 프레임 메모리(20)에 공급되어 기억된다.
한편, 움직임 검출회로(30)는 프레임 메모리(20)에 기억된 화상의 움직임을 검출해, 그 결과 얻어지는 움직임 벡터를 각각 VLC회로(25) 및 움직임 보상회로(31)로 출력한다. 움직임 보상회로(31)는 프레임 메모리(20)에 기억되어 있는 화상데이타에 대해서 움직임 벡터에 대응하는 움직임 보상을 실시하고, 그 화상 데이타를 감산기(22) 및 가산기(29)에 출력한다. 감산기(22)는 프레임 메모리(20)로부터 입력된 화상 데이타로부터, 움직임 보상회로(31)로부터 입력된 화상데이타를 감산한다.
이에 의해 차분을 취하는 기준이 되는 화상 소위 예측 화상으로서, 시간적으로 앞에 위치해서 이미 복호화된 I픽쳐 또는 P픽쳐를 사용해서 P픽쳐가 생성되든가 시간적으로 앞에 위치해 이미 복호화된 I픽쳐 또는 P픽쳐, 시간적으로 뒤에 위치해 이미 복호화된 I픽쳐 또는 P픽쳐 혹은 그 양쪽으로부터 만들어진 보간 화상의 3종류의 화상을 예측화상으로 하는 양방향 예측 부호화 화상(이하, B픽쳐라 부른다)이 생성된다. I픽쳐는 움직임 보상회로(31)로부터의 화상데이타를 이용하지 않고 프레임 메모리(20)로부터 공급된 화상데이타만을 DCT회로(23)에 공급한 경우에 생성되는 것이다.
가산기(29)는 움직임 보상회로(31)로부터 입력된 움직임 보상 후의 화상데이타와, 역DCT회로(28)로부터 공급된 화상 데아타를 가산하여, I픽쳐, P픽쳐 또는 B픽쳐의 복호화된 화상을 생성해서 프레임 메모리(20)에 공급해 기억시킨다. 이에 의해 양자화 회로(24)에 의해 양자화하여, VLC회로(25)를 거쳐서 비디오 코드 버퍼(26)에 공급한 데이타와 동일의 데이타를 복호화한 화상데이타가 프레임 메모리(20)에 기억된다. 이 결과 이 프레임 메모리(20)에 기억된 화상데이타를 이용해서, P픽쳐 또는 B픽쳐의 화상데이타를 얻을 수가 있다.
비디오 코드 버퍼(26)는 내부의 데이타의 축적량을 모니터하고, 그 축적량이 오버플로우 또는 언더플로우하지 않도록 양자화회로(24)에 있어서 양자화 스텝사이즈를 조정한다. 이에 의해 VLC회로(25)로부터 비디오 코드 버퍼(26)에 공급되는 비트 레이트가 변화하여, 비디오 코드 버퍼(26)의 오버플로우나 언더플로우가 방지된다. 이 비디오 코드 버퍼(26)에 기억된 데이타가 일정의 속도로 읽어내져서, 부호화 데이타 D2로서 에러 정정부호 부가회로(5)에 송출된다.
다음에 동화상 재생장치(8)의 복호기(11)는, 제17도에 나타낸 바와 같이 구성되어 있고, 에러 정정회로(ECC)(10)로부터 출력되는 재생부호 데이타 D3가 일정 전송속도로 비디오 코드 버퍼(40)로 전송되어 기억된다. 비디오 코드 버퍼(40)로부터 읽어내진 데이타는, 역VCL회로(41)로 공급되어 역VLC 처리된다. 역VLC회로(41)는 입력된 데이타의 역VLC처리를 종료하면, 그 데이타를 역양자화(IQ)회로(42)에 출력하여, 새로운 데이타의 전송을 요구한다.
비디오 코드 버퍼(40)는, 이 코드 리퀘스트가 있었을 경우, 역VLC회로(41)에 새로운 데이타를 전송한다. 이때의 전송레이트는, 광디스크(7)로부터 코드 버퍼(40)에 일정 전송레이트로 데이타를 전송한 경우에 비디오 코드 버퍼(40)가 오버플로우 또는 언더플로우 하지 않도록, 부호기(4)에 있어서 VLC회로(25)로부터 비디오 코드 버퍼(26)에 공급되는 비트 레이트와 동일의 값으로 설정되어 있다. 실제상 복호기(11)에 있어서 비디오 코드 버퍼(40)가 오버플로우 또는 언더플로우 하지 않도록 부호기(4)에 있어서 비트레이트가 설정되어 있다.
역양자화 회로(42)는, 역VLC회로(41)로부터 공급된 데이타를 역VLC회로(41)로부터 공급되는 양자화 스텝 사이즈의 데이타에 대응해서 역양자화한 후, 역DCT(IDCT)회로(43)에 공급한다. 여기서 양자화에 사용되는 양자화 스텝 사이즈 및 역VLC회로(41)로부터 움직임 보상회로(46)에 공급되는 움직임 벡터는, 부호기(54)에 있어서 움직임 검출회로(30)에서 구해져, 광디스크(7)에 기록되어 있던 것이다.
역DCT회로(43)에 있어서는, 역양자화 회로(42)로부터 공급된 데이타가 역DCT처리된다. 이 역DCT처리된 데이타가 I픽쳐의 경우, 가산기(44)를 거쳐서 그대로 그레임 메모리(45)에 공급되어 기억된다. 또 역DCT회로(43)로부터 출력된 데이타가, I픽쳐를 예측 화상으로 하는 P픽쳐의 경우, 프레임 메모리(45)로부터 I픽쳐의 데이타가 불러내져서, 움직임 보상회로(46)에 있어서 움직임 보상된 후, 가산기(44)에 공급된다.
가산기(44)는 역DCT회로(43)로부터 출력된 데이타와, 움직임 보상회로(46)로부터 출력된 데이타를 가산해서 P픽쳐의 데이타를 생성하고, 이것이 프레임 메모리(45)에 기억된다. 또한 역 DCT회로(43)로부터 출력된 데이터가 B픽쳐의 경우 프레임 메모리(45)로부터 그 픽쳐 또는 P픽쳐의 데이터가 읽어내져서, 움직임 보상회로(46)에 의해 움직임 보상된 후 가산기(44)로 공급된다.
가산기(44)는 역 DCT 회로(43)로 부터 출력된 데이타와, 움직임 보상 회로(46)로 부터 출력된 데이터를 가산해서, 복호화된 B 픽쳐의 데이타를 얻어, 이 데이타가 프레임 메모리(45)에 기억된다. 이와 같이 해서 프레임 메모리(45)에 기억된 데이타는, 주사선화 회로(47)에서 주사선순으로 읽어내져서, 복호화 데이타 D4 로서 디지탈 아날로그 변환 회로(12)에 입력된다.
이와 같이 해서 이 동화상 기록장치 및 동화상 재생장치의 경우, 화상데이타의 프레임내에 있어서 용장도를 움직임 벡터를 사용해서 감소시켜, 양자를 조합시키는 것에 의해 화상데이타를 고능률로 부호화해서 높은 압축률로, 기록하고 재생할 수 있도록 되어 있다.
[발명이 해결하려고 하는 과제]
그런데 영화 등의 필름 소스를 인터레이스 방식의 비디오 신호에 텔레시네 등으로 변환하는 경우, 2-3 풀다운(pull down)방식이 사용되고 있다. 텔레시네에서는 필름 소스가 24[㎐]인 것에 대해, 비디오 신호가 예컨대 필드를 단위로 한 경우에 60[㎐]이기 때문에 필드수 변환이 필요하게 된다. 이것은 예컨대 18도에 나타낸 바와 같이, 필름 소스의 연속된 2구분 가운데 최초의 구분을 비디오 신호의 2필드분으로서 읽어내어, 다음의 구분을 3필드분으로서 읽어내, 이 조작을 반복하는 것이다.
실제상 필름 소스(50, 51)가 24[㎒]의 논인터레이스 방식의 필름소스이며, 1구분의 필름 소스는 도면중에 각각 실선 및 파선으로 나타낸 제1의 필드 및 제2로 필드로 분해된다. 즉 1구분째의 필름 소스(50)는 분해되어, 제1의 필드가 필드(52)로, 제2의 필드가 필드(53)로 된 2필드분으로 읽어내진다. 또 다음의 필름 소스(51)도 분해되어, 제1의 필드가 필드(54 및 56)로, 제2필드가 필드(55)로 되는 3필드분으로 읽어내진다. 따라서 필드(54)와 필드(56)는 전연 동일의 것이 된다.
이 때문에 동화상 부호화 장치에 있어서는, 이와 같이 해서 텔레시네된 60[㎐]의 필드를 단위로 하는 비디오 신호로부터 중복하는 필드(54 및 56)를 검출함과 함께, 레이트 변환에 의해 이 중복된 필드(54 및 56)를 제거한 후, 24[㎐]의 프레임을 단위로 하는 동화상 데이타로 변환해서 부호화하여, 이에 의해 전체로서의 화상 압축 효율을 향상할 수 있도록 된 것이 있다.
따라서 이 경우 동화상 복호화 장치로서는, 이와 같이 24[㎐]의 인터레이스 방식의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 인터레이스 방식의 동화상 데이타를 얻어, 이것을 2-3 풀다운 변환해서 60[㎐]의 필드를 단위로 하는 비디오 신호를 얻도록 되어 있었다.
그런데 이와 같은 동화상 복호화 장치에 있어서, 상술과 같이 해서 복호화된 동화상 데이타를, 콤퓨터 단말 등에서 사용되는 논인터레이스 방식 표시장치에 영출할 수가 있으면, 재생측에서 24[㎒]의 논인터레이스 방식의 필름 소스에 가까운 고화질로 동화상 데이타를 관상할 수 있다고 생각되나, 일단 60[㎐]의 필드를 단위로 한 비디오 신호를 논인터레이스 방식으로 변환하는 경우에는, 그의 레이트 변환회로 등이 필요하게 되어, 회로구성이 복잡화되어 버리는 것을 피할 수 없었다.
본 발명은 이상의 점을 고려해서 된 것이며, 간단한 구성으로 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화함과 함께 2-3 풀다운 변환해서, 인터레이스 방식으로 더해서 논인터레이스 방식의 비디오 신호를 얻는 동화상 복호화 장치를 제안하고져 하는 것이다.
[과제를 해결하기 위한 수단]
그러나 과제를 해결하기 위해 본 발명에 있어서는, 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 얻는 복호화 수단(11)과, 그 복호화 수단(11)으로부터 얻어지는 화상신호를 2-3 풀다운 변환해서, 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 얻는 화상변환수단(66)을 설치해, 화상변환수단(66)은 2-3 풀다운 변환을 행하기 위해, 복호화수단(11)의 버스 스케쥴러(67)를 거쳐서 복호화에 필요한 분과 공용하는 4프레임분의 프레임 메모리(45)에 대한 기입 및 또는 읽어내기를, 60[㎐] 또는 50[㎐]의 필드 레이트로 제어하도록 했다.
또 본 발명에 있어서, 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보는, 24[㎐]의 논인터레이스 방식으로 되는 화상신호를, 30[㎐] 또는 25[㎐]의 프레임을 단위로 하는 인터레이스 방식의 비디오 신호로 변환한 후, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식으로 재변환하여 부호화하는 제1의 부호화 수단(61), (4)과, 24[㎐]의 본인터레이스 방식으로 되는 비디오 신호에 대해서는, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식으로 변환해서 부호화하는 제2의 부호화 수단(4)을 갖는 동화상 부호화장치(60)에 의해 부호화하도록 했다.
또한, 본 발명에 있어서, 화상 변환수단은 공용회로의 절환에 의해서, 복호화 수단으로 복호화 후의 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 30[㎐] 또는 25[㎐]의 인터레이스 방식의 비디오 신호로 변환함과 함께, 배속주사에 의해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호로 변환하도록 했다.
(작용)
복호화수단(11)으로 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 얻어, 이 화상신호를 화상변환수단(66)으로, 2-3 풀다운 변환해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 얻을때에, 화상변환수단(66)이 복호화 수단(11)의 버스 스케쥴러(67)를 거쳐서, 복호화수단(11)과 공용하는 4프레임분의 프레임 메모리(45)에 대한 기입 및 또는 읽어내기를, 60[㎐] 또는 50[㎐]의 필드레이트로 제어하도록 한 것에 의해 프레임 메모리(45)의 제어를 변경하는 것만으로 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 발생할 수 있다.
[실시예]
이하 도면에 대해서, 본 발명의 한 실시예를 상술한다.
14도와의 대응 부분에 동일 부호를 붙인 제1도에 있어서, (60)은 전체로서 본 발명의 전제가 되는 동화상 기록장치로 되는 동화상 부호화 장치를 나타내고, 비디오 카메라(2)를 통해서 입력되는 비디오 신호 S1에 대신해서, 2-3 풀다운 변환에 의해서 텔레시네 처리된 60[㎐]의 필드단위로 되는 비디오 신호가, 비디오 입력단자로부터 전(前)처리부(61)에 입력된다.
레이트 전 처리부(61)에서는, 텔레시네 처리된 60[㎐]의 필드단위로 되는 비디오 신호가, 24[㎐]의 인터레이스 방식의 프레임으로 변환되어, 부호기(4)에 있어서 종래와 마찬가지로 해서 부호화되어 비트 시퀀스로 된다. 또한 그 결과 부호기(4)로 부터 송출된 부호화 데이타 D2는, 종래와 마찬가지로 해서 에러 정정부호 부가회로(5)로 에러 정정부호가 부가된 후, 변조회로(6)에 있어서 소정의 방식으로 변조되어, 기록신호 S2로서 광디스크(7)에 기록된다.
한편 제15도와의 대응부분에 동일 부호를 붙인 제2도에 있어서, (65)는 전체로서 본 발명에 의한 동화상 복호화 장치로 되는 동화상 재생장치를 나타내고, 광디스크(7)를 재생해서 얻어지는 재생신호 S3가 복조회로(9)로 복조된 후, 에러 정정회로(10)에서 에러 정정되어, 그 결과 얻어지는 재생 부호화 데이타 D3가 복호화기(11)에 입력된다. 그 결과 복호기(11)에서 24[㎐]의 인터레이스 방식의 프레임 단위의 디코드 화상으로 되는 복호화 데이타를 얻는다.
이때 복호화와 동기해서 레이트 콘버터(66)로 제어되는 타이밍에 따라서, 프레임 메모리로의 기입 및 읽어내기가 제어되어, 2-3 풀다운 변환과 함께, 24[㎐]의 인터레이스 방식으로부터 60[㎐]의 배속 주사에 의한 논인터레이스 방식으로 변환된다. 그 결과 논인터레이스 방식의 복호화 데이타가 디지탈 아날로그 변환회로(12)로 디지탈 아날로그 변환되어, 비디오 신호로서 텔레비젼 모니터(13)로 보내진다. 또한 이 실시예의 경우, 인터레이스 또는 논인터레이스의 비트를 절환함으로서, 30[㎐]의 인터레이스 방식의 복호화 데이타를 얻도록 되어 있다.
이 동화상 재생장치(65)의 경우, 복호화기(11)의 내부는 제17도와의 대응 부분에 동일 부호를 붙이 제3도에 나타낸 바와 같이 구성되어 있고, 4프레임분의 메모리 뱅크를 갖는 RAM구성의 프레임 메모리(45)에 대한 액세스를 버스 스케쥴러(67)를 거쳐서 실행하도록 되어 있다.
이 실시예의 포인트는, 종래의 복호화의 수순 즉 입력되는 재생부호화 데이타 D3의 비트 시퀀스에 대해서 역VLC 처리를 행하여, 이어서 역양자화를 포함한 역DCT변환 등의 역직교 변환을 실시하여, 최후의 프레임 메모리(45)로 부터의 데이타간에 움직임 보상을 행해서 재현한 재생화상을 프레임 메모리(45)에 기입하고서 읽어낼때까지의 제어이다.
여기서 24[㎐]로부터 60[㎐] 또는 24[㎐]로부터 30[㎐]의 프레임 레이트의 변환을 행하는 레이트 콘버터(66)는 버스 스케쥴러(67)에 대해서, 어느 메모리 뱅크에 대해서 어느 타이밍으로, 기입 및 읽어내기를 행하는가를 알리기 위한 것이다.
실제상, 프레임 메모리(45)의 읽어내기를 할때에, 인터레이스 또는 논인터레이스 변환을 행하기 위한 처리는 다음과 같이 된다. 논인터레이스 신호는, 필드 주파수(수직 주파수)는 그대로이고, 수평 주파수를 2배로 해서, 1필드당의 주사선을 2배로 하는 것이 일반적이다. 제4도에 나타낸 바와 같이 인터레이스 주사(제4도(A)에 대해서, 논인터레이스주사(제4도(B))로 변환하면, 수직방향의 해상도 향상한다.
이 논인터레이스화를 2-3풀다운 변환과 조합을 시키면, 제5도에 나타낸 바와 같이 되고, 프레임 메모리(45)에 기입할때는, 프레임(80), (81)과 같이, 도면중 파선으로 나타낸 홀수 필드를 기입한 후, 도면중 실선으로 나타낸 짤수 필드를 기입한다. 또, 프레임 메모리(45)로부터 읽어낼때는, 프레임(82, 83, 84)의 각각에 대해서 파선과 실선을 교대로 1프레임분의 읽어내기가 60[㎐]로 종료하도록 배속으로 읽어낸다.
따라서 1프레임분을 60[㎐]로 두번씩 읽어내든가, 혹은 한번 읽어낸 프레임 데이타를 별도의 프레임 메모리에 축적하면, 프레임 메모리(45)의 읽어내기는 한번으로 끝나나, 그만큼 여분으로 프레임 메모리가 필요하게 되기 때문에, 이 실시예에서는 1프레임분을 60[㎐]로 2번씩 읽어낸다.
실제상 제6도에 나타내는 다이어그램은, MPEG(축적용 동화상 부호화)로 표준화되어 픽쳐 타입으로서, 예컨데 I픽쳐, B픽쳐, B픽쳐, P픽쳐, B픽쳐, B픽쳐, P픽쳐, B픽쳐, B픽쳐, P픽쳐,....(이하, I, B, B, P, B, B, P, B, B, P,....라 기술한다)라는 순으로 입력되는 복호화후의 프레임에 대해 프레임 메모리(45)로의 기입을 그 순으로 행하여, 프레임 메모리(45)의 읽어내기를 B,B,I,B,B,P,B,B,P,B,B,P,...의 순으로 읽어낸다.
여기서, I픽쳐는 프레임내 부호화 즉 인트라 모드의 프레임이며, P픽쳐는 시간적으로 과거에 있는 I픽쳐 혹은 P픽쳐보다 예측된 모드나 인트라 모드의 프레임이다. 또 B픽쳐는 시간적으로 과거에 있는 I픽쳐, P픽쳐와, 시간적으로 미래에 있는 I픽쳐 혹은 P픽쳐로부터 다음의 3가지의 방법에 의해서 선택한다. 즉, 먼저 전 프레임으로부터의 예측모드, 다음에 전후 양프레임으로부터의 선형 보간 모드, 또한 후 프레임으로부터의 예측 모드로부터 선택한다.
이 실시예의 경우, 프레임 메모리(45)는 상술한 바와 같이 4프레임분의 메모리 뱅크를 갖고 구성되어, I픽쳐, P픽쳐와 B픽쳐의 메모리 뱅크를 별도로 갖도록 되어 있다. 따라서 2-3 풀다운 변환을 행하지 않는 경우, 프레임 메모리(4)에 뱅크가 4면분 존재함으로서, 메모리의 기입으로부터 읽어내기를 개시할때까지, 1프레임분의 시간차를 가지면, 제6도에 나타낸 바와 같이, 필드/프레임 스트럭쳐 쌍방의 픽쳐도 함께 기입의 타이밍은 마찬가지로 행할 수 있고, 또 인터레이스 표시의 경우, 읽어내기의 개시 타이밍을 충분히 여유를 갖고 잡을 수 있다.
또 이와같이 프레임 메모리(45)내에 메모리 뱅크를 4면 갖도록 한 것에 의해, 제7도에 나타낸 바와 같이, 논인터레이스 표시의 경우도, 인터레이스의 경우와 마찬가지의 타이밍으로, 메모리의 읽어내기를 실현할 수가 있어, 제어방법을 간략화할 수 있다.
본 실시예의 경우, 레이트 콘버터(66)는 제8도에 나타낸 바와 같이 구성되어 있고, 2-3 풀다운을 행하기 위해 버스 스케쥴러(67)를 통해서 프레임 메모리(45)에 대한 기입/읽어내기, 각각의 액세스를 행하는 뱅크를 지정하기 위한 모듈로서의 제1의 콘버터(90A, 90B, 90C, 90D)와, 그 타이밍의 조정을 행하는 모듈로서의 제2의 콘버터(91A, 91B, 91C, 91D)로서 구성된다.
또한 제1 및 제2의 콘버터(90A, 90B, 90C, 90D) 및 (91A, 91B, 91C, 91D)는, 각각 제9도 및 제10도에 나타낸 바와 같이 논리게이트와 플립플롭을 조합해서 구성되어, 프레임 메모리(45)의 1메모리 뱅크에 대해 1세트의 구성이 되어, 제8도의 경우에는, 4뱅크를 위한 4세트 구성이 된다.
실제상 제1의 콘버터(90A, 90B, 90C, 90D)에서는, MPEG에 있어서 GOP(Group of pictures) 스타트 코드로 초기화된 후, PSC(픽쳐 스타트 코드)로 픽쳐 타입을 인식한다. 제11도의 다이어그램에 있어서 메모리 뱅크(1)에 대해서, 제1의 콘버터(90) 및 제2의 콘버터(91)의 회로동작을 제12도를 사용해서 설명한다. 또한 제9도 및 제10도의 회로도중의 신호명은 제12도의 타이밍 챠트에 일치한다.
즉 먼저 제2의 콘버터(91)의 WEN-(이하, 반전 즉 바아를-로 기술한다)가 액티브(즉 로우 레벨)일때, GOP중의 최초의 B픽쳐가 프레임 메모리(45)에 기입되면, 제1의 콘버터(90A)의 WB-END는 이후 하이레벨이 되어, 프레인 카운터(100 및 103)를 인에이블로 한다. 프레임 카운터(100)는, 60[㎐]로 프레임 메모리(45)에 대해서 읽어내기 프레임의 카운트를 행하여, 디코더(101)로 2/3-의 파형으로 된다.
이것을 배속 스캔 레이트의 27[㎐]로 미분 파형을 취해, 2/3-tr의 트리거 펄스를 생성한다. 2/3-tr의 트리거 펄스는, 카운터(103)를 기동하여, 출력은 RB- 및 그 반전의 RIorP-로 되어, 각각 B픽쳐에 대해서의 리드 인에이블 신호 및 I, P픽쳐에 대해서의 리드 인에이블 신호로 된다.
이 2개의 리드 인에이블 신호를 래치(104, 105)로 래치하여, 논리함을 취한 것과, 래치(106)로 리드 인에이블 RIorP- 혹은 RB-의 미분 파형으로 생성한 REND를 버스 스케쥴러로 전송한다. 이 신호가 제11도에 MWA, MRA로 표시되는 뱅크 어드레스 지정을 위해 사용된다.
제2의 콘버터(91)에서는, 디코더 개시를 나타내는 WST와 제1의 콘버터(90)로부터의 REND로, 라이트 인에이블 WEN-을 생성한다. 블록(121, 122, 123)은 WEN-가 로우 레벨일때 그대로 기입을 실행하여, WEN-가 하이레벨일때 WEN-가 로우레벨로 될때까지 웨이트시키는 것으로서 읽어내기가 종료되지 않는 동안은, 기입을 시키지 않는다는 조정기능을 갖는다. WrIorP-가 로우레벨일때, 특저의 뱅크로의 기입이 인에이블된다. 이와같이해서 2-3풀업 변환의 기입 및 읽어내기를 제어한다.
여기서 인터레이스/논인터레이스의 절환으로, 인터레이스의 모드가 선택된 경우, 제13도에 나타낸 바와 같이, 블록(110 및 109)에 의해 생성되는 FO펄스가 로우레벨일때에는, 먼저 제1필드 그리고 제2의 필드의 순서로 프레임 메모리(45)를 읽어낸다. 역으로 FO펄스가 하이레벨일때는, 먼저 제2필드 그리고 제1필드의 순으로 프레임 메모리(45)를 읽어낸다.
이상의 구성에 의하면, 동화상 기록장치에 있어서, 필름상에서 연속하는 2구분으로 구성되는 프레임을 필드 단위로 부호화 처리를 행하는 것에 의해 압축 효율을 향상시켜서 광디스크상에 기록할 수가 있다. 또 동화상 재생장치에 있어서 프레임 메모리를 필요로 하지 않는 간단한 구성으로, 복호화에 필요한 프레임 메모리만으로 2-3 풀다운 변환을 실현할 수 있다.
또한 상술의 구성에 의하면, 인터레이스/논인터레이스의 절환을, 2-3 풀다운 변환후의 프레임 메모리의 읽어내기때의 어드레스 제어만으로 행하도록 한 것에 의해 동일 회로 구성으로 할 수 있고, 그와 같이 하는데 있어 간단한 구성으로 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화함과 함께 2-3 풀다운 변환해서, 인터레이스 방식에 더해서 논인터레이스 방식의 비디오 신호를 얻는 동화상 재생장치를 실현할 수 있다.
더우기 상술의 구성에 의하면, 영화 소프트 등을 필름소스를 비디오 신호로서 부호화해서 복호화하는 장치와, 복호화 후의 화상을 인터레이스/논인터레이스 각각의 텔레비젼 모니터를 자유로 접속할 수 있기 때문에, 오피스나 가정의 정보단말로서의 디스플레이 등 소위 멀티미디어 환경에서 동화상을 취급할 수가 있어, 용도를 격단적으로 향상시킬 수 있다.
또한 상술의 실시예에 있어서는, 본 발명에 의한 동화상 복호화 장치를 광디스크에 기록된 동화상을 재생하는 경우에 대해서 설명했으나, 본 발명은 이에 한정되지 않고, 자기테이프나 다른 기록매체에 기록해 재생하도록 해도 좋고, 또한 기록재생에 한하지 않고, 부호화한 동화상을 전송해서 복호화하는 경우에 넓게 적용해서 호적한 것이다.
[발명의 효과]
상술과 같이 본 발명에 의하면, 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 얻어, 이 화상신호를 2-3 풀다운 변환해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 얻을때에, 화상변환 수단이 복호화 수단의 버스 스케쥴러를 거쳐서, 복호화 수단과 공용하는 4프레임분의 프레임 메모리에 대한 기입 및 또는 읽어내기를, 60[㎐] 또는 50[㎐]의 필드 레이트로 제어하도록 한 것에 의해, 프레임 메모리와 제어를 변경하는 것만의 간단한 구성으로, 필요에 응해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 발생할 수 있는 동화상 복호화 장치를 실현할 수 있다.

Claims (3)

  1. 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보를 복호화해서, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 얻는 복호화 수단과, 당해 복호화 수단으로부터 얻어지는 화상신호를 2-3 풀다운 변환해서, 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호를 얻는 화상변환수단을 포함하고, 상기 화상변환수단은 상기 2-3 풀다운 변환을 행하기 위해, 상기 복호화 수단의 버스 스케쥴러를 거쳐서 상기 복호화에 필요한 분과 공용하는 4프레임분의 프레임 메모리에 대한 기입 및 또는 읽어내기를, 60[㎐] 또는 50[㎐]의 필드 레이트로 제어하도록 한 것을 특징으로 하는 동화상 복호화 장치.
  2. 제1항에 있어서, 상기 24[㎐]의 프레임을 단위로 해서 부호화된 동화상 정보는, 24[㎐]의 논인터레이스 방식으로 된 화상신호를, 30[㎐] 또는 25[㎐]의 프레임을 단위로 하는 인터레이스 방식의 비디오 신호로 변환한 후, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식으로 재변환해서 부호화하는 제1의 부호화 수단과, 24[㎐]의 논인터레이스 방식으로 되는 비디오 신호에 대해서는, 24[㎐]의 프레임을 단위로 하는 인터레이스 방식으로 변환해서 부호화하는 제2의 부호화 수단을 동화상 부호화 장치에 의해서 부호화하도록 한 것을 특징으로 하는 동화상 복호화 장치.
  3. 제1항에 있어서, 상기 화상변환수단은 공용 회로의 절환에 의해서, 상기 복호화 수단으로 복호화 후의 상기 24[㎐]의 프레임을 단위로 하는 인터레이스 방식의 화상신호를 30[㎐] 또는 25[㎐]의 인터레이스 방식의 비디오 신호로 변환함과 동시에, 배속 주사에 의해서 60[㎐] 또는 50[㎐]의 논인터레이스 방식의 비디오 신호로 변환하도록 한 것을 특징으로 하는 동화상 복호화 장치.
KR1019930025766A 1992-11-30 1993-11-30 동화상 복호화 장치 KR100265192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-343515 1992-11-30
JP34351592A JPH06178274A (ja) 1992-11-30 1992-11-30 動画像復号化装置

Publications (2)

Publication Number Publication Date
KR940013227A KR940013227A (ko) 1994-06-25
KR100265192B1 true KR100265192B1 (ko) 2000-09-15

Family

ID=18362114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025766A KR100265192B1 (ko) 1992-11-30 1993-11-30 동화상 복호화 장치

Country Status (6)

Country Link
US (1) US5563660A (ko)
EP (1) EP0600446B1 (ko)
JP (1) JPH06178274A (ko)
KR (1) KR100265192B1 (ko)
CN (1) CN1056717C (ko)
DE (1) DE69320152T2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319152B1 (ko) * 1999-12-02 2002-01-09 구자홍 필름 모드 검출 방법
EP0997039A4 (en) 1993-04-21 2000-05-03 Kinya Washino MULTIFORMAT AUDIO VIDEO PRODUCTION SYSTEM WITH IMAGE FREQUENCY CONVERSION
US5878273A (en) * 1993-06-24 1999-03-02 Discovision Associates System for microprogrammable state machine in video parser disabling portion of processing stages responsive to sequence-- end token generating by token generator responsive to received data
EP0658053B1 (en) * 1993-06-28 1999-08-18 Sony Corporation Apparatus for decoding time-varying image
TW377935U (en) * 1994-08-10 1999-12-21 Gen Instrument Corp Dram mapping for a digital video decompression processor
JPH0879698A (ja) * 1994-08-23 1996-03-22 Internatl Business Mach Corp <Ibm> ディスク記憶装置及びビデオ・サーバ
JP3629728B2 (ja) * 1994-08-31 2005-03-16 ソニー株式会社 動画像信号符号化方法、動画像信号符号化装置及び動画像信号記録媒体
EP0710028A3 (en) * 1994-10-28 2000-01-19 Kabushiki Kaisha Toshiba Image decoding apparatus
US5646693A (en) * 1994-11-04 1997-07-08 Cismas; Sorin Memory utilization for video decoding and display with 3:2 pull-down
JP2935340B2 (ja) * 1995-03-17 1999-08-16 日本電気株式会社 ビデオデコード装置
JP3094903B2 (ja) * 1995-06-08 2000-10-03 松下電器産業株式会社 テレビジョン信号変換装置、および画像符号化装置
US6359636B1 (en) * 1995-07-17 2002-03-19 Gateway, Inc. Graphical user interface for control of a home entertainment system
US6058459A (en) 1996-08-26 2000-05-02 Stmicroelectronics, Inc. Video/audio decompression/compression device including an arbiter and method for accessing a shared memory
JPH09214956A (ja) * 1996-02-01 1997-08-15 Toshiba Corp 画像復号化装置
EP0895697B1 (de) * 1996-04-23 1999-09-01 Siemens Aktiengesellschaft Videodecoder und entsprechendes verfahren
US6222589B1 (en) 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
US6441813B1 (en) 1997-05-16 2002-08-27 Kabushiki Kaisha Toshiba Computer system, and video decoder used in the system
US6385240B2 (en) 1997-07-15 2002-05-07 Matsushita Electric Industrial Co, Ltd. Progressive image signal transmitter, progressive image signal receiver and, medium
KR100249229B1 (ko) * 1997-08-13 2000-03-15 구자홍 에이치디티브이의 다운 컨버젼 디코딩 장치
JP3523026B2 (ja) * 1997-09-04 2004-04-26 三菱電機株式会社 画像信号処理装置
US6014182A (en) 1997-10-10 2000-01-11 Faroudja Laboratories, Inc. Film source video detection
US6108041A (en) * 1997-10-10 2000-08-22 Faroudja Laboratories, Inc. High-definition television signal processing for transmitting and receiving a television signal in a manner compatible with the present system
JPH11136671A (ja) * 1997-10-31 1999-05-21 Fujitsu Ltd 動画像復号方法及び装置並びに動画像再生装置
KR100301826B1 (ko) * 1997-12-29 2001-10-27 구자홍 비디오디코더
EP1050162A4 (en) * 1997-12-31 2003-05-28 Sarnoff Corp CONVERSION OF FORMAT AND FRAME RATE FOR THE DISPLAY OF A 24 HZ SOURCE
JPH11275580A (ja) * 1998-03-24 1999-10-08 Sony Corp 画像データ処理装置、画像データ復号装置及び画像データ符号化装置並びにそれらの方法
JP3129411B2 (ja) 1998-05-28 2001-01-29 日本電気株式会社 動画像圧縮装置と動画像圧縮方法
KR100614788B1 (ko) 1998-12-22 2006-08-25 마쯔시다덴기산교 가부시키가이샤 영상 신호 재생 장치
US6658056B1 (en) * 1999-03-30 2003-12-02 Sony Corporation Digital video decoding, buffering and frame-rate converting method and apparatus
KR100504641B1 (ko) * 2000-06-28 2005-08-01 미쓰비시덴키 가부시키가이샤 화상 부호화 장치 및 화상 부호화 방법
US8023796B2 (en) 2000-11-07 2011-09-20 Panasonic Corporation Video signal producing system and video signal recording/reproducing device in that system
US7227895B1 (en) 2000-12-12 2007-06-05 Sony Corporation System and method for generating decoded digital video image data
US7243295B2 (en) * 2001-06-12 2007-07-10 Intel Corporation Low complexity channel decoders
US20030202119A1 (en) * 2002-04-30 2003-10-30 Koninklijke Philips Electronics N.V. Video processing for electronic cinema
US20050259819A1 (en) * 2002-06-24 2005-11-24 Koninklijke Philips Electronics Method for generating hashes from a compressed multimedia content
US7146058B2 (en) * 2003-04-26 2006-12-05 Hewlett-Packard Development Company, L.P. Compression of images using object maps
US7129987B1 (en) 2003-07-02 2006-10-31 Raymond John Westwater Method for converting the resolution and frame rate of video data using Discrete Cosine Transforms
US7308159B2 (en) * 2004-01-16 2007-12-11 Enuclia Semiconductor, Inc. Image processing system and method with dynamically controlled pixel processing
US7653265B2 (en) * 2004-01-16 2010-01-26 Nvidia Corporation Video image processing with utility processing stage
US7760968B2 (en) * 2004-01-16 2010-07-20 Nvidia Corporation Video image processing with processing time allocation
US9292904B2 (en) * 2004-01-16 2016-03-22 Nvidia Corporation Video image processing with parallel processing
EP1558033A1 (en) * 2004-01-21 2005-07-27 Deutsche Thomson-Brandt Gmbh Method and apparatus for controlling the insertion of additional fields or frames into a picture sequence to change its format
US7853044B2 (en) * 2005-01-13 2010-12-14 Nvidia Corporation Video processing system and method with dynamic tag architecture
US20060152627A1 (en) * 2005-01-13 2006-07-13 Ruggiero Carl J Video processing system and method with dynamic tag architecture
US7869666B2 (en) * 2005-01-13 2011-01-11 Nvidia Corporation Video processing system and method with dynamic tag architecture
US7738740B2 (en) * 2005-01-13 2010-06-15 Nvidia Corporation Video processing system and method with dynamic tag architecture
US9805696B2 (en) * 2015-10-22 2017-10-31 Renesas Electronics America Synchronized image expansion
KR102079991B1 (ko) 2018-10-29 2020-02-21 도문기 차량용 햇빛 차단장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633293A (en) * 1983-09-26 1986-12-30 Rca Corporation High definition television signal for film-television standards conversion system
CA1294033C (en) * 1986-12-23 1992-01-07 Wilfred Joseph Giovanella Method of transfer of film to video and system therefor
US4881125A (en) * 1988-10-14 1989-11-14 General Instrument Corporation Progressive scan display of video derived from film
US4998287A (en) * 1988-10-14 1991-03-05 General Instrument Corporation Determination of sequential positions of video fields derived from film
US4982280A (en) * 1989-07-18 1991-01-01 Yves C. Faroudja Motion sequence pattern detector for video
US4998167A (en) * 1989-11-14 1991-03-05 Jaqua Douglas A High resolution translation of images
US5187575A (en) * 1989-12-29 1993-02-16 Massachusetts Institute Of Technology Source adaptive television system
US5072296A (en) * 1990-02-23 1991-12-10 Massachusetts Institute Of Technology Video frame reduction/reconstruction method and apparatus
US5174641A (en) * 1990-07-25 1992-12-29 Massachusetts Institute Of Technology Video encoding method for television applications
US5353119A (en) * 1990-11-15 1994-10-04 Sony United Kingdom Limited Format conversion of digital video signals, integration of digital video signals into photographic film material and the like, associated signal processing, and motion compensated interpolation of images
US5317398A (en) * 1992-08-17 1994-05-31 Rca Thomson Licensing Corporation Video/film-mode (3:2 pulldown) detector using patterns of two-field differences
US5461420A (en) * 1992-09-18 1995-10-24 Sony Corporation Apparatus for coding and decoding a digital video signal derived from a motion picture film source

Also Published As

Publication number Publication date
KR940013227A (ko) 1994-06-25
EP0600446A2 (en) 1994-06-08
CN1108020A (zh) 1995-09-06
JPH06178274A (ja) 1994-06-24
EP0600446B1 (en) 1998-08-05
DE69320152D1 (de) 1998-09-10
DE69320152T2 (de) 1998-12-10
US5563660A (en) 1996-10-08
EP0600446A3 (en) 1994-12-14
CN1056717C (zh) 2000-09-20

Similar Documents

Publication Publication Date Title
KR100265192B1 (ko) 동화상 복호화 장치
EP0897241B1 (en) Coding and decoding digital video signal having duplicate pictures and frames with fields originating from different film source frames
JP3610578B2 (ja) 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置
EP0881835B1 (en) Interlaced video signal encoding and decoding method, using conversion of periodically selected fields to progressive scan frames
JP2699703B2 (ja) 動き補償予測方法とそれを用いた画像信号符号化方法
JP2570384B2 (ja) 動画像信号の符号化・復号化方式
JPH10191259A (ja) Ｍｐｅｇビデオの反転再生方法
KR100260475B1 (ko) 화상 데이타 부호화 방법 및 장치, 화상 데이타 복호화 방법 및 장치 및 화상 기록 매체
KR100332258B1 (ko) 동화상부호화장치및동화상복호화장치
JPH03276988A (ja) フィールド間予測符号化装置及び復号化装置
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
KR100373602B1 (ko) 비디오디코더및디코딩방법
JP2000115777A (ja) 画像処理方法および画像処理装置
JP3067404B2 (ja) 画像符号化装置及び復号化装置
JP3465660B2 (ja) ビデオ信号復号化方法
JPH08163570A (ja) 低遅延モード画像復号方法および装置
GB2341032A (en) Motion-dependent scanning frequency conversion
JPH11308620A (ja) 画像復号装置
JP2897056B2 (ja) 動画像符号化制御方式
JPH0366281A (ja) 画像符号化方法
JPH08126011A (ja) 画像復号方法および画像復号装置
JPH07255056A (ja) 動画像再生方法及び装置
JPH06237453A (ja) 動画像信号復号化装置
JPH08149464A (ja) フレームレート変換機能付き画像復号装置
JPH07107435A (ja) 光ディスク記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee