JPH06237453A

JPH06237453A - 動画像信号復号化装置

Info

Publication number: JPH06237453A
Application number: JP4464593A
Authority: JP
Inventors: Katsuji Igarashi; 勝治五十嵐
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-02-09
Filing date: 1993-02-09
Publication date: 1994-08-23

Abstract

(57)【要約】【目的】フレームメモリの記憶容量を小さくし、低コ
スト化を図る。【構成】フレームＢ１を１フレームの時間をかけてフ
ィールドバッファ５と６に書き込む。それに続くフレー
ムＢ２のデータを、フィールドバッファ７と５に１フレ
ームの時間をかけて書き込む。書き込み動作は、その
後、１フィールドの時間休止される。これに対して、読
み出し（表示）動作は、書き込み動作に対して３／４フ
レーム分の時間だけ遅れて開始される。フレームＢ１の
データは、第１フィールドと第２フィールドに分けて順
次読み出される。フレームＢ２のデータは、第１フィー
ルド、第２フィールド、第１フィールドの順に、３フィ
ールド分読み出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば映画フィルムの
動画像信号を符号化するとともに、ビデオ信号に変換し
た信号を復号する場合に用いて好適な動画像信号復号化
装置に関する。

【０００２】

【従来の技術】動画像信号をデジタル化して伝送あるい
は記録し、再生する場合には、データ量が膨大となるた
め、動画像データを高能率符号化してデータを圧縮する
ことが行われる。このように、動画像信号を符号化し、
圧縮して記録再生する動画像信号符号化装置および動画
像信号復号化装置として、例えば図１２または図１３に
示す構成のものがある。

【０００３】図１２の動画像信号符号化装置１において
は、例えば、ビデオカメラ２でなる映像信号入力機器よ
り入力された一般のアナログビデオ信号Ｓ１は、アナロ
グデジタル変換回路（Ａ／Ｄ）３によりデジタル信号に
変換された後、画像データＤ１として符号器４に入力さ
れる。符号器４で符号化された符号化データＤ２は、誤
り検出訂正符号付加回路（ＥＣＣ）５で誤り検出訂正符
号が付加された後、変調回路（ＭＯＤ）６において所定
の方式で変調され、記録信号Ｓ２として、例えば光ディ
スク７でなる記録メディアに記録される。

【０００４】一方、図１３の動画像信号復号化装置１１
においては、光ディスク７を再生して得られる再生信号
Ｓ３が、復調回路（ＤＥＭＯＤ）１２で復調された後、
誤り検出訂正回路（ＥＣＣ）１３で誤り検出訂正され、
その結果得られる再生符号化データＤ３が復号器１４に
入力される。復号器１４で復号化された復号化データＤ
４が、デジタルアナログ変換回路（Ｄ／Ａ）１５でアナ
ログ信号に変換され、ビデオ信号Ｓ４として、テレビモ
ニタ１６等に送出されて映出される。

【０００５】ここで、動画像信号符号化装置１の符号器
４は、例えば図１４に示すように構成されている。入力
される画像データＤ１がＲＡＭ構成のフレームメモリ２
０に記憶される。フレームメモリ２０に記憶された画像
データは、所定のタイミングで読み出され、ブロック化
回路２１を経て、減算器２２を通り、離散コサイン変換
（ＤＣＴ）回路２３に入力される。ＤＣＴ回路２３は、
入力された画像データを離散コサイン変換（ＤＣＴ）処
理する。この結果得られるＤＣＴ係数データが量子化
（Ｑ）回路２４で量子化された後、可変長符号化（ＶＬ
Ｃ）回路２５に入力され、例えばハフマン符号などの可
変長符号に変換される。そして、このデータは、ビデオ
コードバッファ２６に供給され、記憶される。

【０００６】ここで量子化回路２４により量子化された
ＤＣＴ係数データは、フレーム内符号化画像（以下、Ｉ
ピクチャと呼ぶ）、または前方向予測符号化画像（以
下、Ｐピクチャと呼ぶ）である場合、逆量子化（ＩＱ）
回路２７に入力されて逆量子化される。逆量子化回路２
７により逆量子化されて得られるＤＣＴ係数データは、
さらに逆ＤＣＴ（ＩＤＣＴ）回路２８に入力されて逆Ｄ
ＣＴ処理される。このＩＤＣＴ回路２８より出力される
画像データは、加算器２９を介してフレームメモリ２０
に供給され、記憶される。

【０００７】一方、動き検出回路３０は、フレームメモ
リ２０に記憶された画像の動きを検出し、その結果得ら
れる動きベクトルを、ＶＬＣ回路２５および動き補償回
路３１に出力する。動き補償回路３１は、フレームメモ
リ２０に記憶されている画像データに対して、動きベク
トルに対応する動き補償を施して予測画像データを生成
し、その予測画像データを減算器２２および加算器２９
に出力する。減算器２２は、フレームメモリ２０より入
力された画像データから、動き補償回路３１より入力さ
れた予測画像データを減算して出力する。

【０００８】即ち、差分をとる基準となる画像いわゆる
予測画像として、時間的に前に位置して既に復号化され
たＩピクチャまたはＰピクチャを用いてＰピクチャが生
成されたり、時間的に前に位置し、既に復号化されたＩ
ピクチャまたはＰピクチャ、時間的に後ろに位置し、既
に復号化されたＩピクチャまたはＰピクチャ、あるいは
その両方から作られた補間画像の３種類の画像を予測画
像とする両方向予測符号化画像（以下、Ｂピクチャと呼
ぶ）が生成される。Ｉピクチャは、動き補償回路３１か
らの画像データを利用せず、フレームメモリ２０から供
給された画像データのみをＤＣＴ回路２３に供給した場
合に生成されるものである。

【０００９】加算器２９は、動き補償回路３１より入力
された動き補償後の予測画像データと、ＩＤＣＴ回路２
８より供給された画像データとを加算し、Ｉピクチャま
たはＰピクチャの復号化された画像を生成して、フレー
ムメモリ２０に供給し、記憶させる。これにより、量子
化回路２４により量子化し、ＶＬＣ回路２５を介して、
ビデオコードバッファ２６に供給したデータと同一のデ
ータを復号化した画像データがフレームメモリ２０に記
憶される。その結果、このフレームメモリ２０に記憶さ
れた予測画像データを利用して、次のＰピクチャまたは
Ｂピクチャの符号化画像データを得ることができる。

【００１０】ビデオコードバッファ２６は、内部のデー
タの蓄積量をモニタし、その蓄積量がオーバフローまた
はアンダフローしないように、量子化回路２４における
量子化ステップサイズを調整する。これにより、ＶＬＣ
回路２５よりビデオコードバッファ２６に供給されるデ
ータのビットレートが変化し、ビデオコードバッファ２
６のオーバフローやアンダフローが防止される。このビ
デオコードバッファ２６に記憶されたデータが一定の速
度で読み出され、符号化データＤ２として、誤り検出訂
正符号付加回路５に送出される。

【００１１】動画像信号復号化装置１１の復号器１４
は、図１５に示すように構成されている。誤り検出訂正
回路（ＥＣＣ）１３より出力される再生符号化データＤ
３は、一定転送速度でビデオコードバッファ４０に転送
され、記憶される。ビデオコードバッファ４０より読み
出されたデータは、逆ＶＬＣ（ＩＶＬＣ）回路４１に供
給され、逆ＶＬＣ（ＩＶＬＣ）処理される。逆ＶＬＣ回
路４１は、入力されたデータの逆ＶＬＣ処理を終了する
と、そのデータを逆量子化（ＩＱ）回路４２に供給す
る。そして、コードリクエストをビデオコードバッファ
４０に出力し、新たなデータの転送を要求する。

【００１２】ビデオコードバッファ４０は、このコード
リクエストがあった場合、逆ＶＬＣ回路４１に新たなデ
ータを転送する。このときの転送レートは、光ディスク
７からビデオコードバッファ４０に一定転送レートでデ
ータを転送した場合に、ビデオコードバッファ４０が、
オーバフローまたはアンダフローしないように、符号器
４におけるＶＬＣ回路２５からビデオコードバッファ２
６に供給されるビットレートと同一の値に設定されてい
る。換言すれば、復号器１４におけるビデオコードバッ
ファ４０がオーバフローまたはアンダフローしないよう
に、符号器４におけるビットレートが設定されている。

【００１３】逆量子化回路４２は、逆ＶＬＣ回路４１よ
り供給されたデータを、逆ＶＬＣ回路４１より供給され
る量子化ステップサイズのデータに対応して逆量子化し
た後、逆ＤＣＴ（ＩＤＣＴ）回路４３に供給する。ここ
で、逆量子化に用いる逆量子化ステップサイズ、および
逆ＶＬＣ回路４１から動き補償回路４６に供給される動
きベクトルは、符号器４における動き検出回路３０で求
められ、光ディスク７に記録されていたものである。

【００１４】ＩＤＣＴ回路４３においては、逆量子化回
路４２より供給されたデータがＩＤＣＴ処理される。こ
のＩＤＣＴ処理されたデータがＩピクチャの場合、加算
器４４を介してそのままフレームメモリ４５に供給さ
れ、記憶される。また、ＩＤＣＴ回路４３より出力され
たデータが、Ｉピクチャを予測画像とするＰピクチャの
場合、フレームメモリ４５よりＩピクチャ（予測画像）
のデータが呼び出され、動き補償回路４６において動き
補償された後、加算器４４に供給される。

【００１５】加算器４４は、ＩＤＣＴ回路４３より出力
されたデータと、動き補償回路４６より出力されたデー
タを加算して、Ｐピクチャのデータを生成し、これがフ
レームメモリ４５に記憶される。

【００１６】さらに、ＩＤＣＴ回路４３より出力された
データがＢピクチャの場合、フレームメモリ４５より予
測画像としてのＩピクチャまたはＰピクチャのデータが
読み出され、動き補償回路４６により動き補償された
後、加算器４４に供給される。

【００１７】加算器４４は、ＩＤＣＴ回路４３より出力
されたデータと、動き補償回路４６より出力されたデー
タとを加算して、復号化されたＢピクチャのデータを
得、このデータがフレームメモリ４５に記憶される。こ
のようにして、フレームメモリ４５に記憶されたデータ
は、走査線化回路４７で走査線順に読み出され、復号化
データＤ４として、デジタルアナログ変換回路１５に供
給される。

【００１８】このようにして、この動画像信号符号化装
置および動画像信号復号化装置の場合、画像データのフ
レーム内における冗長度をＤＣＴ処理を行うことにより
減少させ、また、フレーム間の冗長度を動きベクトルを
使って減少させ、両者を組み合わせることにより、画像
データを高能率に符号化して、高い圧縮率で、記録し、
再生し得るようになされている。

【００１９】ところで、映画等のフィルムソースをイン
タレース方式のビデオ信号（例えばＮＴＳＣ方式のビデ
オ信号）にテレシネ等で変換する場合、２−３プルダウ
ン（ｐｕｌｌｄｏｗｎ）方式が用いられている。テレ
シネでは、フィルムソースが２４Ｈｚであるのに対し、
ビデオ信号が例えばフィールドを単位とした場合に６０
Ｈｚであるため、フィールド数の変換が必要となる。例
えば図１６に示すように、フィルムソースの連続した２
コマのうち、最初のコマがビデオ信号の２フィールド分
として読み出され、次のコマが３フィールド分として読
み出され、この操作が繰り返される。

【００２０】即ち、２４Ｈｚのノンインタレース方式の
フィルムソースのコマ（フレーム）５０，５１などは、
図中にそれぞれ実線および破線で示す第１のフィールド
および第２のフィールドに分解される。最初のコマ５０
は、第１のフィールドがフィールド５２に、第２のフィ
ールドがフィールド５３に、それぞれ分解され、２フィ
ールド分のデータとして読み出される。また、次のコマ
５１は、第１のフィールドがフィールド５４と５６に、
第２のフィールドがフィールド５５に分解され、３フィ
ールド分のデータとして読み出される。フィールド５４
とフィールド５６は、全く同一のものである。

【００２１】図１２の動画像信号符号化装置１において
は、このような２−３プルダウン変換された６０Ｈｚの
フィールド単位でなるビデオ信号が、ビデオカメラ２を
介して入力されるビデオ信号Ｓ１に代えて、ビデオ入力
端子よりレート前処理部８に入力される。

【００２２】レート前処理部８においては、このように
してテレシネより供給された６０Ｈｚのフィールドを単
位とするビデオ信号から、重複するコマ（フィールド）
５４と５６を検出するとともに、レート変換によりこの
重複したフィールド５４と５６のうち一方を除去して、
２４Ｈｚのフレーム（４８Ｈｚのフィールド）を単位と
する動画像データに変換する。これにより、全体として
画像圧縮効率を向上し得るようになされている。

【００２３】このようにして生成された２４Ｈｚのフレ
ームのインタレース方式のビデオデータは、符号器４に
おいて、通常のビデオデータと同様にして符号化され、
光ディスク７に記録される。

【００２４】一方、図１３の動画像信号復号化装置１１
においては、光ディスク７を再生して得られる再生信号
Ｓ３が復調回路１２で復調された後、誤り検出訂正回路
１３で誤り検出訂正され、この結果得られる再生符号化
データＤ３が復号器１４に入力される。復号器１４で
は、２４Ｈｚのインタレース方式のフレーム単位のデコ
ード画像でなる復号化データを得る。

【００２５】このとき復号化と同期してレートコンバー
タ１７で制御されるタイミングに従って、復号器１４の
フレームメモリ４５への書き込みおよび読み出しが制御
され、２−３プルダウン変換して、２４Ｈｚのフレーム
単位の信号から、６０Ｈｚのフィールド単位の信号に変
換されるとともに、復号される。この復号化データが、
デジタルアナログ変換回路１５でデジタルアナログ変換
され、ビデオ信号としてテレビモニタ１６へ送られる。

【００２６】

【発明が解決しようとする課題】従来の装置は、このよ
うにフレームメモリ４５に記憶した画像データを、レー
トコンバータ１７により２−３プルダウン変換するよう
にしているのであるが、フレームメモリ４５の記憶容量
として、４フレーム分（８フィールド分）の容量を必要
としていた。その結果、コスト高となる課題があった。

【００２７】本発明はこのような状況に鑑みてなされた
ものであり、フレームメモリの容量を小さくし、以て、
コストを低減することができるようにするものである。

【００２８】

【課題を解決するための手段】請求項１に記載の動画像
信号復号化装置は、符号化された動画像信号を復号化す
るとともに、例えば２−３プルダウン変換する変換手段
としてのデコーダ制御回路６２と、符号化された動画像
信号を復号化するための４フィールド分の予測画像信号
と、予測画像信号を利用して復号化された３フィールド
分の動画像信号を記憶する容量を有する記憶手段として
のフレームメモリ４５とを備え、デコーダ制御回路６２
は、フレームメモリ４５の７フィールド分のデータの書
き込みと読み出しを制御して、２−３プルダウン変換を
行うことを特徴とする。

【００２９】デコーダ制御回路６２は、７つのフィール
ドに対応するデータを記憶する７つの記憶要素としての
レジスタＲ１乃至Ｒ７と、レジスタＲ１乃至Ｒ７のうち
の所定のものの記憶データを、他のレジスタに伝達し、
記憶させるパスを必要に応じて切換える切換え要素とし
てのセレクタＳ１，Ｓ２，Ｓ７，Ｓ８，Ｓ９とにより構
成することができる。

【００３０】また、セレクタＳ１，Ｓ２，Ｓ７，Ｓ８，
Ｓ９により、ＩピクチャまたはＰピクチャを復号する場
合と、Ｂピクチャを復号する場合とで、異なるパスを形
成させるようにすることができる。

【００３１】

【作用】上記構成の動画像信号復号化装置においては、
フレームメモリ４５が７フィールド分の記憶容量とされ
る。そして、その読み出し、書き込みがデコーダ制御回
路６２により制御される。従って、フレームメモリ４５
の記憶容量が小さく済み、低コスト化を図ることができ
る。

【００３２】

【実施例】本発明における動画像信号符号化装置と動画
像信号復号化装置は、図１２と図１３に示した従来の装
置と基本的に同様の構成とされている。但し、動画像信
号復号化装置１１のレートコンバータ１７は省略され、
復号器１４は、図１に示すように構成される。同図にお
いて、図１５における従来の場合と対応する部分には同
一の符号を付してある。

【００３３】即ち、この実施例においては、フレームメ
モリ４５が３．５フレーム（７フィールド）分の記憶容
量を有するように構成されている。そして、フレームメ
モリ４５に対するアクセスは、バススケジューラ６１を
介して実行されるようになされている。デコーダ制御回
路６２は、同期信号発生回路６３が発生する同期信号に
同期して、バススケジューラ６１を介してフレームメモ
リ４５を制御するようになされている。フレームメモリ
４５より読み出されたデータは、表示インタフェース６
４を介して、デジタルアナログ変換回路１５に供給され
るようになされている。

【００３４】このデコーダ制御回路６２がバススケジュ
ーラ６１を介してフレームメモリ４５を制御し、２−３
プルダウン変換を行うのであるが、最初にその原理につ
いて説明する。

【００３５】図２において、縦軸はフレームメモリ４５
の記憶容量（バッファ領域）を表し、横軸は１フレーム
に対応する時間を単位とする時間を表している。Ｂピク
チャを復号する場合においては、前方予測画像と後方予
測画像が必要となるため、それぞれ１フレーム、合計２
フレーム（４フィールド）の予測画像を記憶しておく領
域が必要となる。説明の便宜上、この領域をバッファ領
域１乃至４とする。その結果、残りの３フィールド分の
バッファ領域５乃至７を用いて、Ｂピクチャの復号およ
び再生が行われることになる。

【００３６】最初に、バッファ領域５と６を用いて、フ
レームＢ１を１フレームの時間をかけて復号し、その第
１フィールドがバッファ領域５に、また第２フィールド
がバッファ領域６に記憶される。従って、図２の斜めの
実線（復号線）に沿って、バッファ領域内の画像情報が
変化する（更新される）。

【００３７】バッファの内容を更新する動作を示す復号
線について、図３を参照して説明する。ここでは、復号
されるピクチャの第１フィールドがフィールドバッファ
Ａに、第２フィールドがフィールドバッファＢに、それ
ぞれ蓄積されるものとする。

【００３８】図３（ａ）は、フィールド構成のピクチャ
が復号されるときのバッファの更新状態を示している。
フィールド構成のピクチャにおいては、第１フィールド
の画像が１フィールドの時間をかけて復号された後、第
２フィールドの画像が１フィールドの時間をかけて復号
される。従って、フィールドバッファＡが更新された後
にフィールドバッファＢが更新される。その結果、復号
線は、図３（ａ）に示すようになる。同図において、復
号線を境にして下のハッチングを施して示す領域が古い
画像データの記憶量を表し、ハッチングを施していない
領域が新しい画像データの記憶量を表している。フィー
ルドバッファＡとフィールドバッファＢは、それぞれ１
フィールドの時間をかけて新しいデータに更新されるこ
とになる。

【００３９】図３（ｂ）は、フレーム構成のピクチャが
復号されるときのバッファの更新状態を示している。フ
レーム構成のピクチャにおいては、第１フィールドと第
２フィールドのデータが平行して１フレームの時間をか
けて復号される。従って、その復号線は、図３（ｂ）に
実線で示すようになる。

【００４０】動画像情報は、ピクチャごとに適応的にフ
ィールド構成またはフレーム構成とされる。このため、
各ピクチャのバッファの更新状態を示す復号線は、図３
（ａ）または図３（ｂ）に示す状態となる。そこで便宜
上、これらを重ね合わせて、図３（ｃ）に示すように表
すようにする。第１フィールドのデータの格納される復
号線のパターンは、図３（ｃ）のフィールドバッファＡ
に示す状態となり、第２フィールドの格納される復号線
のパターンは、フィールドバッファＢに示すようにな
る。

【００４１】図２に戻って、フレームメモリ４５の書き
込みと読み出し動作について、さらに説明する。上述し
たように、フレームＢ１の復号データは、フィールドバ
ッファ５と６に書き込まれる。次のフレームＢ２の復号
データは、フィールドバッファ７と５に書き込まれ、さ
らに次のフレームＢ３の復号データは、フィールドバッ
ファ６と７に書き込まれる。即ち、フィールドバッファ
５，６，７が、循環的に用いられる。例えばいま、フィ
ールドバッファ５と６の組み合わせを（５，６）と表す
ようにすると、復号は（５，６），（７，５），（６，
７），（５，６），・・・というように、３つの組み合
わせを循環させて行われる。

【００４２】一方、表示は復号開始に対して３／４フレ
ーム時間遅れて開始される。図２においては、この表示
を示す線（表示線）が破線で表されている。図２に示す
ように、フィールドバッファ５乃至７に書き込まれたデ
ータが、３／４フレーム時間だけ遅れて読み出され、表
示されるようになされている。従って、この表示も、
（５，６），（７，５），（６，７），（５，６），・
・・というように行われる。

【００４３】以上の動作は、通常再生時における場合
（プルダウン変換しない場合）のものであるが、Ｎ−Ｍ
プルダウン変換して表示する場合におけるフィールドバ
ッファの切換えについて、図４を参照して次に説明す
る。

【００４４】例えば、２−３プルダウン変換する場合、
復号サイクルのうちの１サイクルは、１フィールド分だ
け処理時間を長くし、それに合わせて、そのサイクルに
おいては３フィールド分の表示を行うようにする。

【００４５】図４の実施例においては、フレームＢ１を
１フレーム分の時間をかけて復号した後、フレームＢ２
を１フレーム分の時間をかけて復号する。そして、その
次に、１フィールド分の時間だけ復号をしない時間を設
ける。フレームＢ１は、第１フィールドと第２フィール
ドの画像として表示し、フレームＢ２は、第１フィール
ド、第２フィールドおよび第１フィールドのように３フ
ィールド分の表示を行う。そして、それに続くフレーム
Ｂ３の表示は、第２フィールド、第１フィールドの順に
行う。

【００４６】このとき、表示の順番が第１フィールド、
第２フィールドの順から、第２フィールド、第１フィー
ルドの順に反転する。あるいはまた、第２フィールド、
第１フィールドの順番から、第１フィールド、第２フィ
ールドの順番に反転する。そこで、復号線と表示線が交
差しないようにフィールド切換えを行うためには、上述
したフィールドバッファ５乃至７の循環を逆方向に行う
ようにする。

【００４７】図４の実施例においては、フレームＢ１は
（５，６）を使って復号し、（５，６）を表示する。フ
レームＢ２は（７，５）を使って復号するが、次のフレ
ームＢ３の復号は３フィールドの時間をおいて開始され
るため、フレームＢ２は（７，５，７）と表示される。

【００４８】以後、次の３フィールド表示が行われるま
で、第２フィールド、第１フィールドの順に表示が行わ
れるため、フレームＢ３，Ｂ４においては（５，６），
（６，７）が更新される。これに対応する表示は、３／
４フレーム時間遅れて（６，５），（７，６，７），・
・・と行われる。

【００４９】フレームメモリ４５のフィールドバッファ
１乃至７を、このように自動的に切換えるために、デコ
ーダ制御回路６２は、例えば図５に示すように構成する
ことができる。この実施例においては、フィールドバッ
ファ１乃至７に対応して、レジスタＲ１乃至Ｒ７が設け
られ、これらがリング状に接続されている。さらに所定
のレジスタの記憶データを他のレジスタに転送、記憶さ
せるパスを形成するため、セレクタＳ１，Ｓ２，Ｓ７乃
至Ｓ９が設けられている。また、レジスタＲ８，Ｒ９、
並びにセレクタＳ３乃至Ｓ６が設けられ、第１フィール
ドまたは第２フィールドとして表示すべきデータが、Ｄ
ＩＳＰ１またはＤＩＳＰ２として出力されるようになさ
れている。

【００５０】尚、図中、レジスタＲ５の出力ＳＴ１と、
レジスタＲ６の出力ＳＴ２は、復号画像を保存するフィ
ールドバッファの第１フィールドと第２フィールドをそ
れぞれ表している。レジスタＲ１の出力ＦＷＰ１と、レ
ジスタＲ２の出力ＦＷＰ２は、前方予測画像のフィール
ドバッファの第１フィールドと第２フィールドをそれぞ
れ表している。レジスタＲ３とレジスタＲ４の出力ＢＷ
Ｐ１とＢＷＰ２は、後方予測画像のフィールドバッファ
の第１フィールドと第２フィールドをそれぞれ表してい
る。

【００５１】入力信号ＩＮＩＴは、レジスタＲ１乃至Ｒ
７に初期値１乃至７をロードする信号である。ＩＰ／Ｂ
（図においては、文字Ｂの上に線を付加して示されてい
る）は、ＩピクチャまたはＰピクチャを復号するとき高
レベルとなり、Ｂピクチャを復号するとき低レベルとな
る信号である。ＤＥＣ−ＣＫは、デコードを行うとき供
給されるクロックである。ＤＩＳＰ−ＣＫは、このＤＥ
Ｃ−ＣＫを３／４フレームの時間だけ遅らせたクロック
である。ＲＥＶ−ＤＩＳＰは、表示が第１フィールドか
ら始まるとき低レベルとなり、第２フィールドから始ま
るとき高レベルとなる信号である。

【００５２】通常再生時（２−３プルダウン変換しない
とき）、ＲＥＶ−ＤＩＳＰは、常に低レベルとされ、Ｉ
ピクチャまたはＰピクチャを復号する際、レジスタＲ１
乃至Ｒ７の各記憶値は、図５において破線で示すパス上
を、ＥＮＣ−ＣＫに同期して循環する。即ち、Ｒ１，Ｓ
１，Ｓ９，Ｒ６，Ｒ４，Ｒ２，Ｓ２，Ｓ７，Ｒ７，Ｓ
８，Ｒ５，Ｒ３，Ｒ１のパスが形成されるように、セレ
クタＳ１，Ｓ２，Ｓ７乃至Ｓ９が切り換えられる。

【００５３】このとき、レジスタＲ３の出力ＢＷＰ１
が、セレクタＳ３，Ｓ５、レジスタＲ８を介してＤＩＳ
Ｐ１として出力され、レジスタＲ４の出力ＢＷＰ２が、
セレクタＳ４，Ｓ６、レジスタＲ９を介してＤＩＳＰ２
として出力される。

【００５４】これに対して、Ｂピクチャ復号時において
は、レジスタＲ１乃至Ｒ４がディセーブル状態とされ、
各レジスタの値は、図６において破線で示すパス上を循
環する。即ち、Ｒ５，Ｓ１，Ｓ９，Ｒ６，Ｓ２，Ｓ７，
Ｒ７，Ｓ８，Ｒ５のパスが形成されるように、セレクタ
Ｓ１，Ｓ２，Ｓ７乃至Ｓ９が切り換えられる。

【００５５】このとき、レジスタＲ５の出力ＳＴ１が、
セレクタＳ３，Ｓ５、レジスタＲ８を介してＤＩＳＰ１
として出力され、レジスタＲ６の出力ＳＴ２が、セレク
タＳ４，Ｓ６、レジスタＲ９を介してＤＩＳＰ２として
出力される。

【００５６】図７は、以上の処理のタイミングチャート
を示している。レジスタＲ１乃至Ｒ７に記憶値１乃至７
が初期設定され、その値が同図に示すように順次更新さ
れる。そして、ＳＴ１，ＳＴ２，ＦＷＰ１，ＦＷＰ２，
ＢＷＰ１，ＢＷＰ２の値や、ＤＩＳＰ１，ＤＩＳＰ２の
値が同図に示すように順次変化する。同図に示す値のフ
ィールドバッファが対応する動作に用いられることにな
る。例えば、ＦＷＰ１の値が７であるとき、フィールド
バッファ７のデータが、前方予測画像データとして用い
られる。

【００５７】図８は、以上の通常再生時におけるフィー
ルドバッファ１乃至７の書き込み動作と読み出し（再
生）動作を表した図である。この図８と図２を比較して
明らかなように、図２においては、説明の便宜上、フィ
ールドバッファ５乃至７のみが順次復号と表示に用いら
れるようにしたが、デコーダ制御回路６２を図５に示す
ように構成することで、フィールドバッファ１乃至７
を、予測画像データ記憶用または復号表示データ記憶用
として順次切り換えて使用することができる。

【００５８】２−３プルダウン再生時においては、２フ
ィールド表示と３フィールド表示が交互に行われ、ＲＥ
Ｖ−ＤＩＳＰは、その度に反転する。Ｉピクチャまたは
Ｐピクチャの復号時、各レジスタは図５に示した通常再
生時における場合と同様に動作する。

【００５９】これに対して、Ｂピクチャ復号時において
は、レジスタＲ１乃至Ｒ４がディセーブル状態とされ、
レジスタＲ５乃至Ｒ７が通常再生時における場合とは逆
に、図９に示すようにパスを形成する。即ち、Ｒ５，Ｓ
７，Ｒ７，Ｓ９，Ｒ６，Ｓ８，Ｒ５のパスが形成され
る。

【００６０】このとき、ＲＥＶ−ＤＩＳＰが低レベルで
あれば、レジスタＲ５の出力ＳＴ１が、セレクタＳ３，
Ｓ５、レジスタＲ８を介してＤＩＳＰ１として出力さ
れ、レジスタＲ６の出力ＳＴ２が、セレクタＳ４，Ｓ
６、レジスタＲ９を介してＤＩＳＰ２として出力され
る。

【００６１】これに対して、ＲＥＶ−ＤＩＳＰが高レベ
ルのとき、セレクタＳ５とＳ６により第１フィールドと
第２フィールドの出力が逆転されて、ＳＴ２がＤＩＳＰ
１として、ＳＴ１がＤＩＳＰ２として、それぞれ出力さ
れる。

【００６２】この２−３プルダウン時におけるタイミン
グチャートは、図１０に示すようになる。また、フィー
ルドバッファ１乃至７の書き込みと読み出しは、図１１
に示すように行われる。

【００６３】

【発明の効果】以上の如く本発明の動画像信号復号化装
置によれば、記憶手段を７フィールド分の記憶容量とし
たので、記憶容量が従来の場合より少なくて済み、低コ
スト化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の画像信号復号化装置における復号器の
構成例を示すブロック図である。

【図２】本発明の通常再生時におけるフィールドバッフ
ァの動作を説明する図である。

【図３】フィールドバッファの書き込みと読み出しの動
作を説明する図である。

【図４】本発明の２−３プルダウン変換動作時における
フィールドバッファの動作を説明する図である。

【図５】図１のデコーダ制御回路６２の通常再生時のＩ
／Ｐピクチャデコードの動作を説明する図である。

【図６】図１のデコーダ制御回路６２の通常再生時のＢ
ピクチャデコードの動作を説明する図である。

【図７】図５および図６に示した実施例の動作に対応す
るタイミングチャートである。

【図８】図５および図６に示した動作に対応するフィー
ルドバッファの書き込みと読み出しの動作を説明するタ
イミングチャートである。

【図９】図１のデコーダ制御回路６２の２−３プルダウ
ン変換動作時におけるＰピクチャデコードの動作を説明
する図である。

【図１０】図９の動作に対応するタイミングチャートで
ある。

【図１１】図１０のタイミングチャートに対応するフィ
ールドバッファ１乃至７の書き込みと読み出しの動作を
説明するタイミングチャートである。

【図１２】従来の動画像信号符号化装置の一例の構成を
示すブロック図である。

【図１３】従来の動画像信号復号化装置の一例の構成を
示すブロック図である。

【図１４】図１２の符号器４の構成例を示すブロック図
である。

【図１５】図１３の復号器１４の構成例を示すブロック
図である。

【図１６】２−３プルダウン変換の原理を説明する図で
ある。

【符号の説明】

２ビデオカメラ４符号器５誤り検出訂正回路６変調回路７光ディスク８レート前処理部１２復調回路１４復号器１６テレビモニタ１７レートコンバータ４０バッファ４１逆ＶＬＣ回路４２逆量子化回路４３逆ＤＣＴ回路４５フレームメモリ４６動き補償回路６１バススケジューラ６２デコーダ制御回路６３同期信号発生回路６４表示インターフェス

Claims

【特許請求の範囲】

【請求項１】符号化された動画像信号を復号化すると
ともに、Ｎ−Ｍプルダウン変換する変換手段と、符号化された動画像信号を復号化するための４フィール
ド分の予測画像信号と、前記予測画像信号を利用して復
号化された３フィールド分の動画像信号を記憶する容量
を有する記憶手段とを備え、前記変換手段は、前記記憶手段の７フィールド分のデー
タの書き込みと読み出しを制御して、プルダウン変換を
行なうことを特徴とする動画像信号復号化装置。
【請求項２】前記変換手段は、前記７つのフィールドに対応するデータを記憶する７つ
の記憶要素と、前記記憶要素のうちの所定のものの記憶データを、他の
記憶要素に伝達し、記憶させるパスを必要に応じて切換
える切換え要素とを備えることを特徴とする請求項１に
記載の動画像信号復号化装置。
【請求項３】前記切換え要素は、ＩピクチャまたはＰ
ピクチャを復号する場合と、Ｂピクチャを復号する場合
とで、異なるパスを形成させることを特徴とする請求項
２に記載の動画像信号復号化装置。