KR100263396B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR100263396B1 KR100263396B1 KR1019960023033A KR19960023033A KR100263396B1 KR 100263396 B1 KR100263396 B1 KR 100263396B1 KR 1019960023033 A KR1019960023033 A KR 1019960023033A KR 19960023033 A KR19960023033 A KR 19960023033A KR 100263396 B1 KR100263396 B1 KR 100263396B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- end portion
- film
- capacitor
- upper electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 24
- 229910052697 platinum Inorganic materials 0.000 description 12
- 230000010287 polarization Effects 0.000 description 7
- 230000002269 spontaneous effect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 210000004087 cornea Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은, 강유전체막 또는 고유전율을 가진 유전체막을 용량절연막으로 하는 용량소자를 내장한 반도체장치에 관한 것으로서, 용량절연막의 끝부분의 결정성열화에 의거한 전기적특성의 열화가 없는 용량소자를 내장한 반도체장치를 제공하는 것을 목적으로 하며, 그 구성에 있어서, 반도체기판(21)의 주면(主面)에 형성된 절연막(21a)위에, 용량절연막(23)의 끝부분이 하부전극(22)의 끝부분과 상부전극(24)의 끝부분과의 사이에 위치하도록 구성된 용량소자(25)가 형성되고, 또 용량소자(25)를 씌우는 보호막(26)이 형성되어 있다. 그리고 전극배선(28)이, 보호막(26)에 형성된 하부전극(22)에 이르는 제1개구(27a) 및 상부전극(24)에 이르는 제2개구(27b)를 개재해서, 하부전극(22) 및 상부전극(24)에 각각 접속되어 있다. 이와같이 용량절연막(23)의 끝부분이 상부전극(24)의 끝부분으로부터 비어져나와 있으므로서, 에칭에 의해 손상된 용량절연막(23)의 끝부분을 사용하지 않는 용량소자를 형성할 수 있는 것을 특징으로 한것이다.
Description
제1도는 본 발명의 제1실시예에 있어서의 반도체장치의 용량소자부분의 단면도.
제2도는 용량소자의 면적과 자발(自發)분극과의 관계를 표시한 도면.
제3도는 본 발명의 제2실시예에 있어서의 반도체장치의 용량소자부분의 단면도.
제4도는 제2실시예의 하나의 변형예를 표시한 단면도.
제5도는 제2실시예의 또하나의 변형예를 표시한 단면도.
제6도는 종래의 반도체장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 21a : 절연막
22 : 하부전극 23 : 용량절연막
24 : 상부전극 25 : 용량소자
26 : 보호막 27a : 제1개구
27b :제2개구 28 : 전극배선
29 : 제3개구
본 발명은, 강유전체막 또는 고유전율을 가진 유전체막을 용량절연막으로하는 용량소자를 내장한 반도체장치에 관한 것이다.
최근, 종래에 없던 저동작전압, 고속기록 및ㅊ 고속판독가능한 불휘발성 RAM의 실용화를 지향하여, 자발분극(自發分極)을 가진 강유전체막을 용량절연막으로 하는 욜양소자를 반도체집적 회로위에 형성하기 위한 기술개발이 한창 행해지고 있다. 또, 민생용전자기기의 고밀도화에 수반해서, 전자기기로부터 발생하는 불필요한 복사가 큰 문제로 되어있다. 이 불필요한 복사를 저감하는 대책으로서, 강유전체막 또는 고유전율을 가진 유전체막(이하, 이들을 고유전율막이라고 한다.)을 용량절연막으로하는 대용량의 용량소자를 반도체집적회로에 내장하는 기술이 주목을 받고 있다.
종래의 용량소자를 내장한 반도체장치에 대해서, 제6도를 참조하면서 이하에 설명한다.
실리콘기판(2)위에 분리산화막으(2)이 형성되고, 분리산화막(2)으로 둘러싸인 영역에, 확산층(3)과 게이트절연막(4a)과 게이트전극(4b)으로 구성된 트랜지스터(5)가 형성되어 있다.
트랜지스터(5)를 씌우도록 절연막(6)이 형성되고, 절연막(6)위에, 하부전극(7)과 용량절연막(8)과 상부전극(9)으로 구성된 용량소자(10)가 형성되어 있다. 용량절연막(8)은 상부전극(9)과 동일 현상으로 가공되어 있고, 용량절연막(8)의 끝부분은, 상부전극(9)의 끝부분과 동일위치이거나, 혹은 가공정밀도를 고려해도 적어도 바깥쪽 0.1㎛이내의 범위에 있다. 또, 용량절연막(8)의 끝부분은, 하부전극(7)의 끝부분보다도 안쪽에 있다.
그리고, 용량소자(10)를 씌우도록, 인을 첨가한 실리콘산화막등으로 이루어지는 보호막(11)이 형성되어 있다. 절연막(6) 및 보호막(11)에는, 확산층(3)에 도달하는 콘택트홀(12a)과, 하부전극(7) 및 상부전극(9)에 각각 도달하는 콘택트홀(12b)이 형성되어 있다. 이들 콘택트홀(12a), (12b)을 개재해서 전극배선(13a), (13b)이 형성되어 있다.
그러나 상기의 종래의 구성에서는, 다음과 같은 문제가 발생한다. 즉, 용량절연막의 끝부분이, 드라이에칭등에 의해 용량소자형상으로 패터닝할때에 손상을 입거나, 혹은 보호막을 형성할때에 보호막과 반응하거나 한다. 이때문에, 용량절연막의 끝부분의 결정성이 열악화된다. 따라서, 용량절연막과 전극(9)이 동일형상인 종래의 구조의 경우에는, 결정성이 열악화된 부분이 용량소자에 함유되기 때문에, 커패시턴스(capacitance)의 저하, 누설전류의 증대, 절연내압의 저하등, 전기적특성의 열악화가 발생하기 쉽다.
본 발명은, 용량절연막의 끝부분의 결정성열악화에 기인하는 전기적특성의 열악화가 없는 용량소자를 내장한 반도체장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체장치는, 집적회로가 형성된 반도체기판과, 이 반도체기판상의 절연막위에 형성된, 하부전극과 고유전율막으로 이루어진 용량절연막과 상부전극으로 구성된 용량소자와, 이 용량소자를 씌우는 보호막과, 이 보호막의 제1개구를 개재해서 하부전극과, 또 제2개구를 개재해서 상부전극에 각각 접속된 전극배선을 구비하고, 하부전극의 끝부분 및 용량절연막의 끝부분이, 상부전극의 끝부분보다도 바깥쪽으로 비어져나와 있는 구조를 가진다.
또한, 상기한 본 발명의 반도체장치에 있어서, 용량절연막의 끝부분이 제1개구보다도 바깥쪽에 위치하도록 용량절연막을 형성하고, 용량절연막에 있어서의 제1개구와 겹치는 위치에 제3개구를 형성한 구조를 가진다.
이와 같이, 용량절연막의 끝부분이 상부전극의 끝부분보다도 바깥쪽으로 비어져나와 있는 구조로 하므로서, 결정성이 열악화된 용량절연막의 끝부분이 용량소자에 함유되지 않게 되기 때문에, 에칭시나 보호막형성시에 용량소자의 전기적특성의 열악화가 발생하지 않는다.
또, 용량절연막에 제3개구를 형성하는 구조로하므로서, 상부전극의 끝부분 근방의 영역을 전극배선을 위한 개구부로서 이용할 수 있기 때문에, 용량소자의 보다 고집적화를 도모할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해서, 도면을 참조하면서 설명한다.
제1도는, 본 발명의 제1실시에 있어서의 반도체장치의 용량소자부분의 단면도이다. 단, 집적회로요소가 형성된 영역은 제6도에 표시한 종래예와 동일하므로, 그 도시를 생략하고 있다.
제1도에 표시한 바와 같이, 반도체기판(21)위에 형성된 절연막(21a)위에 두께 100~300㎚의 백금막의 하부전극(22)이 형성되어 있다. 하부전극(22)의 위에, 하부전극(22)보다도 작은 두께 50~250㎚의 SrBi2Ta2O9막의 용량절연막(23)이, 용량절연막(23)의 끝부분이 아래전극(22)의 끝부분보다도 안쪽으로 위치하도록 형성되어 있다. 용량절연막(23)위에, 용량절연막(23)보다도 작은 두께100~300㎚의 백금막의 상부전극(24)이, 상부전극(24)의 끝부분이 용량절연막(23)의 끝부분보다도 안쪽으로 위치하도록 형성되어 있다. 하부전극(22)과 용량절연막(23)과 상부전극(24)으로 이루어진 용량소자(25)위에, 보호막(26)이 형성되어 있다. 보호막(26)에는, 하부전극(22)에 달하는 제1개구(27a)와 상부전극(24)에 달하는 제2개구(27b)가 형성되어 있다. 그리고, 이들 개구(27a), (27b)를 개재해서 하부전극(22), 상부전극(24)에 각각 접속되는 전극배선(28)이 형성되어 있다.
이 용량소자는 , 다음의 제조방법에의해서 제작된다. 먼저, 집적회로가 형성된 반도체기판(21)위의 절연막(21a)위에, 스터퍼링에 의해 제1백금막을 형성하고, 또 그뒤에 SrBi2Ta2O9막을 회전도포법 또는 CVD법을 사용해서 퇴적한다. 다음에 산소분위기속에서 온도범위 650~900℃로 어니일링한 후, 제2백금막을 스터퍼링에 의해 퇴적한다.
이상태로, 먼저, 제2백금막을 드라이에칭법을 사용해서 선택적으로 에칭하고, 상부전극(24)를 형성한다. 다음에, 상부전극(24)보다 큰 레지스트마스크를 사용해서 SrBi2Ta2O9막을 선택적으로 에칭하여, 용량절연막(23)을 형성한다. 이때 용량절연막(23)의 끝부분이 상부전극(24)의 끝부분보다 적어도 0.1㎛이상 크게되는 레지스트마스크를 사용한다. 그리고, 상부전극(24) 및 용량절연막(23)보다도 큰 레지스트마스크를 사용해서 제1백금막을 드라이에칭법을 선택적으로 에칭하여, 하부전극(22)을 형성한다. 다음에, 보호막(26)으로서, 실리콘산화막을 10~800㎚을 전체면에 형성한다. 그리고, 용량절연막(23)과 겹치지 않는 하부전극(22)의 위쪽위치에 제1개구(27a)를, 또 상부전극(24)의 위쪽위치에 제2개구(27b)를 각각 보호막(26)에 형성한다. 다음에, 이들 개구(27a), (27b)를 개재해서 하부전극(22), 상부전극(24)에 각각 접속되는 전극배선(28)을 형성한다.
또한, 상기 제조방법에 있어서는, 제1백금막, SrBi2Ta2O9막 및 제2백금막을 먼저 적층한 후, 에칭에 의해 상부전극(24), 용량절연막(23) 및 하부전극(22)을 순차적으로 형성하는예에 대해서 설명했다. 그러나, 제1백금막을 형성한 후에 선택적으로 에칭해서 먼저 하부전극(22)을 형성하고, 그후, SrBi2Ta209막 및 제2백금막을 적층해서 에칭하고, 상부전극(24) 및 용량절연막(23)을 형성해도 된다. 또, 각막의 형성과 선택적에칭을 교호로 실시하는 방법에 의해, 상부전극(24), 용량절연막(23) 및 하부전극(22)을 형성해도 된다.
제2도는, 용량소자의 면적과 자발분극과의 관계를, 제1실시예와 졸래예를 비교해서 표시한 도면이다. 제2도에 표시한 바와 같이, 제1실시예에 있어서의 자발분극량은 , 종래예에 있어서의 자발분극량보다도 크다. 또, 종래예의 경우는, 용량소자의 면적이 작아지는 동시에 용량절연막(23)의 끝부분에 발생한 손상부분이 차지하는 비율이 상대적으로 커지기 때문에, 자발분극량도 작아진다. 그러나, 제1실시예의 경우에는, 손상부분이 용량소자에 함유되지 않기 때문에, 용량소자의 면적이 작아져도, 자발분극량은 작아지지 않는다.
이와 같이, 용량절연막(23)의 끝부분이 상부전극(24)의 끝부분보다도 비어져나오는 구조로하므로서, 에칭할때에 용량절연막(23)의 끝부분이 손상해도, 손상부분을 용량소자에 함우되지 않기 때문에, 용량소자(25)의 전기특성이 열악화되지 않는다. 따라서, 용량소자의 누설전류의 증대 및 절연내압의 저하가 없고, 또 절연파괴에 의한 고장이생기기 어려운 뛰어난 용량소자를 구비한 반도체장치가 실현된다.
또한, 본 실시예에 있어서는, 용량절연막(23)의 재료에 SrBi2Ta2O9를 사용했으나, BaTiO3,PZT, PLZT등 다른 강유전체재료 혹은 고유전율재료를 사용해도 된다. 특히 용량절연막(23)에 Bi를 함유한 층형상구조의 재료를 사용하는 경우에는, 드라이에칭시에 용량절연막(23)의 끝부분에 발생하는 손상이 용량소자의 누설전류, 절연내압 또는 자발분극특성에 크게 영향을 끼치기 때문에, 본 실시예의 구성이 효과적이다.
제3도는, 본 발명의 제2실시예에 있어서의 반도체장치의 용량소자부분의 단면도이다.
제3도에 있어서, 제1도에 표시한 제1실시예와 동일개소에는 동일부호를 붙이고 있으며, 그 설명을 생략하고 제1실시예와 다른 부분만 설명한다.
제3도에 표시한 바와 같이, 제2실시예에서는, 용량절연막(23)의 끝부분을 제1개구(27a)의 바깥쪽까지 연장하고, 제1개구(27a)와 겹치는 위치에 하부전극(22)에 달하는 제2개구(29)를 형성하고 있다. 환언하면, 제1개구(27a)는 용량절연막(23)에 형성된 제3개구(29)안에 형성되어 있다. 또한, 이 용량소자의 제조방법은, 제3개구(29)가 형성되는 것과 같이, 드라이에칭에 의해 용량절연막(23)을 형성할때 사용하는 레지스트마스크를 변경하는 것 이외에는, 제1실시예의 경우와 마찬가지이다.
제2실시예의 경우는, 제1개구(27a)를 제3개구(29)내에 형성하므로서, 상부전극(24)의 끝부분 근방의 영역을 전극배선(28)을 위한 개구부로서 겸용할 수 있다. 이때문에, 상부전극(24)의 형상이 동일할 경우, 하부전극(22)의 면적을 제1실시예의 하부전극의 면적보다도 작게할 수 있다. 따라서, 본 실시예는, 용량소자의 고집적화라는 점에서 매우 유리하다.
용량소자의 전기특성의 열화를 초래하지 않는 효과는, 본 실시예도 용량절연막(23)의 끝부분이 상부전극(24)의 끝부분보다도 비어져나오는 구조이기 때문에, 제1실시예의 경우와 마찬가지이다.
또한, 용량절연막(23)과 하부전극(22)에 있어서의 치수관계 및 끝부분의 위치관계는, 제4도 및 제5도에 표시한 바와 같은 관계라도 된다. 제4도는, 용량절연막(23)과 하부전극(22)이 동일치수이며, 또한 양자가 동일위치에 배치되어 있는 경우를 표시한다. 제5도는, 용량절연막(230이 하부전극(22)보다도 크고, 또한 용량절연막(23)의 끝부분이 하부전극(22)의 끝부분으로부터 비어져나와 있는 경우를 표시한다. 어느 경우도 제2실시예와 마찬가지 효과를 얻을 수 있다.
본 발명은, 상기 실시예에 한정되는 것은 아니고, 여러가지의 변형예가 가능한 것은 말할것도 없다. 예를들면, 상기 실시예에서는, 용량소자의 하부전극 및 상부전극으로서 백금막을 사용한 예에 대해서 설명했으나, 백금막대신에 팔라쥼막등 다른 금속막이나, IrO2와 같은 도전성산화막을 사용해도 된다. 따라서, 본 발명의 참된정신 및 범위내에 존재하는 변형예는, 모두 특허청구의 범위에 포함되는 것이다.
Claims (3)
- 집적회로요소가 형성된 반도체기판과, 상기 반도체기판상에 형성된 절연막과, 상기 절연막상에 형성되고ㅡ 하부전극, 강유전체재료 또는 고유전율을 가진 유전체재료의 용량절연막, 및 상부전극으로 구성된 용량소자와, 상기 용량소자를 씌우도록 형성되고, 상기 하부전극의 위쪽에 형성된 제1개구와 상기 상부전극의 위쪽에 형성된 제2개구를 가진 보호막과, 상기 제1개구를 개재해서 상기 하부전극에 상기 제2개구를 개재해서 상기 상부전극에 각각 접속된 전극배선을 구비하고, 상기 하부전극의 끝부분 및 상기 용량절연막의 끝부분이, 함께 상기 상부전극의 끝부분의 바깥쪽으로 비어져나와 있고, 상기 용량절연막에 있어서 상기 상부전극의 아래쪽 부분의 결정성이 상기 상부전극으로부터 비어져 나온 부분의 결정성보다도 좋으며, 상기 용량절연막의 끝부분이 상기 제1개구보다도 바깥쪽에 위치하고, 상기 제1개구와 겹치는 상기 용량절연막의 영역에 제3개구가 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 용량절연막의 끝부분이 상기 하부전극의 끝부분과 동일위치에 있는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 용량절연막의 끝부분이 상기 하부전극의 끝부분의 바깥쪽으로 비어져 나와 있는 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15592095A JP3246274B2 (ja) | 1995-06-22 | 1995-06-22 | 半導体装置 |
| JP95-155920 | 1995-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003929A KR970003929A (ko) | 1997-01-29 |
| KR100263396B1 true KR100263396B1 (ko) | 2000-08-01 |
Family
ID=15616408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023033A KR100263396B1 (ko) | 1995-06-22 | 1996-06-22 | 반도체장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6046467A (ko) |
| EP (1) | EP0750354A3 (ko) |
| JP (1) | JP3246274B2 (ko) |
| KR (1) | KR100263396B1 (ko) |
| CN (2) | CN100403520C (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926359A (en) | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3337622B2 (ja) * | 1997-07-16 | 2002-10-21 | 松下電器産業株式会社 | 選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法 |
| US20010013660A1 (en) | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| DE10217565A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur |
| US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| US20150097228A1 (en) * | 2013-10-07 | 2015-04-09 | Nanya Technology Corporation | Method for manufacturing semiconductor device |
| US9368392B2 (en) | 2014-04-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9219110B2 (en) | 2014-04-10 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9391016B2 (en) * | 2014-04-10 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9425061B2 (en) | 2014-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer cap layer to improve MIM structure performance |
| US11056556B2 (en) | 2018-09-28 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitive structure and methods of fabricating thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0192989A2 (en) * | 1985-01-30 | 1986-09-03 | Nec Corporation | Integrated circuit with a semiconductor capacitor and process for its production |
| EP0574275A1 (en) * | 1992-06-12 | 1993-12-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338951A (en) * | 1991-11-06 | 1994-08-16 | Ramtron International Corporation | Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5337279A (en) * | 1992-03-31 | 1994-08-09 | National Semiconductor Corporation | Screening processes for ferroelectric memory devices |
| DE69315125T2 (de) * | 1992-06-18 | 1998-06-10 | Matsushita Electronics Corp | Herstellungsverfahren für Halbleiterbauelement mit Kondensator |
| US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
| EP0736905B1 (en) * | 1993-08-05 | 2006-01-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor and manufacturing method thereof |
| US5443688A (en) * | 1993-12-02 | 1995-08-22 | Raytheon Company | Method of manufacturing a ferroelectric device using a plasma etching process |
| KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
| CN1056130C (zh) * | 1994-05-06 | 2000-09-06 | 清华大学 | 钛酸锶基晶界层电容器材料制造方法 |
| JP3369827B2 (ja) * | 1995-01-30 | 2003-01-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1995
- 1995-06-22 JP JP15592095A patent/JP3246274B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-19 EP EP96109828A patent/EP0750354A3/en not_active Ceased
- 1996-06-20 US US08/667,196 patent/US6046467A/en not_active Expired - Lifetime
- 1996-06-21 CN CNB200410078515XA patent/CN100403520C/zh not_active Expired - Fee Related
- 1996-06-21 CN CN96107131A patent/CN1143833A/zh active Pending
- 1996-06-22 KR KR1019960023033A patent/KR100263396B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0192989A2 (en) * | 1985-01-30 | 1986-09-03 | Nec Corporation | Integrated circuit with a semiconductor capacitor and process for its production |
| EP0574275A1 (en) * | 1992-06-12 | 1993-12-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1627501A (zh) | 2005-06-15 |
| CN1143833A (zh) | 1997-02-26 |
| JP3246274B2 (ja) | 2002-01-15 |
| EP0750354A3 (en) | 1997-05-14 |
| US6046467A (en) | 2000-04-04 |
| JPH098245A (ja) | 1997-01-10 |
| CN100403520C (zh) | 2008-07-16 |
| EP0750354A2 (en) | 1996-12-27 |
| KR970003929A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144051A (en) | Semiconductor device having a metal-insulator-metal capacitor | |
| KR100263396B1 (ko) | 반도체장치 | |
| KR950007117A (ko) | 금속 산화물 유전체를 갖는 커패시터 | |
| US6239462B1 (en) | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same | |
| KR980006267A (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
| KR100304135B1 (ko) | 고유전율유전체및두꺼운전극을갖는커패시터및그제조방법 | |
| KR100491580B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US7531862B2 (en) | Semiconductor device having ferroelectric substance capacitor | |
| US6798007B2 (en) | Method of fabricating a semiconductor device having a non-volatile semiconductor memory and a capacitor | |
| US5801410A (en) | Ferroelectric capacitors including extended electrodes | |
| JP2875777B2 (ja) | 半導体装置 | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| KR100587662B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| KR100624884B1 (ko) | 반도체 기억장치 | |
| KR100199093B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JP2001127267A (ja) | 相互作用の防止方法および多層電気装置 | |
| JPH11261027A (ja) | 半導体装置およびその製造方法 | |
| JPH03145159A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20000002613A (ko) | 반도체 회로용 커패시터 | |
| KR100242468B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19980049912A (ko) | 강유전체 커패시터 제조방법 | |
| JP2005011866A (ja) | 半導体装置及びその製造方法 | |
| KR19980034178A (ko) | 반도체 메모리 장치의 커패시터 제조 방법 | |
| JP2005166920A (ja) | 半導体装置 | |
| KR19990048904A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120423 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |