KR100258367B1 - 반도체 소자의 게이트전극 형성방법 - Google Patents

반도체 소자의 게이트전극 형성방법 Download PDF

Info

Publication number
KR100258367B1
KR100258367B1 KR1019970073419A KR19970073419A KR100258367B1 KR 100258367 B1 KR100258367 B1 KR 100258367B1 KR 1019970073419 A KR1019970073419 A KR 1019970073419A KR 19970073419 A KR19970073419 A KR 19970073419A KR 100258367 B1 KR100258367 B1 KR 100258367B1
Authority
KR
South Korea
Prior art keywords
oxidation
oxide film
gate
ion implantation
gate electrode
Prior art date
Application number
KR1019970073419A
Other languages
English (en)
Other versions
KR19990053729A (ko
Inventor
이동덕
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970073419A priority Critical patent/KR100258367B1/ko
Publication of KR19990053729A publication Critical patent/KR19990053729A/ko
Application granted granted Critical
Publication of KR100258367B1 publication Critical patent/KR100258367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 게이트전극 제조방법에 관한 것으로, 특히 게이트전극 형성시 소자분리 공정 및 게이트 공정을 동시에 실시함으로서 공정을 단순화하여 소자의 생산 수율을 향상시키는 기술에 관한 것이다.
이를 위해 본 발명은 소자분리용 마스크로 2회의 이온주입 공정을 실시하고 산화공정을 진행하여 필드산화막과 게이트산화막을 동시에 형성한 다음, 전표면에 폴리실리콘막패턴으로된 게이트전극을 형성함으로서 종래 기술에서 소자분리 공정을 먼저 거친뒤 습식세정 및 게이트공정을 진행함으로 인해 공정 단계가 복잡해지는 것을 한번의 공정으로 소자분리를 위한 필드산화막 공정 및 게이트산화막 공정을 진행할 수 있어 소자의 생산수율 및 신뢰성을 향상시키는 반도체 소자의 게이트전극 제조방법을 제공한다.

Description

반도체 소자의 게이트전극 형성방법
본 발명은 반도체 소자의 게이트전극 제조방법에 관한 것으로, 특히 게이트전극 형성시 소자분리 공정 및 게이트 공정을 동시에 실시함으로서 공정을 단순화하여 소자의 생산 수율을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 증가함에 따라 게이트 산화막의 두께가 감소하게 되고, 그로인하여 게이트 산화막의 막질이 양호한 것을 요구하게 된다.
또한, 트랜지스터의 게이트 전극 패턴닝 공정후에 게이트 전극의 측벽의 식각 손상의 회복과 게이트 전극의 활성화를 위하여 산화 공정을 실시하게 되는데 이때 게이트 산화막도 역시 산화되어 게이트 산화막의 에지부가 두꺼워지는 게이트 버즈빅 현상이 발생한다.
그리고, 상기 게이트전극을 패터닝하는 과정에서 게이트전극의 과도 식각시 게이트산화막이 제거되어 반도체 기판에 어택(attack)을 받게 된다.
한편, 종래 기술에서 게이트전극을 형성하기 위한 공정 진행시 메모리나 비메모리를 불구하고 먼저 소자분리 공정을 진행한 다음 게이트 공정을 진행하여 게이트전극을 형성하였다.
그러나, 게이트전극을 형성하기 위해 소자분리 공정을 진행 후 게이트 공정을 진행하기 위해서는 많은 습식세정 공정을 진행하여야 하고 공정단계가 그 만큼 복잡짐으로 인하여 소자의 생산수율 및 신뢰성이 떨어뜨리는 문제점이 발생된다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 소자분리용 마스크로 2회의 이온주입 공정을 실시하고 산화공정을 진행하여 필드산화막과 게이트산화막을 동시에 형성한 다음, 전표면에 폴리실리콘막패턴으로된 게이트전극을 형성함으로서 종래 기술에서 소자분리 공정을 먼저 거친뒤 습식세정 및 게이트공정을 진행함으로 인해 공정 단계가 복잡해지는 것을 한번의 공정으로 소자분리를 위한 필드산화막 공정 및 게이트산화막 공정을 진행할 수 있어 소자의 생산수율 및 신뢰성을 향상시키는 반도체 소자의 게이트전극 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명에 따른 반도체 소자의 게이트전극 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 소자분리용 마스크
14 : 필드산화막 16 : 게이트산화막
18 : 게이트전극
A : 활성영역 B : 필드영역
상기 목적을 달성하기 위해 본 발명에 따르면,
소자분리용 마스크를 이용하여 반도체 기판의 필드산화막으로 예정된 부분에 산화촉진용 제 1이온주입 공정을 선택적으로 실시하는 공정과,
상기 반도체 기판의 게이트산화막으로 예정된 부분에 소자분리용 마스크를 이용하여 산화억제용 제 2이온주입 공정을 선택적으로 실시하는 공정과,
상기 구조의 전표면에 산화공정을 실시하여 반도체 기판에서 필드영역에 산화를 촉진시켜 필드산화막을 형성함과 더불어 활성영역에 산화를 억제시켜 게이트산화막을 형성하는 공정과,
상기 구조에 게이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 게이트전극 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1d 는 본 발명에 따른 반도체 소자의 게이트전극 제조공정도이다.
먼저, 반도체 기판(10)의 필드산화막으로 예정된 부분에 산화촉진용 제 1이온주입 공정을 선택적으로 실시한다.
이 때, 상기 반도체 기판(10)의 활성영역(A)에 소자분리용 마스크(12)를 형성하여 3가 불순물이온 또는 5가 불순물이온으로 붕소(B), 인(P) 불순물 이온 농도를 1 × 1016∼ 1 × 1022cm-3정도 주입한 다음, 소자분리용 마스크를 제거한다.(도 1a 참조)
다음, 게이트전극 형성을 위한 습식 세정공정을 진행한 후, 상기 반도체 기판(10)의 게이트산화막으로 예정된 부분에 소자분리용 마스크(12)를 이용하여 산화억제용 제 2이온주입 공정을 선택적으로 실시한다.
이 때, 상기 반도체 기판(10)의 필드영역(B)에 소자분리용 마스크(12)를 형성하고 원자질량이 가벼운 질소이온을 주입하되 불순물 이온의 농도로 1 × 1012∼ 1 × 1015cm-3정도 주입한 다음, 소자분리용 마스크를 제거한다.
여기서, 상기 제 2이온주입시에 질소이온을 주입한 뒤 후속 공정의 게이트산화막을 형성하게 되면 게이트전극의 특성 저하 없이 게이트산화막의 두께가 10 ∼ 50％ 감소시킬 수 있을 뿐만 아니라 붕소(B) 이온의 침투를 억제할 수 있고, 핫캐리어 저항을 증가시킬 수 있다.(도 1b 참조)
그 다음, 상기 구조의 전표면에 한번의 산화공정을 실시하여 반도체 기판(10)에서 필드영역(B)에 산화를 촉진시켜 필드산화막(14)을 형성함과 더불어 활성영역(A)에 산화를 억제시켜 게이트산화막(16)을 형성한다.
이 때, 상기 제 2이온주입 공정시 활성영역의 게이트산화막(16) 두께가 이온주입이 되지않은 영역 보다 10 ∼ 50％ 작게 형성된다.
즉, 상기 게이트산화막(16)은 50 ∼ 200Å 두께로 형성하고, 필드산화막(14)은 1000 ∼ 3000Å 두께로 형성한다.
여기서, 상기 필드산화막(14)과 게이트산화막(16) 공정을 동시에 실시함으로서 종래에서의 많은 습식세정 공정을 줄일 수 있으며, 산화막에 대한 손실이 줄어들게 된다.(도 1c 참조)
다음, 상기 구조의 전표면에 폴리실리콘막을 형성하고 패터닝하여 폴리실리콘막패턴으로된 게이트전극(18)을 형성한다.(도 1d 참조)
상기한 바와같이 본 발명에 따르면, 필드산화막 공정과 게이트산화막 공정을 동시에 실시한 다음 전표면에 폴리실리콘막패턴으로된 게이트전극을 형성함으로서 종래 기술에서 소자분리 공정을 먼저 거친뒤 습식세정 및 게이트공정을 진행함으로 인해 공정 단계가 복잡해지는 것을 한번의 공정으로 공정을 단순화하여 소자분리를 위한 필드산화막 공정 및 게이트산화막 공정을 진행할 수 있어 소자의 생산수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (5)

  1. 소자분리용 마스크를 이용하여 반도체 기판의 필드산화막으로 예정된 부분에 산화촉진용 제 1이온주입 공정을 선택적으로 실시하는 공정과,
    상기 반도체 기판의 게이트산화막으로 예정된 부분에 소자분리용 마스크를 이용하여 산화억제용 제 2이온주입 공정을 선택적으로 실시하는 공정과,
    상기 구조의 전표면에 산화공정을 실시하여 반도체 기판에서 필드영역에 산화를 촉진시켜 필드산화막을 형성함과 더불어 활성영역에 산화를 억제시켜 게이트산화막을 형성하는 공정과,
    상기 구조에 게이트전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
  2. 제 1 항에 있어서, 상기 산화촉진용 제 1이온주입 공정은 3가 이온 또는 5가 이온으로 붕소(B), 인(P) 불순물 이온을 1 × 1016∼ 1 × 1022cm-3농도로 주입하는 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
  3. 제 1 항에 있어서, 상기 산화억제용 제 2이온주입 공정은 질소이온을 주입하며 1 × 1012∼ 1 × 1015cm-3농도로 주입하는 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
  4. 제 1 항 또는 제 3 항 에 있어서, 상기 산화억제용 제 2이온주입 공정시 활성영역의 게이트산화막 두께가 이온주입이 되지않은 영역 보다 10 ∼ 50％ 작게 형성된 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
  5. 제 1 항에 있어서, 상기 게이트산화막은 50 ∼ 200Å 두께로 형성하고, 필드산화막은 1000 ∼ 3000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
KR1019970073419A 1997-12-24 1997-12-24 반도체 소자의 게이트전극 형성방법 KR100258367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970073419A KR100258367B1 (ko) 1997-12-24 1997-12-24 반도체 소자의 게이트전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970073419A KR100258367B1 (ko) 1997-12-24 1997-12-24 반도체 소자의 게이트전극 형성방법

Publications (2)

Publication Number Publication Date
KR19990053729A KR19990053729A (ko) 1999-07-15
KR100258367B1 true KR100258367B1 (ko) 2000-06-01

Family

ID=19528523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073419A KR100258367B1 (ko) 1997-12-24 1997-12-24 반도체 소자의 게이트전극 형성방법

Country Status (1)

Country Link
KR (1) KR100258367B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437352B2 (ja) * 2000-02-29 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990053729A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR20000011242A (ko) 식각방법,박막트랜지스터매트릭스기판및그제조방법
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR100258367B1 (ko) 반도체 소자의 게이트전극 형성방법
US5254495A (en) Salicide recessed local oxidation of silicon
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR940012493A (ko) 집적 회로 제조 방법
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
KR100261335B1 (ko) 산화물 필러 또는 게이트 산화물 단락을 형성함이 없이 폴리실리콘을 도핑하는 옥시염화인 공정 흐름
KR100225382B1 (ko) 고전압 반도체 소자 및 그의 제조방법
KR100262456B1 (ko) 반도체 소자 제조방법
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
JPH0779101B2 (ja) 半導体装置の製法
KR100235625B1 (ko) 반도체 소자의 제조 방법
KR100219069B1 (ko) 반도체장치 제조방법
KR100448859B1 (ko) 반도체소자의게이트전극형성방법
KR100244789B1 (ko) 반도체소자제조방법
KR100506878B1 (ko) 모스 전계효과 트랜지스터의 제조방법
KR19990061070A (ko) 반도체 소자의 제조방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100265832B1 (ko) 반도체장치의자기정렬콘택홀형성방법
KR100400303B1 (ko) 반도체소자의 제조방법
KR100358174B1 (ko) 반도체장치의소오스및드레인형성방법
KR100215857B1 (ko) 트랜지스터의 제조방법
KR930001565B1 (ko) 씨 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee