KR100236104B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100236104B1
KR100236104B1 KR1019960054632A KR19960054632A KR100236104B1 KR 100236104 B1 KR100236104 B1 KR 100236104B1 KR 1019960054632 A KR1019960054632 A KR 1019960054632A KR 19960054632 A KR19960054632 A KR 19960054632A KR 100236104 B1 KR100236104 B1 KR 100236104B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
gate electrode
forming
manufacturing
substrate
Prior art date
Application number
KR1019960054632A
Other languages
English (en)
Other versions
KR19980036135A (ko
Inventor
박민화
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960054632A priority Critical patent/KR100236104B1/ko
Publication of KR19980036135A publication Critical patent/KR19980036135A/ko
Application granted granted Critical
Publication of KR100236104B1 publication Critical patent/KR100236104B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 채널(Channel)의 오프셋(Offset) 길이를 일정하게 유지하도록 한 반도체 소자의 제조방법에 관한 것이다.
이와같은 본 발명의 반도체 소자의 제조방법은 기판을 준비하는 단계; 상기 기판상의 소정영역에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 전면에 게이트 절연막 및 도전층을 형성하는 단계; 상기 게이트 전극의 일정영역을 도핑하는 단계; 상기 도전층내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 채널(Channel)의 오프셋(Offset) 길이를 일정하게 유지하도록 한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도1a - 도1e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도1a에 도시된 바와같이 반도체 기판(11)상에 언더우프트(Undoped) 제1폴리 실리콘(12)을 형성하고, 상기 제1폴리 실리콘(12)의 전면에 게이트 도핑(Doping) 이온을 주입한다.
도1b에 도시된 바와같이 상기 게이트 이온이 주입된 제1폴리 실리콘(12)상에 제1감광막(13)을 도포한 후, 노광 및 현상공정으로 패터닝(Patterning)하고, 상기 패터닝된 제1감광막(13)을 마스크로 하여 상기 제1폴리 실리콘(12)을 선택적으로 제거하여 게이트 전극(12a)을 형성한다.
도1c에 도시된 바와같이 상기 제1감광막(13)을 제거하고, 상기 게이트 전극(12a)을 포함한 전면에 게이트 절연막(14) 및 제2폴리 실리콘(15)을 형성한다.
이어, 상기 제2폴리 실리콘(15)상에 제2감광막(16)을 도포한 후, 노광 및 현상공정으로 패터닝한다.
도1d에 도시된 바와같이 상기 패터닝된 제2감광막(16)을 마스크로 하여 전면에 소오스/드레인 불순물 영역을 형성하기 위하여 불순물 이온을 주입하므로써 상기 제2폴리 실리콘(15)내에 소오스 영역(17)과 드레인 영역(18)을 형성한다.
도1e에 도시된 바와같이 상기 제2감광막(16)을 제거한다.
그러나 이와같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 소오스/드레인 불순물 영역을 형성하기 위하여 이온주입시 마스크의 미쓰얼라인(Misalign)에 의해서 오프셋(On/Off) 길이의 변화가 발생하기 때문에 반도체 소자의 온/오프(On/Off) 특성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 마스크의 얼라인에 관계없이 오프셋 길이를 일정하게 유지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도1a -도1e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도2a -도2d는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제1폴리 실리콘
23 : 제1감광막 22a : 게이트 전극
24 : 게이트 절연막 25 : 제2폴리 실리콘
26 : 제2감광막 27 : 소오스 불순물 영역
28 : 드레인 불순물 영역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 기판을 준비하는 단계; 상기 기판상의 소정영역에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 전면에 게이트 절연막 및 도전층을 형성하는 단계; 상기 게이트 전극의 일정영역을 도핑하는 단계; 그리고 상기 도전층내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도2a - 도2d는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도2a에 도시된 바와같이 반도체 기판(21)상에 언도우프트 제1폴리 실리콘(22)을 형성하고, 상기 제1폴리 실리콘(22)상에 제1감광막(23)을 도포한 후, 노광 및 현상공정으로 패터닝(Patterning)한다.
도2b에 도시된 바와같이 상기 패터닝된 제1감광막(23)을 마스크로 하여 상기 제1폴리 실리콘(22)을 선택적으로 제거하여 게이트 전극(22a)을 형성하고, 상기 제1감광막(23)을 제거한다.
이어, 상기 게이트 전극(22a)을 포함한 전면에 게이트 절연막(24) 및 제2폴리 실리콘(25)을 형성한다. 그리고 상기 제2폴리 실리콘(25)상에 제2감광막(26)을 도포한 후, 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 제2감광막(26)을 마스크로 하여 높은 에너지(High Energy)로 불순물을 주입하여 상기 게이트 전극(22a)의 일부영역을 도핑(Doping)한다.
도2c에 도시된 바와같이 상기 제2감광막(26)을 마스크로 하여 소오스/드레인 불순물 영역을 형성하기 위한 불순물 이온을 주입하여 소오스 영역(27)과 드레인 영역(28)을 형성한다.
도2d에 도시된 바와같이 상기 제2감광막(26)을 제거한다.
이상에서 설명한 바와같이 본 발명의 반도체 소자의 제조방법에 있어서 마스크의 미쓰얼라인(Misalign)에 의해 발생되는 오프셋(Offset) 길이의 변화를 방지하기 때문에 반도체 소자의 동작특성이 변하지 않고, 일정한 온/오프(On/Off) 전류비를 유지하는 효과가 있다.

Claims (3)

  1. 기판을 준비하는 단계; 상기 기판상에 언도우프트 폴리 실리콘층을 형성하는 단계; 상기 언도우프트 폴리 실리콘층을 선택적으로 제거하여 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 전면에 게이트 절연막 및 도전층을 형성하는 단계; 상기 게이트 전극의 일정영역을 도핑하는 단계; 그리고 상기 도전층내에 소오스/드레인 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 기판은 절연용 기판임을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 게이트 전극의 일정부분을 도핑하는 공정과 소오스/드래인 불순물 영역을 형성하는 공정은 동일한 마스크를 사용하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
KR1019960054632A 1996-11-16 1996-11-16 반도체 소자의 제조방법 KR100236104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054632A KR100236104B1 (ko) 1996-11-16 1996-11-16 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054632A KR100236104B1 (ko) 1996-11-16 1996-11-16 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980036135A KR19980036135A (ko) 1998-08-05
KR100236104B1 true KR100236104B1 (ko) 1999-12-15

Family

ID=19482147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054632A KR100236104B1 (ko) 1996-11-16 1996-11-16 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100236104B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088817B1 (ko) * 2009-06-26 2011-12-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088817B1 (ko) * 2009-06-26 2011-12-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR19980036135A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100206878B1 (ko) 반도체소자 제조방법
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100268920B1 (ko) 반도체소자의제조방법
KR100236104B1 (ko) 반도체 소자의 제조방법
KR100509948B1 (ko) 초미세 채널을 가지는 ｍｏｓｆｅｔ 소자 및 그 제조 방법
KR20050069111A (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
KR100258881B1 (ko) 반도체 소자의 제조 방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100359773B1 (ko) 반도체 소자 제조방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR100281543B1 (ko) 오프셋 구조의 박막 트랜지스터 제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR0179294B1 (ko) 반도체 장치의 제조방법
KR100384860B1 (ko) 반도체소자의 제조 방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100205349B1 (ko) 트랜지스터의 제조방법
KR100339419B1 (ko) 앨디디(ｌｄｄ)구조의 트랜지스터 제조방법
KR100937650B1 (ko) 반도체 장치의 트랜지스터 제조 방법
KR100236073B1 (ko) 반도체 소자의 제조방법
KR0161855B1 (ko) 반도체소자의 제조방법
KR100190027B1 (ko) 반도체 장치의 디램의 배선층 패턴 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR0140811B1 (ko) 트랜지스터 제조 방법
KR100252902B1 (ko) 씨모스 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee