KR100233708B1

KR100233708B1 - 반도체 메모리 장치의 라이트 드라이버 회로 및 라이트 복구타임 확보방법

Info

Publication number: KR100233708B1
Application number: KR1019960050272A
Authority: KR
Inventors: 신인철; 곽충근
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-10-30
Filing date: 1996-10-30
Publication date: 1999-12-01
Also published as: KR19980030793A

Abstract

반도체 메모리 장치에서의 라이트 복구 타임의 마진을 확보할 수 있는 라이트 드라이브 회로는, 라이트 데이타가 패스 트랜지스터 쌍을 통해 데이타 라인쌍에 제공되고 나서, 미리 설정된 시간 이후부터, 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 제2전압레벨로 충전하기 위해 상기 패스 트랜지스터 쌍의 입출력단간에 병렬로 연결된 충전부를 구비하여 라이트 복구 타임을 확보하는 것을 특징으로 한다.

Description

반도체 메모리 장치의 라이트 드라이브 회로 및 라이트 복구 타임 확보방법{WRITE DRIVER CIRCUIT IN SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 장치의 라이트 드라이브 회로에 관한 것으로, 특히 라이트 복구 타임(TWR; write recovery time)의 마진을 확보할 수 있는 반도체 메모리 장치의 라이트 드라이브 회로에 관한 것이다.

최근에, 반도체 메모리 장치 특히, 스태이틱 메모리의 동작속도는 고기능의 구현을 위해 점점 더 빨라지는 추세에 있다. 칩의 동작이 고속화되어지기 위해서는 워드라인 인에이블 시간도 그에 따라 빨라져야 한다. 그런데, 워드라인 인에이블 시간이 빠르면 빠를 수록 라이트 복구 타임의 마진은 상대적으로 나빠지는 현상이 있다. 이 현상은 선택된 메모리 셀에 특정한 데이타를 라이트한 후, 또 다른 메모리 셀을 선택하여 그에 저장된 데이타를 리드하는 경우에 흔히 발생된다. 왜냐하면, 이전의 라이트 사이클에서 데이타 라이트 동작을 위해 데이타 라인(SDL/SDLB) 및 비트라인(BL/BLB)의 전위레벨이 완전한 전원전압 VCC과 접지전압 VSS의 레벨로서 크게 벌려져 있어 데이타 리드 동작이 개시되기 이전에 상기 데이타 라인 및 비트라인에 대한 프리차아지 및 등화동작이 완전히 종료되지 못하기 때문이다.

즉, 리드동작이 개시될 시점에서 라이트 복구가 완료되어야 하는데, 고집적화 및 고속의 동작에서는 라이트 복구 타임이 상대적으로 짧아지므로 리드 에러가 종종 발생하게 되는 것이다. 이러한 리드 에러는 라이트 복구 타임의 마진이 충분하지 못할 경우에 발생한다. 고집적화에 기인하는 비트라인의 로딩증가도 이러한 라이트 복구 타임의 마진을 나쁘게 하는 요인이다.

따라서, 라이트 복구 타임의 마진을 확보하면서도 고속동작을 수행 할 수 있는 반도체 메모리의 설계가 절실히 요구되어진다.

따라서, 본 발명의 목적은 라이트 복구 타임의 마진을 확보할 수 있는 반도체 메모리 장치의 라이트 드라이브 회로를 제공함에 있다.

본 발명의 다른 목적은 라이트 복구 타임의 마진을 유지시키면서도 고속동작을 수행케 할 수 있는 반도체 메모리의 라이트 복구 타임 확보방법을 제공함에 있다.

도 1은 본 발명의 실시예에 따른 라이트 드라이브 회로도.

도 2a 및 2b는 도 1에 따른 회로의 라이트 복구 타임 특성을 종래의 특성과 비교하여 보여주는 각종 신호들의 타이밍도.

상기의 목적들을 달성하기 위한 본 발명은, 외부로부터 인가되는 라이트 데이타를 반전 및 비반전하고 이를 차례로 라이트 드라이브 게이트 쌍 및 패스 트랜지스터 쌍을 통해 각기 비트라인 쌍과 연결된 데이타 라인쌍에 제공하는 반도체 메모리 장치의 라이트 드라이브 회로에 있어서: 상기 라이트 데이타가 상기 패스 트랜지스터 쌍을 통해 상기 데이타 라인쌍에 제공되고 나서, 미리 설정된 시간 이후부터, 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 제2전압레벨로 충전하기 위해 상기 패스 트랜지스터 쌍의 입출력단간에 병렬로 연결된 충전부를 구비하여 라이트 복구 타임을 확보하는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예의 설명이 첨부한 도면을 참조하여 설명될 것이다. 도면들중 동일한 참조번호들은 가능한 한 어느곳에서든지 동일한 소자 또는 신호들을 나타내고 있음을 유의하여야 한다.

하기의 설명에서 라이트 드라이브 회로의 구성 및 부품들등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 일예로서 나타나 있다. 그렇지만, 상기한 본 발명의 기술적 사상에 의해 본 발명이 다양하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.

도 1에는 본 발명의 실시예에 따른 라이트 드라이브 회로도가 나타나 있다. 또한, 도 2b에는 도 1에 따른 회로의 라이트 복구 타임 특성을 종래의 특성도 도 2a와 비교하여 보여주는 각종 신호들의 타이밍도가 도시된다.

먼저, 도 1을 참조하면, 통상의 라이트 드라이브 회로는 예컨대 제1,2,3인버터(I1,I2,I3), 라이트 드라이브 게이트(10,20) 및 패스 트랜지스터(90,100)등의 소자들을 포함한다. 상기 라이트 드라이브 회로는, 데이타 입력버퍼를 통해 출력되는 라이트 데이타를 입력단 DinB을 통해 수신하고, 제1인버터(I1)를 통해 반전 및 제2인버터(I2) 및 제3인버터(I3)을 통해 비반전하여 이를 차례로 라이트 드라이브 게이트쌍(10,20) 및 패스 트랜지스터 쌍(90,100)을 통해 각기 비트라인 쌍과 연결된 데이타 라인쌍 SDLB,SDL으로 제공한다. 여기서, 낸드 게이트로 구성된 상기 라이트 드라이브 게이트쌍(10,20)의 타측입력으로는 신호 OWD가 공통으로 인가되는데, 상기 신호 OWD는 라이트 동작시에는 전원전압의 레벨을 가지며, 리드시에는 접지전압의 레벨을 가진다.

한편, 상기한 라이트 드라이브 회로에서 제1,2충전부(130,140)은 상기 패스 트랜지스터 쌍(90,100)의 입출력단간에 병렬로 연결된다. 상기 제1,2충전부(130,140)는 상기 라이트 데이타가 상기 패스 트랜지스터 쌍(90,100)을 통해 상기 데이타 라인쌍 SDLB,SDL에 제공되고 나서, 미리 설정된 시간 이후부터, 상기 데이타 라인쌍중에 로우레벨을 유지하고 있는 데이타 라인을 전원전압레벨로 충전하는 기능을 수행한다. 이처럼 본 발명에 따른 라이트 드라이브 회로에서는 상기 제1,2충전부(130,140)의 기능에 의해 라이트 복구 타임의 마진이 충분히 확보되는 것이다.

여기서, 상기 충전부중 제1충전부(130)는 상기 패스 트랜지스터 쌍(90,100)의 입력단에 나타나는 데이타 레벨과 라이트 모드에서 로우레벨로서 제공되는 라이트 모드 신호 WEP를 낸드 게이팅하여 낸드 응답을 가리키는 충전 제어신호를 출력하는 노아게이트(30)와, 상기 충전 제어신호를 상기 미리 설정된 시간동안 지연 및 반전하는 지연부(I31∼I37)와, 상기 지연부로부터 출력되어진 상기 충전 제어신호에 응답하여 상기 데이타 라인쌍중에 로우레벨을 유지하고 있는 데이타 라인을 전원전압레벨로 충전하는 피모오스 트랜지스터(50)로 구성된다. 상기 피모오스 트랜지스터(50)은 전원전압과 상기 데이타 라인간에 채널이 연결되고, 상기 피모오스 트랜지스터(50)의 게이트는 상기 제어신호에 응답된다. 여기서, 상기 지연부(I31∼I37)는 프리차아지 동작을 라이트 동작이 종료된 후 미리 설정된 시간만큼 있다가 수행되게 하기 위해 적어도 소정의 개수, 약 7개이상의 인버터 체인으로 구성됨을 알 수 있다. 상기 제1,2충전부(130,140)는 2개로서 동일한 구성소자를 가지며 서로 대칭적으로 상기 데이터 라인쌍에 각기 위치됨을 알 수 있다.

한편, 상기 데이타 라인이 상기 제2전압레벨로 충전되는 동안 상기 데이타 라인과 상기 패스 트랜지스터 쌍(90,100)의 입력단을 전기적으로 서로 분리하기 위해 상기 제1,2(130,140)충전부와 상기 패스 트랜지스터 쌍(90,100)의 제어단간에는 분리부(70,80)이 연결될 수 있다. 여기서, 상기 패스 트랜지스터 쌍(90,100)이 각기 엔모오스 트랜지스터 및 피모오스 트랜지스터쌍(90,100)으로 구성된 경우에 상기 지연부의 출력과 라이트 모드 동작신호 WEB를 낸드 게이팅한 결과를 상기 패스 트랜지스터 쌍(90,100) 내의 피모오스 트랜지스터의 게이트에 인가하는 낸드게이트(70,80)와, 상기 낸드 게이팅 결과를 반전하여 상기 패스 트랜지스터 쌍(90,100) 내의 엔모오스 트랜지스터의 게이트에 인가하는 인버터(I91,I101)로 구성된다. 상기 라이트 모드 동작신호 WEB는 라이트 동작시에 하이레벨로서 제공되는 신호이다.

상기와 같이 구성된 도 1의 동작을 설명하면 다음과 같다. 라이트 데이타가 로우레벨로서 입력단 DinB에 제공되었다고 가정하면, 낸드게이트(10)의 두 입력은 모두 하이('1')가 되고 그 출력은 로우('0')가 된다. 한편, 낸드게이트(20)의 출력은 하이가 된다. 상기 로우 및 하이 레벨의 데이타는 일단 상기 패스 트랜지스터 쌍(90,100)을 통해 전송되어 데이타라인 쌍 및 비트라인 쌍을 경유하여 선택된 메모리 셀에 저장된다. 상기 낸드게이트(10)의 출력이 로우가 되는 시점부터 상기 노아게이트(30)의 두 입력은 모두 로우이므로 그 출력은 하이가 된다. 상기 하이 출력은 바로 상기 로우레벨의 데이타 라인(섹션 데이타 라인)을 프리차아지하기 위한 충전제어신호에 대응된다.

그리고, 상기 충전 제어신호는 상기 지연부(I31∼37) 내의 인버터를 차례로 통과하면서 미리 설정된 시간동안 지연 및 반전되어, 상기 피모오스 트랜지스터(50)의 게이트에 인가된다. 상기 트랜지스터(50)는 상기 지연부부터 출력되어진 상기 충전 제어신호에 응답하여 상기 데이타 라인쌍중에 로우레벨을 유지하고 있는 데이타 라인 SDLB을 전원전압레벨로 충전한다. 상기 충전의 개시시점은 상기 로우 및 하이 레벨의 데이타가 상기 패스 트랜지스터 쌍(90,100)을 통해 전송되어 데이타라인 쌍 및 비트라인 쌍을 경유하여 선택된 메모리 셀에 저장된 이후부터이다. 따라서, 상기 데이타 라인 SDLB이 상기 전원전압의 레벨로 충전되는 시점에서 상기 데이타 라인 SDLB과 상기 패스 트랜지스터(90)의 입력단(즉, 낸드게이트(10)의 출력단)을 전기적으로 서로 분리하기 위해 분리부(70)이 동작하게 된다. 상기 낸드게이트(70)의 입력은 각기 로우 및 하이이므로 그 출력은 하이가 되어 패스 트랜지스터(90) 내의 피모오스 트랜지스터의 게이트에 인가된다. 또한, 패스 트랜지스터(90)내의 엔모오스 트랜지스터의 게이트에는 인버터(I91)을 통해 로우가 인가된다. 이에 따라, 상기 데이타 라인 SDLB과 상기 패스 트랜지스터(90)의 입력단(즉, 낸드게이트(10)의 출력단)은 전기적으로 서로 분리되어 라이트 드라이브의 입력측으로는 전류가 흐르지 않게 된다. 한편, 이 경우에 제2충전부(140) 및 분리부(80)는 동작되지 않는 것과 다름이 없다. 즉, 하이 레벨의 데이타 라인은 프리차아지 시킬 필요가 없기 때문이다.

도 2b를 참조하면, 부호 G1,G2 는 각기 상기 데이타 라인쌍 SDLB, SDL의 레벨을 보여주는 것이고, 구간 T1은 하이 데이타가 메모리 셀에 라이트되는 구간이고, T2는 로우 데이타가 라이트되는 구간을 의미한다.

이와 같이 본 발명에서는, 라이트 리커버리를 위한 프리차아지 동작이 상기 구간 T2가 완료되는 시점에서 종료하는 것을 도 2a와 대비시켜 보면 쉽게 알 수 있다. 즉, 종래의 라이트 복구 타임 특성을 나타내는 도 2a를 참조하면, 타임 시점 B1은 종래에 문제가 되었던 지점이다.

상기한 바와 같은 본 발명에 따르면, 라이트 복구 타임의 마진을 충분히 확보하면서도 라이트 드라이브 회로의 고속동작을 수행케 할 수 있는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims

외부로부터 인가되는 라이트 데이타를 반전 및 비반전하고 이를 차례로 라이트 드라이브 게이트 쌍 및 패스 트랜지스터 쌍을 통해 각기 비트라인 쌍과 연결된 데이타 라인쌍에 제공하는 반도체 메모리 장치의 라이트 드라이브 회로에 있어서;

상기 라이트 데이타가 상기 패스 트랜지스터 쌍을 통해 상기 데이타 라인쌍에 제공되고 나서, 미리 설정된 시간 이후부터 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 상기 제1전압레벨과는 반대위상의 제2전압레벨로 충전하기 위해 상기 패스 트랜지스터 쌍의 입출력단간에 병렬로 연결된 충전부를 구비하여 라이트 복구 타임을 확보하는 것을 특징으로 하는 라이트 드라이브 회로.
제1항에 있어서, 상기 충전부는 상기 패스 트랜지스터 쌍의 입력단에 나타나는 데이타 레벨과 라이트 모드 신호를 논리 조합하여 충전 제어신호를 출력하는 조합부와, 상기 충전 제어신호를 상기 미리 설정된 시간동안 지연 및 반전하는 지연부와, 상기 지연부로부터 출력되어진 상기 충전 제어신호에 응답하여 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 상기 제1전압레벨과는 반대위상의 제2전압레벨로 충전하는 충전 트랜지스터부로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제2항에 있어서, 상기 제1전압레벨이 접지전압의 레벨일 경우 상기 제2전압레벨은 전원전압의 레벨임을 특징으로 하는 라이트 드라이브 회로.
제3항에 있어서, 상기 라이트 모드 신호가 라이트 동작시에 로우레벨로서 제공되는 경우에 상기 조합부는 노아 게이트임을 특징으로 하는 라이트 드라이브 회로.
제4항에 있어서, 상기 지연부는 적어도 7개이상의 인버터 체인으로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제5항에 있어서, 상기 충전 트랜지스터부는 전원전압과 상기 데이타 라인간에 채널이 연결된 피모오스 트랜지스터로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제6항에 있어서, 상기 충전부는 2개로서 상기 데이타 라인 쌍에 각기 연결되며 대칭적으로 위치됨을 특징으로 하는 라이트 드라이브 회로.
외부로부터 인가되는 라이트 데이타를 반전 및 비반전하고 이를 차례로 라이트 드라이브 게이트 쌍 및 패스 트랜지스터 쌍을 통해 각기 비트라인 쌍과 연결된 데이타 라인쌍에 제공하는 반도체 메모리 장치의 라이트 드라이브 회로에 있어서:

상기 라이트 데이타가 상기 패스 트랜지스터 쌍을 통해 상기 데이타 라인쌍에 제공되고 나서, 미리 설정된 시간 이후부터 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 상기 제1전압레벨과는 반대위상의 제2전압레벨로 충전하기 위해 상기 패스 트랜지스터 쌍의 입출력단간에 병렬로 연결된 충전부와;

상기 데이타 라인이 상기 제2전압레벨로 충전되는 동안 상기 데이타 라인과 상기 패스 트랜지스터 쌍의 입력단을 전기적으로 서로 분리하기 위해 상기 충전부와 상기 패스 트랜지스터 쌍의 제어단간에 연결된 분리부를 구비하여 라이트 복구 타임을 확보하는 것을 특징으로 하는 라이트 드라이브 회로.
제8항에 있어서, 상기 충전부는 상기 패스 트랜지스터 쌍의 입력단에 나타나는 데이타 레벨과 라이트 모드 신호를 논리 조합하여 충전 제어신호를 출력하는 조합부와, 상기 충전 제어신호를 상기 미리 설정된 시간동안 지연 및 반전하는 지연부와, 상기 지연부로부터 출력되어진 상기 충전 제어신호에 응답하여 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 상기 제1전압레벨과는 반대위상의 제2전압레벨로 충전하는 충전 트랜지스터부로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제9항에 있어서, 상기 분리부는 상기 지연부의 출력과 라이트 모드 동작신호를 낸드 게이팅한 결과를 상기 패스 트랜지스터 쌍의 제어단에 인가하는 낸드 게이트로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제9항에 있어서, 상기 분리부는 상기 패스 트랜지스터 쌍이 각기 엔 및 피 모오스 트랜지스터쌍으로 구성된 경우에 상기 지연부의 출력과 라이트 모드 동작신호를 낸드 게이팅한 결과를 상기 패스 트랜지스터 쌍내의 피 모오스 트랜지스터의 게이트에 인가하는 낸드 게이트와, 상기 낸드 게이팅 결과를 반전하여 상기 패스 트랜지스터 쌍내의 엔 모오스 트랜지스터의 게이트에 인가하는 인버터로 구성됨을 특징으로 하는 라이트 드라이브 회로.
제11항에 있어서, 상기 라이트 모드 동작신호는 라이트 동작시에 하이레벨로서 제공됨을 특징으로 하는 라이트 드라이브 회로.
외부로부터 인가되는 라이트 데이타를 반전 및 비반전하고 이를 차례로 라이트 드라이브 게이트 쌍 및 패스 트랜지스터 쌍을 통해 각기 비트라인 쌍과 연결된 데이타 라인쌍에 제공하는 반도체 메모리 장치용 라이트 드라이브 회로의 라이트 복구 타임 확보방법에 있어서:

상기 라이트 데이타가 상기 패스 트랜지스터 쌍을 통해 상기 데이타 라인쌍에 제공되고 나서, 미리 설정된 시간 이후부터 상기 데이타 라인쌍중에 제1전압레벨을 유지하고 있는 데이타 라인을 상기 제1전압레벨과는 반대위상의 제2전압레벨로 프리차아지하는 동시에 상기 데이타 라인과 상기 패스 트랜지스터 쌍의 입력단을 전기적으로 서로 분리하는 것을 특징으로 하는 방법.