KR100230064B1 - 자기저항효과 소자 및 메모리 소자 - Google Patents

자기저항효과 소자 및 메모리 소자 Download PDF

Info

Publication number
KR100230064B1
KR100230064B1 KR1019960034422A KR19960034422A KR100230064B1 KR 100230064 B1 KR100230064 B1 KR 100230064B1 KR 1019960034422 A KR1019960034422 A KR 1019960034422A KR 19960034422 A KR19960034422 A KR 19960034422A KR 100230064 B1 KR100230064 B1 KR 100230064B1
Authority
KR
South Korea
Prior art keywords
film
magnetic
magnetic film
semiconductor
nonmagnetic metal
Prior art date
Application number
KR1019960034422A
Other languages
English (en)
Other versions
KR970012323A (ko
Inventor
히로시 사카키마
타케시 우에노야마
야스히로 가와와케
유스케 이리에
Original Assignee
모리시타 요이찌
마쯔시다덴키산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴키산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR970012323A publication Critical patent/KR970012323A/ko
Application granted granted Critical
Publication of KR100230064B1 publication Critical patent/KR100230064B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)

Abstract

본 발명은 작은 자계에서 큰 자기저항변화를 표시하는 자기저항효과소자 및 이것을 이용한 메모리소자를 제공하기 위해 기판(1)상에 버퍼층등을 통하여 여기광용의 윈도우가 되는 반도체막(2)을 설치한다. 반도체막(2)상에 반도체막(3)을 설치하고, 반도체막(3)상에 비자성 금속막(혹은 비자성 절연막)(4)을 설치한다. 비자성 금속막(혹은 비자성 절연막)(4)상에 자기화 곡선의 각형성이 양호한 자성막(5)을 설치한다. 기판(1)의 하면에 전극(6)을 형성하고, 자성막(5)상에 전극(7)을 형성한다. 윈도우용 반도체막(2)에 레이저광을 조사하여 반도체막(3)중에 스핀 편극한 전자를 여기시켜, 자성막(5)의 계면에서의 전자의 산란이 자성막(5)의 자기화 방향과 여기된 전자의 스핀 편극상태에 의존하는 것을 이용한다.

Description

자기저항효과 소자 및 메모리 소자
제1도는 본 발명에 관한 자기저항효과 소자의 일실시예를 도시하는 개략 단면도이다.
제2도는 본 발명에 관한 메모리 소자의 일실시예를 도시하는 개략 단면도이다.
제3도는 본 발명의 다수 비트의 메모리 소자의 일실시예를 도시하는 개략 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 윈도우용 반도체막
3 : 반도체막 4 : 비자성 금속막(혹은 비자성 절연막)
5 : 자성막 6, 7 : 전극
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 자기헤드나 센서등의 자기저항 효과 소자 및 이것을 이용한 메모리 소자에 관한 것이다.
최근, Cr, Ru 등의 금속 비자성 박막을 통하여 반강(反强) 자성적으로 결합되어 있는 [Fe/Cr], [Co/Ru] 인공격자막이 강한 자장(1-10kOe)에서 거대 자기저항효과를 표시하는 것이 발견되었다(Physical Review Letter Vol. 61, 제2472page(1988년); 동 Vol. 64, 제2304page(1990). 이들 막은 커다란 자기저항변화를 표시하지만, 이 자기저항 효과를 발생시키는데 필요한 자계가 수 kOe로 커서, 실용상 문제가 있었다.
또, Cu로 이루어지는 금속 비자성 박막으로 분리되고, 자기적 결합을 하고 있지 않은 보존자력이 다른 자성박막 Ni-Fe와 Co를 이용한 [Ni-Fe/Cu/Co] 인공격자막에서도 거대 자기저항 효과가 발견되어 실온 인가 자계 0.5kOe에서 자기저항 변화율이 약 8% 얻어진다(Journal of Physical Society of Japan Vol 59, 제3061page(1990년)). 그러나 이 경우도 실용상 특성이 충분하지 않고, 또한 작은 인가자계에서 보다 큰 자기저항 변화를 표시하는 자기저항 효과 소자의 개발이 요망되었다.
미소 인가자계에서 동작하는 것으로써는, 반강(反强) 자성재료인 Fe-Mn을 Ni-Fe/Cu/Ni-Fe에 부착한 스핀 밸브형이 제안되고 있다(Journal of Magnetism and Magnetic Materials 93, 제101page, 1991)). 그러나 이 경우에는 자기저항 변화율이 2-4%로 작게 되는 문제점이 있다.
또, 이들 인공격자 자기저항 효과막을 이용한 메모리 소자가 제안되고 있다. 그 하나는 보존자력이 다른 2종류의 자성층을 이용한 것이고(Japanese Journal of Applied Physics, L415-417 1995)), 또 하나는 상기 스핀 밸브막을 이용한 것이다(1995 Digest of Intermag' 95 AP-03 1995)). 이들 메모리 소자의 경우에도 판독출력의 개선상, 보다 큰 자기저항 변화를 표시하는 것이 요구되고 있다.
[발명이 이루고자 하는 기술적 과제]
그러나 상기한 종래의 인공격자막에서는, 스핀 편극하고 있지 않은 전자를 이용하기 때문에 자성 계면에서의 산란효율이 나쁘고, 이론상의 자기저항 변화율을 얻을 수 없다는 문제점이 있어 왔었다.
본 발명은 종래기술에 있어서의 상기 과제를 해결하기 위해, 스핀 편극한 전자를 이용함으로써, 작은 자계에서 큰 자기저항 변화를 표시하는 자기저항 효과 소자 및 출력이 큰 메모리 소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 관한 자기저항효과 소자는 편향 가능한 광원과, 상기 광원을 이용한 광 여기에 의해 전자의 스핀 편극이 가능한 반도체부와, 상기 반도체부에 접해 설치된 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 설치된 전극부를 구비한 구성을 가지는 것이다. 이와같이, 본 발명의 자기저항효과 소자는 종래의 자성막을 적어도 2개 사용하는 인곡격자 자기저항효과 소자와 달리 자성막을 1개밖에 사용하지 않고, 광 여기에 의해 스핀 편극이 발생한 반도체부의 전자가 자성막의 자기화 상태에 따라 그 계면에서의 자기적 산란이 크게 다른 것을 이용한 것이다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서는, 반도체부가 격자정수가 다른 2종류의 반도체로 이루어지는 것이 바람직하다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서는, 자성막부와 반도체부와의 사이에 비자성 금속막이 형성되어 있는 것이 바람직하다. 또, 이 경우에는 비자성 금속막이 Cu, Ag 및 Au에서 선택되는 적어도 1개인 것이 바람직하다. 또, 이 경우에는 비자성 금속막이 2종류의 비자성 금속막으로 이루어지는 것이 바람직하다. 이 경우에는 또한 2종류의 비자성 금속막중 반도체부에 접하는 측의 막이 Cs로 형성되고, 자성막부에 접하는 측의 막이 Cu, Ag 및 Au에서 선택되는 적어도 1개로 형성되는 것이 바람직하다. 또 이 경우에는 비자성 금속막의 막두께가 100nm 이하인 것이 바람직하다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서는, 자성막부와 반도체부와의 사이에 비자성 절연막이 형성되어 있는 것이 바람직하다. 또, 이 경우에는 비자성 절연막이 반도체부와 동일한 결정구조를 가지는 것이 바람직하다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서는, 자성막부는 NiXCoYFeZ를 주성분으로 하고, 원자 조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3의 범위의 강자성막인 것이 바람직하다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서는, 자성막부는 NiX'CoY'FeZ'를 주성분으로 하고, 원자 조성비가 X'=0-0.4, Y'=0.2-0.95, Z'=0-0.5의 범위의 강자성막인 것이 바람직하다.
또한, 본 발명에 관한 메모리 소자는 편향가능한 광원과, 상기 광원을 이용한 광 여기에 의해 전자의 스핀편극이 가능한 반도체부와, 상기 반도체부에 접해 형성된 각형의 자기화 곡선을 가지는 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 접해 형성된 정보 판독용 도체선부와, 상기 자성막부의 근방에 절연막을 통하여 형성된 정보 기록용 도체선부를 구비한 구성을 가지는 것이다. 이와같이, 본 발명의 메모리 소자는 자성막에 자기화 곡선의 각형성이 양호한 것을 사용하고, 그 주 구성요소로써, 자성막부와 반도체부에 접속된 정보판독용 도체선과, 이 자성막부의 근방에 절연막을 통하여 형성된 정보 기록용 도체선을 가지고 있다.
또, 상기 본 발명의 메모리 소자의 구성에서는, 반도체부가 격자정수가 다른 2종류의 반도체로 이루어지는 것이 바람직하다.
또, 상기 본 발명의 메모리 소자의 구성에서는, 자성막부와 반도체부와의 사이에 비자성 금속막이 형성되어 있는 것이 바람직하다. 또, 이 경우에는 비자성 금속막이 Cu, Ag 및 Au에서 선택되는 적어도 1개인 것이 바람직하다.
또, 이 경우에는 비자성 금속막이 2종류의 비자성 금속막으로 이루어지는 것이 바람직하다. 이 경우에는 또한 2종류의 비자성 금속막중 반도체부에 접하는 측의 막이 Cs로 형성되며, 자성막부에 접하는 측의 막이 Cu, Ag 및 Au에서 선택되는 적어도 1개로 형성되는 것이 바람직하다. 또, 이 경우에는 비자성 금속막의 막두께가 100nm 이하인 것이 바람직하다.
또, 상기 본 발명의 메모리 소자의 구성에서는, 자성막부와 반도체부와의 사이에 비자성 절연막이 형성되어 있는 것이 바람직하다. 또, 이 경우에는 비자성 절연막이 반도체부와 동일한 결정구조를 가지는 것이 바람직하다.
또, 상기 본 발명의 메모리 소자의 구성에서는, 자성막부는 NiXCoYFeZ를 주성분으로 하고, 원자 조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3의 범위의 강자성막인 것이 바람직하다.
또, 상기 본 발명의 메모리소자의 구성에서는, 자성막부는 NiX'CoY'FeZ'를 주성분으로 하고, 원자 조성비가 X'=0-0.4, Y'=0.2-0.95, Z'=0-0.5의 범위의 강자성막인 것이 바람직하다.
또, 상기 본 발명의 메모리 소자의 구성에서는, 정보 기록용 도체선부가 직교하는 2개의 도체선으로 이루어지고, 또한 자성막부의 근방에 있는 것이 바람직하다.
상기 본 발명의 자기저항효과 소자의 구성에 의하면, 편향가능한 광원과 상기 광원을 이용한 광 여기에 의해 전자의 스핀 편극이 가능한 반도체부와, 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 설치된 전극을 구비함으로써, 이하와 같은 작용을 얻을 수 있다.
즉, 반도체 레이저등의 편향 가능한 광원을 이용하여 반도체부에 여기된 스핀 편극한 전자는 반도체부와 자성막부의 각각에 형성된 전극부에 전계를 인가함으로써, 자성막부측의 전극을 향해 흐르고, 자성막부와의 계면에서 자기적 산란을 받는다. 이 때, 자성막부의 자기화 상태에 따라 스핀 편극한 전자의 산란확율이 크게 다르다. 따라서, 여기된 전자의 스핀을 업 상태나 다운 상태로 해 두면, 자성막부에 인가된 검지해야할 자계에 의해 자성막의 자기화 상태가 변화하고 자성막 계면에서의 편극전자의 산란확율이 변화한다. 이에따라, 반도체부와 자성막부에 형성된 전극사이의 자기저항변화가 발생하므로, 자계변화를 검지할 수 있다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서, 반도체부가 격자정수가 다른 2종류의 반도체로 이루어진다라는 바람직한 예에 의하면, 이에따른 응력에 의해 밴드의 축퇴(縮退)가 해소되고, 보다 큰 편극율을 가지는 전자를 광 여기하는 것이 가능하게 된다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서, 자성막부와 반도체부와의 사이에 비자성 금속막이 형성되어 있는 바람직한 예에 의하면, 자성막부와 반도체부의 계면에서의 반응이 방지되어, 양호한 계면을 얻을 수 있다. 그리고, 이와같은 양호한 계면으로 함으로써, 계면에서의 전자의 자기적 산란이 높아진다. 또, 이 경우, 비자성 금속막이 Cu, Ag 및 Au에서 선택되는 적어도 1개인 바람직한 예에 의하면, 자성막부/ 비자성 금속막의 평탄하고 명확한 계면을 용이하게 얻을 수 있다. 특히 비자성 금속막으로써 Cu를 이용하면, 커다란 자기저항 변화율이 실현된다. 또, 이 경우, 비자성 금속막이 2종류의 비자성 금속막으로 이루어지는 바람직한 예에 의하면, 반도체부로 부터 자성막부로의 전자를 원활하게 이동시킬 수 있다. 이 경우에 또한 2종류의 비자성금속막중 반도체부에 접하는 측의 막이 Cs로 형성되며, 자성막부에 접하는 측의 막이 Cu, Ag 및 Au에서 선택되는 적어도 1개로 형성된다고 하는 바람직한 예에 의하면, 반도체부로 부터 자성막부로 전자를 용이하게 이동시킬 수 있다. 또, 이 경우 비자성 금속막의 막두께가 100nm 이하라는 바람직한 예에 의하면, 전자가 스핀 상태의 메모리를 잃어버리지 않는다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서, 자성막부와 반도체부와의 사이에 비자성 절연막이 형성되어 있는 바람직한 예에 의하면, 자성막부와 반도체부의 계면에서의 반응이 방지되어, 양호한 계면을 얻을 수 있다. 그리고, 이와같은 양호한 계면으로 함으로써, 계면에서의 전자의 자기적 산란이 높아진다. 또, 이 경우, 비자성 절연막이 반도체부와 동일한 결정구조를 가지는 바람직한 예에 의하면, 반도체부상에 비자성 절연막을 에피택셜 성장시키는 것이 가능하고, 전자의 터널효과를 효율있게 살릴 수 있다. 이와같은 비자성 절연막은 반도체부의 조성을 조금 변화시켜 밴드 갭을 넓게 함으로써 얻어진다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서, 자성막부는 NiXCoYFeZ를 주성분으로 하고, 원자조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3 범위의 강자성막인 바람직한 예에 의하면, 자기저항변화가 발생하기 쉽고, 약자계에서 용이하게 자기화 반전하는 자성막부를 얻을 수 있다.
또, 상기 본 발명의 자기저항효과 소자의 구성에서, 자성막부는 NiX'CoY'FeZ'를 주성분으로 하고, 원자조성비가 X'=0-0.4 Y'=0.2-0.95 Z'=0-0.5 범위의 강자성막인 바람직한 예에 의하면, 더 큰 자기저항 변화율이 실현된다.
또, 상기 본 발명의 메모리 소자의 구성에 의하면, 편향가능한 광원과, 상기 광원을 이용한 광 여기에 의해 전자의 스핀 편극이 가능한 반도체부와, 상기 반도체부에 접해 형성된 각형의 자기화 곡선을 가지는 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 접해 형성된 정보판독용 도체선부와, 상기 자성막부의 근방에 절연막을 통하여 형성된 정보기록용 도체선부를 구비하고 있어, 이하와 같은 작용을 얻을 수 있다. 즉, 정보 기록용 도체선부에 전류를 흐르게 하고, 자성막부의 보존자력 이상의 자계를 발생시켜 자성막부를 자기화함으로써, 자성막부에 정보를 기록할 수 있다. 자성막부의 자기화 곡선의 각형성이 양호한 경우에는, 그 보존자력 이하의 자계에서는 자기화 반전하지 않고, 기록된 정보가 보존된다. 또, 광 여기에 의해 업 상태나 다운 상태의 한쪽에 스핀 편극한 전자를 반도체부에 발생시켜, 정보가 기록된 자성막부의 자기화 상태에 의해 반도체부와 자성막부에 형성된 전극사이의 저항이 다른 것을 이용하여 정보의 판독을 행할 수 있다. 또, 상기 정보 기록용 도체선부에 변화하는 미소전류를 입력하고, 이에 따라 발생하는 자계를 이용하여 자성막부의 자기화 상태를 변화시켜, 반도체부와 자성막부중 한쪽에 부하를 접속하여 출력부를 형성하면, 증폭소자로써 기능시킬 수도 있다. 또한, 선형성이 양호한 증폭소자를 얻기 위해서는 정보 기록용 도체선부에 의해 발생되는 자계방향을 자성막부의 곤란축 방향에 일치시키는 것이 바람직하다.
또, 상기 본 발명의 메모리 소자의 구성에서, 정보기록용 도체선부가 직교하는 2개의 도체선으로 이루어지고, 또한 자성막부의 근방에 있는 바람직한 예에 의하면, 다수 비트의 메모리 소자가 실현된다.
이하 실시예를 사용하여 본 발명을 더욱 구체적으로 설명한다.
제1도는 본 발명에 관한 자기저항효과 소자의 일실시예를 도시하는 개략 단면도이다. 제1도에 도시하는 바와 같이, 기판(1) 상에는 버퍼층등을 통하여 여기광용의 윈도우가 되는 반도체막(2)이 형성되어 있다. 여기서 버퍼층은 양호한 계면을 보존하고, 양호한 막을 형성하기 위한 것이다. 반도체막(2) 상에는 반도체막(3)이 설치되어 있고, 반도체막(3)상에는 비자성 금속막(혹은 비자성 절연막)(4)이 설치되어 있다. 비자성 금속막(혹은 비자성 절연막)(4)상에는 자기화 곡선의 각형성이 양호한 자성막(5)이 설치되어 있다. 기판(1)의 하면에는 전극(6)이 형성되어 있고, 자성막(5)상에는 전극(7)이 형성되어 있다. 레이저광은 윈도우용 반도체막(2)을 통과하고, 이 윈도우용 반도체막(2)상에 설치된 반도체막(3)에 조사된다. 이에 따라 반도체막(3)내에 스핀 편극한 전자가 광 여기된다. 기판(1)측과 자성막(5) 측에 형성된 전극(6), (7)에 전계를 인가하면, 이 스핀 편극한 전자는 반도체막(3)으로 부터 중간에 설치된 비자성 금속막(혹은 비자성 절연막)(4)을 통과하여 자성막(5)을 향해 흐르고, 자성막(5)과의 계면에서 자기적 산란을 받는다. 이 때, 자성막(5)의 자기화 상태에 따라 스핀 편극한 전자의 산란확율이 크게 다르다. 따라서, 여기된 전자의 스핀을 업 상태나 다운 상태로 해 두면, 자성막(5)에 인가된 검지해야 할 자계에 의해 자성막(5)의 자기화 상태가 변화하고, 자성막(5)의 계면에서의 편극전자의 산란확율이 변화한다. 이에따라, 기판(1)과 자성막(5)에 형성된 전극(6), (7) 사이에서 자기저항변화가 발생하므로, 자계 변화를 검지할 수 있다. 또한, 경우에 따라서는 비자성 금속막(혹은 비자성 절연막)(4)은 설치하지 않아도 된다. 이와같이 자기저항효과 소자로써 사용하는 경우에는, 외부자계에서 자성막(5)의 자기화 상태를 변화시킴으로써 소자를 동작시킬 수 있다.
제2도는 본 발명에 관한 메모리 소자의 일실시예를 도시하는 개략 단면도이다. 제2도에 도시하는 바와같이, 자성막(5)의 근방에는 전기절연부(9)를 통하여 정보 기록용의 도체선(8)이 형성되어 있다. 또한 다른 구성은 상기한 자기저항효과 소자의 구성(제1도)과 동일하기 때문에, 동일한 부재에는 동일 부호를 붙이고 그 설명을 생략한다. 이 경우 전극(6)에서 전극(7)에 이르는 경로에 의해 정보 판독용 도체선부가 구성되어 있다.
이와같은 메모리 소자로써 이용할 경우에는, 자성막(5)의 근방에 형성된 도체선(8)에 전류를 흐르게 하고, 자성막(5)의 보존자력 이상의 자계를 발생시켜 자성막(5)을 어느 방향으로 자기화한다. 이에따라 자성막(5)에 정보가 기록된다. 자성막(5)의 자기화 곡선의 각형성이 양호한 경우에는, 그 보존자력 이하의 자계에서는 자기화 반전하지 않고, 기록된 정보가 보존된다. 또, 광 여기에 의해 예를들면 항상 업 상태로 스핀 편극한 전자만을 발생시키고, 정보가 기록된 자성막(5)의 자화방향에 의존하여 자성막(5)의 계면에서 이 전자가 산란되기 쉬운지 여부(즉 저항이 높은지 낮은지)로 정보의 판독을 행할 수 있다.
다수 비트의 메모리 소자를 구성할 경우에는, 제3도에 도시하는 바와같이, 이 소자(자성막(5))를 매트릭스형상으로 배치하고, 정보기록용의 도체선(8, 8')을 각 소자상에서 교차하도록 격자상태로 두른다. 소자사이를 절연하기 위해서는 B(붕소), H(수소), O(산소) 등의 이온등을 주입함에 의해 소자사이에 절연부를 설치해도 되고, 밀링, 에칭 등에 의해 반도체막부를 절단해 분리해도 된다.
광 여기에 의해 스핀 편극한 전자를 발생시키기 위해서는 반도체 레이저 등을 광원으로 하여, 반도체막(3)에 그 밴드 갭에 대응하는 파장의 광을 조사하면 된다. 이에 따라, 그 때 여기된 전자가 업 스핀(+1/2) 상태로 될 확율과 다운 스핀(-1/2) 상태로 될 확율의 오차에 의해 스핀 편극한 전자를 얻을 수 있다. 구체적인 예를들면 GaAs인 경우, γ점의 P밴드에는 4중으로 축퇴한 P3/2와 2중으로 축퇴한 P1/2가 있고, 편향한 레이저광을 조사함으로써 50%의 편극율을 가지는 전자를 도전대에 여기하는 것이 가능하다. 또, GaAsP막상에 이와는 격자정수가 다른 GaAs막을 형성한 것을 반도체막(3)으로써 사용하면, 이에 따른 응력에 의해 밴드의 축퇴가 해소되고, 보다 큰 편극율을 가지는 전자를 광 여기하는 것이 가능하게 된다.
자성막으로써는, 자기저항변화가 발생하기 쉽고, 약자계에서 용이하게 자기화 반전하는 NiXCoYFeZ를 주성분으로 하고, 원자조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3인 Ni-rich의 자성막이 바람직하다. 그 대표적인 것으로써는 Ni0.8Co0.15Fe0.05, Ni0.68Co0.2Fe0.12등이 있다. 또 이들보다 약간 동작자계가 커지지만, 보다 큰 자기저항변화를 얻을 수 있는 것으로써는, NiX'CoY'FeZ'를 주성분으로 하고, 원자조성비가 X'=0-0.4, Y'=0.2-0.95, Z'=0-0.5인 Co-rich인 자성막이 있다. 그 대표적인 것으로써는 Co0.9Fe0.1, Co0.7Ni0.1Fe0.2등이 있다.
NiX'CoY'FeZ'의 함유량은 50중량% 이상인 것이 바람직하고, 연자기특성, 내식성, 내마모성을 개선하기 위해 Ti, Zr, Hf, Nb, Ta, Cr, Mo, W, Ru 등을 필요에 따라 첨가하는 것이 유효하다.
반도체막(3)상에 자성막(5)을 직접 형성하면, 경우에 따라서는 반응이 생기거나 계면이 깨끗한 것을 얻을 수 없고, 큰 자기저항 변화율을 얻을 수 없는 경우가 있다. 이와같은 경우에는 상기한 바와같이 양자의 계면에 비자성 금속막(혹은 터널 효과도 고려한 비자성 절연막)(4)을 삽입하는 것이 바람직하다.
비자성 금속막은 자성막 계면에서의 반응이 적고, 고용(固溶)하기 어려운 것이 바람직하다. 자성막/비자성 금속막의 평턴하고 명확한 계면을 용이하게 얻을 수 있는 이유로 비자성 금속막은 Cu, Ag 및 Au에서 선택되는 적어도 1개인 것이 바람직하고, 특히 큰 자기저항 변화율을 얻기 위해서는 Cu가 바람직하다.
이 비자성 금속막의 막두께가 100nm 보다도 두꺼워 지면 전자가 스핀 상태의 메모리를 잃어버리므로, 비자성 금속막의 막두께는 100nm 이하로 하는 것이 바람직하다.
또, 반도체막(3)으로 부터 자성막(5)으로 전자를 용이하게 이동시키기 위해서는, 반도체막측에 Cs등의 비자성 금속막을 형성하는 것이 유효하다. 따라서, 비자성 금속막은 이들 Cs 등의 막을 반도체막(3)과 접하는 측에 설치하고, 상기한 Cu 등의 막을 자성막(5)과 접하는 측에 설치한 구성으로 해도 된다.
비자성 절연막을 삽입할 경우에는, 터널효과를 고려하면, 막두께는 적어도 10nm 이하로 할 필요가 있다. 또한, 비자성 절연막의 조성은 반도체막(3)과 대략 같은 조성이고, 또한 밴드 갭이 크고 절연체로써 작용하는 막이 바람직하다.
이하에, 구체적인 실시예를 들어 본 발명을 더욱 상세하게 설명한다.
[제1실시예]
분자선 에피택시(MBE)를 사용하여 GaAs 기판상에 두께 약 10nm인 GaAs막 버퍼층을 통하여 두께 약 1㎛의 윈도우용의 AlGaAs막을 형성하고, 이 AlGaAs막상에 스핀 편극 전자 발생용의 두께 약 50nm의 GaAs막을 성막했다. 또한, 이 GaAs막상에 두께 약 5nm의 Cu막과 두께 약 5nm의 Ni0.7Co0.2Fe0.12자성막을 형성하고, 기판측과 자성막측에 각각 전극을 형성하여 자기저항효과 소자를 제작했다.
이 소자에 1방향으로 편광한 파장 830nm의 반도체 레이저광을 조사한 상태에서 레이저광의 입사방향과 대략 평행한 방향으로 약 200e의 자계를 인가하여 그 자기화 방향을 반전시키고, 전극에 전압을 인가하여 소자의 자기저항변화를 측정한 바, 약 30%의 자기저항 변화율이 얻어졌다.
[제2실시예]
상기 제1실시예와 마찬가지로, 분자선 에피택시(MBE)를 사용하여, GaAs기판상에 두께 약10nm의 GaAs막 버퍼층을 통하여 두께 약 2㎛의 윈도우용의 GaAs0.75P0.25막을 설치하고, 이 GaAs0.75P0.25막상에 스핀 편극 전자발생용의 두께 약 100nm의 GaAs막을 성막했다. 또한 이 GaAs막상에 두께 약 10nm의 Cu막과 두께 약 5nm의 Co0.7Fe0.2Ni0.1자성막을 형성하고, 기판측과 자성막측에 각각 전극을 형성하여 자기저항효과 소자를 제작했다.
이 소자에 1방향으로 편광한 파장830nm의 반도체 레이저광을 조사한 상태에서 레이저광의 입사방향과 대략 평행한 방향으로 약 500e의 자계를 인가하여 그 자기화 방향을 반전시키고, 전극에 전압을 인가하여 소자의 자기저항변화를 측정한 바, 약 50%의 자기저항 변화율이 얻어졌다.
[제3실시예]
상기 제1의 실시예와 마찬가지로 분자선 에피택시(MBE)를 사용하여 GaAs기판상에 두께 약10nm의 GaAs막 버퍼층을 통하여 두께 약 2㎛의 윈도우용의 GaAs0.75P0.25막을 설치하고, 이 GaAs0.75P0.25막상에 스핀 편극 전자 발생용의 두께 약 100nm의 GaAs막을 성막했다. 또한 이 GaAs막상에 두께 약 5nm의 Al0.3Ga0.7As절연막과 두께 약 5nm의 Co0.7Fe0.2Ni0.1자성막을 형성하고, 기판측과 자성막측에 각각 전극을 형성하여 자기저항효과 소자를 제작했다.
이 소자에 1방향으로 편광한 파장830nm의 반도체 레이저광을 조사한 상태에서 레이저광의 입사방향과 대략 평행한 방향으로 약 500e의 자계를 인가하여 그 자기화 방향을 반전시키고, 전극에 전압을 인가하여 소자의 자기저항변화를 측정한 바, 약 70%의 자기저항 변화율이 얻어졌다.
[제4실시예]
상기 제1실시예와 마찬가지로 분자선 에피택시(MBE)를 사용하여 GaAs기판상에 두께 약10nm의 GaAs막 버퍼층을 통하여 두께 약 1㎛의 윈도우용의 AlGaAs막을 형성하고, 이 AlGaAs막상에 스핀 편극 전자 발생용의 두께 약 50nm의 GaAs막을 성막했다. 또한 이 GaAs막상에 두께 약 5nm의 Cu막과 두께 약 5nm인 Ni0.7Co0.2Fe0.12자성막을 형성하고, 기판측과 자성막측에 각각 전극을 형성했다. 또한 자성막 근방에 절연막을 통하여 Au도체선을 형성하고, 1비트의 메모리 소자를 제작했다.
Au도체선에 전류를 흐르게 하여 이 소자의 자성막을 1방향으로 자기화한 후, 이 소자에 1방향으로 편광한 파장 830nm의 반도체 레이저광을 조사한 상태에서 전극에 전압을 인가하여 소자의 자기저항변화를 측정한 바, 자성막의 자기화 방향에 의해 큰 자기저항변화가 발생하는 경우와 발생하지 않는 경우가 있는 것을 알았다. 이것은 이 소자가 메모리 소자로써 동작 가능한 것을 표시한다.
[발명의 효과]
이상 설명한 바와같이, 본 발명에 의하면, 작은 자계에서 큰 자기저항변화를 표시하는 자기저항효과 소자 및 고체 메모리 소자가 실현된다.

Claims (23)

  1. 편향 가능한 광원과, 상기 광원을 사용한 광 여기에 의해 전자의 스핀 편극이 가능한 반도체부와, 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 형성된 전극부를 구비한 자기저항효과 소자.
  2. 제1항에 있어서, 반도체부가 격자정수가 다른 2종류의 반도체로 이루어지는 자기저항효과 소자.
  3. 제1항에 있어서, 자성막부와 반도체부와의 사이에 비자성 금속막이 형성된 자기저항효과 소자.
  4. 제3항에 있어서, 비자성 금속막이 Cu, Ag 및 Au에서 선택되는 적어도 1개인 자기저항효과 소자 또는 메모리 소자.
  5. 제3항에 있어서, 비자성 금속막이 2종류의 비자성 금속막으로 이루어지는 자기저항효과 소자.
  6. 제5항에 있어서, 2종류의 비자성 금속막중 반도체부에 접하는 측의 막이 Cs로 형성되며, 자성막부에 접하는 측의 막이 Cu, Ag 및 Au에서 선택되는 적어도 1개로 형성되어 있는 자기저항효과 소자.
  7. 제3항에 있어서, 비자성 금속막의 막두께가 100nm 이하인 자기저항효과 소자.
  8. 제1항에 있어서, 자성막부와 반도체부와의 사이에 비자성 절연막이 형성된 자기저항효과 소자.
  9. 제8항에 있어서, 비자성 절연막이 반도체와 동일한 결정구조를 가지는 자기저항효과 소자.
  10. 제1항에 있어서, 자성막부는 NiXCoYFeZ를 주성분으로 하고, 원자조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3의 범위의 강자성막인 자기저항효과 소자.
  11. 제1항에 있어서, 자성막부는 NiX'CoY'FeZ'를 주성분으로 하고, 원자조성비가 X'=0-0.4, Y'=0.2-0.95, Z'=0-0.5의 범위의 강자성막인 자기저항효과 소자.
  12. 편향 가능한 광원과, 상기 광원을 사용한 광 여기에 의해 전자의 스핀 편극이 가능한 반도체부와 상기 반도체부에 접해 형성된 각형의 자기화 곡선을 가지는 자성막부와, 상기 반도체부와 상기 자성막부의 각각에 접해 형성된 정보판독용 도체선부와, 상기 자성막부의 근방에 절연막을 통하여 형성된 정보기록용 도체선부를 구비한 메모리 소자.
  13. 제12항에 있어서, 반도체부가 격자정수가 다른 2종류의 반도체로 이루어지는 메모리 소자.
  14. 제12항에 있어서, 자성막부와 반도체부와의 사이에 비자성 금속막이 형성된 메모리 소자.
  15. 제14항에 있어서, 비자성 금속막이 Cu, Ag 및 Au에서 선택되는 적어도 1개인 메모리 소자.
  16. 제14항에 있어서, 비자성 금속막이 2종류의 비자성 금속막으로 이루어지는 메모리 소자.
  17. 제16항에 있어서, 2종류의 비자성 금속막중 반도체부에 접하는 측의 막이 Cs로 형성되며, 자성막부에 접하는 측의 막이 Cu, Ag 및 Au에서 선택되는 적어도 1개로 형성되어 있는 메모리 소자.
  18. 제14항에 있어서, 비자성 금속막의 막두께가 100nm 이하인 메모리 소자.
  19. 제12항에 있어서, 자성막부와 반도체부와의 사이에 비자성 절연막이 설치된 메모리 소자.
  20. 제19항에 있어서, 비자성 절연막이 반도체부와 동일한 결정구조를 가지는 메모리 소자.
  21. 제12항에 있어서, 자성막부는 NiXCoYFeZ를 주성분으로 하고, 원자조성비가 X=0.6-0.9, Y=0-0.4, Z=0-0.3의 범위의 강자성막인 메모리 소자.
  22. 제12항에 있어서, 자성막부는 NiX'CoY'FeZ'를 주성분으로 하고, 원자조성비가 X'=0-0.4, Y'=0.2-0.95, Z'=0-0.5의 범위의 강자성막인 메모리 소자.
  23. 제12항에 있어서, 정보기록용 도체선부가 직교하는 2개의 도체선으로 이루어지고, 또한 자성막부의 근방에 있는 메모리 소자.
KR1019960034422A 1995-08-21 1996-08-20 자기저항효과 소자 및 메모리 소자 KR100230064B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-212165 1995-08-21
JP21216595 1995-08-21
JP95-294409 1995-11-13
JP29440995A JP3207094B2 (ja) 1995-08-21 1995-11-13 磁気抵抗効果素子及びメモリー素子

Publications (2)

Publication Number Publication Date
KR970012323A KR970012323A (ko) 1997-03-29
KR100230064B1 true KR100230064B1 (ko) 1999-11-15

Family

ID=26519035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034422A KR100230064B1 (ko) 1995-08-21 1996-08-20 자기저항효과 소자 및 메모리 소자

Country Status (6)

Country Link
US (1) US5691936A (ko)
EP (1) EP0759619B1 (ko)
JP (1) JP3207094B2 (ko)
KR (1) KR100230064B1 (ko)
CN (1) CN1130693C (ko)
DE (1) DE69617833T2 (ko)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208320A (ja) * 1997-01-21 1998-08-07 Toyota Central Res & Dev Lab Inc 記憶装置
DE19823826A1 (de) 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US6215695B1 (en) * 1998-12-08 2001-04-10 Canon Kabushiki Kaisha Magnetoresistance element and magnetic memory device employing the same
US6875621B2 (en) * 1999-10-13 2005-04-05 Nve Corporation Magnetizable bead detector
WO2001027592A1 (en) * 1999-10-13 2001-04-19 Nve Corporation Magnetizable bead detector
US6743639B1 (en) 1999-10-13 2004-06-01 Nve Corporation Magnetizable bead detector
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6873144B2 (en) * 2000-04-07 2005-03-29 Landis+Gyr Inc. Electronic meter having random access memory with passive nonvolatility
JP3604617B2 (ja) 2000-06-12 2004-12-22 富士通株式会社 磁気検出素子
DE10114963A1 (de) * 2001-03-20 2002-10-02 Infineon Technologies Ag Halbleiterelement mit einem semimagnetischen Kontakt
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US7573737B2 (en) 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7391091B2 (en) * 2004-09-29 2008-06-24 Nve Corporation Magnetic particle flow detector
JP2007095750A (ja) * 2005-09-27 2007-04-12 Canon Anelva Corp 磁気抵抗効果素子
WO2007136243A1 (en) * 2006-05-24 2007-11-29 Stichting Katholieke Universiteit, More Particulary The Radboud University Nijmegen Medical Centre Magneto-optical switching device and method for switching a magnetizable medium
CN1929049B (zh) * 2006-08-14 2011-08-03 南京大学 利用激光诱导效应改变CrO2薄膜磁性的方法
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9329213B2 (en) 2011-02-01 2016-05-03 Sirc Co., Ltd. Power measuring apparatus
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823177A (en) * 1988-06-30 1989-04-18 United States Of America As Represented By The Secretary Of The Navy Method and device for magnetizing thin films by the use of injected spin polarized current
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5239504A (en) * 1991-04-12 1993-08-24 International Business Machines Corporation Magnetostrictive/electrostrictive thin film memory
JP3253696B2 (ja) * 1992-09-11 2002-02-04 株式会社東芝 磁気抵抗効果素子
US5422571A (en) * 1993-02-08 1995-06-06 International Business Machines Corporation Magnetoresistive spin valve sensor having a nonmagnetic back layer
JP3184352B2 (ja) * 1993-02-18 2001-07-09 松下電器産業株式会社 メモリー素子
US5465185A (en) * 1993-10-15 1995-11-07 International Business Machines Corporation Magnetoresistive spin valve sensor with improved pinned ferromagnetic layer and magnetic recording system using the sensor
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation

Also Published As

Publication number Publication date
DE69617833D1 (de) 2002-01-24
EP0759619A2 (en) 1997-02-26
US5691936A (en) 1997-11-25
EP0759619B1 (en) 2001-12-12
CN1130693C (zh) 2003-12-10
KR970012323A (ko) 1997-03-29
JP3207094B2 (ja) 2001-09-10
CN1148234A (zh) 1997-04-23
EP0759619A3 (en) 1998-10-28
DE69617833T2 (de) 2002-04-11
JPH09121066A (ja) 1997-05-06

Similar Documents

Publication Publication Date Title
KR100230064B1 (ko) 자기저항효과 소자 및 메모리 소자
US6791792B2 (en) Magnetic field sensor utilizing anomalous hall effect magnetic film
US6005798A (en) Magnetoresistance effect device, and magnetoresistance effect type head, memory device, and amplifying device using the same
KR100678758B1 (ko) 스핀주입 소자 및 스핀주입 소자를 이용한 자기 장치
US7203090B2 (en) High output nonvolatile magnetic memory
US8295006B2 (en) Magnetic sensor, magnetic head, and magnetic memory by using spin Hall devices
JP3253696B2 (ja) 磁気抵抗効果素子
US6878979B2 (en) Spin switch and magnetic storage element using it
US6501143B2 (en) Spin-valve transistor
KR20060048611A (ko) 반강자성/강자성 교환 결합 구조체에 의해 수직 자기바이어싱되는 초거대 자기저항 센서
KR19990036013A (ko) 자기저항효과소자, 자기저항효과형헤드, 메모리소자 및 그 제조방법
JP2006019728A (ja) 交換結合された反強磁性／強磁性構造による垂直磁気バイアスを有する異常磁気抵抗センサ
JP2003289163A (ja) スピンバルブトランジスタ
JPH10242544A (ja) 磁気抵抗効果素子および磁気変換素子
US5985471A (en) Magnetic sensor
JP4130488B2 (ja) 磁気記録装置
JPH0945074A (ja) 磁気抵抗効果を利用したメモリー素子および増幅素子
JPH09162460A (ja) 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP2004119771A (ja) スピンバルブトランジスタ、磁気ヘッド、磁気情報再生システム、および磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee