KR100228893B1 - 센트로닉스 인터페이스 장치 및 방법 - Google Patents

센트로닉스 인터페이스 장치 및 방법 Download PDF

Info

Publication number
KR100228893B1
KR100228893B1 KR1019970001704A KR19970001704A KR100228893B1 KR 100228893 B1 KR100228893 B1 KR 100228893B1 KR 1019970001704 A KR1019970001704 A KR 1019970001704A KR 19970001704 A KR19970001704 A KR 19970001704A KR 100228893 B1 KR100228893 B1 KR 100228893B1
Authority
KR
South Korea
Prior art keywords
signal
host
dma
centronics
strobe
Prior art date
Application number
KR1019970001704A
Other languages
English (en)
Other versions
KR19980066280A (ko
Inventor
이윤태
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970001704A priority Critical patent/KR100228893B1/ko
Publication of KR19980066280A publication Critical patent/KR19980066280A/ko
Application granted granted Critical
Publication of KR100228893B1 publication Critical patent/KR100228893B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/282Cycle stealing DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 센트로닉스 인터페이스를 통하여 호스트에 주변장치를 접속하기 위한 인터페이스 장치 및 방법에 관한 것으로, 주변장치에서 비지상태가 해제되면 호스트에게 DMA(Direct Memory Access) 서비스를 요청하는 요구 신호를 발생시키기 위한 요구신호 발생수단; 호스트가 상기 DMA 요구신호를 인식하여 호스트의 데이터를 호스트 버스로 보내면 상기 데이터를 센트로닉스 버스에 래치하기 위한 래치수단; 및 호스트에서의 DMA요구 인식상태가 해제되면 소정의 제1시간이 경과한 뒤 주변장치가 상기 센트로닉스 버스 상의 데이터를 스트로브하도록 하기 위한 스트로브 신호를 발생하고, 다시 소정의 제2시간이 경과된 뒤 상기 스트로브 신호를 해제하기 위한 스트로브 발생수단을 포함하는 것을 특징으로 하며, 센트로닉스 신호를 이용하여 자동적으로 DMA 신호를 발생시켜 DMA 처리하고 이 때 발생되는 DMA_ACK 신호를 이용하여 자동적으로 스트로브 신호를 발생시킴으로써, 센트로닉스 인터페이스를 통해 접속하는 호스트에서의 CPU의 성능 제약을 최소화 할 수 있다.

Description

센트로닉스 인터페이스 장치 및 방법{APPARATUS AND METHOD FOR CENTRONICS INTERFACE}
본 발명은 센트로닉스 인터페이스(Centronics interface)를 통하여 개인용 컴퓨터, 팩스(FAX) 등과 같은 호스트에 프린터와 같은 주변장치를 접속하기 위한 인터페이스 장치 및 그 방법에 관한 것으로, 특히 센트로닉스 신호와 DMA(Direct Memory Access) 신호를 인터페이스하는 장치 및 그 방법에 관한 것이다.
센트로닉스 인터페이스(Centronics interface)는 복수의 제어 신호와 상태 신호 및 8 비트의 병렬 정보에 의해서 컴퓨터와 입출력 장치 사이에서 행하는 일반반적인 데이터 전송 프로토콜이다.
도 1a에서 도 1d는 센트로닉스 인터페이스를 위해 사용되는 신호의 파형도로서, 도 1a는 스트로브(STROBE) 신호를, 도 1b는 비지(BUSY) 신호를, 도 1c는 센트로닉스 데이터를, 그리고 도 1d는 액크날리지(ACK) 신호를 나타낸다.
일반적으로 센트로닉스 포트(Centronics Port)를 이용하여 호스트를 프린터와 연동하여 사용하기 위해서는 위와 같은 네 종류 신호가 구성되어, 다음과 같은 과정에 의해 인터페이스된다.
먼저, 프린터에서 비지(Busy)신호가 해제되면 호스트 측에서는 데이터 버스에 데이터를 래치 시킨 후 스트로브(Strobe) 신호를 발생시킨다. 그러면 프린터에서는 한 바이트의 데이터를 처리한 후 ACK 신호를 주면서 다시 데이터를 받을 준비를 하는 비지(Busy) 해제 상태가 된다. 이 때 호스트 측에서 비지(Busy) 신호를 관측한 후, 한 바이트의 화상 데이터를 처리하는 과정에 있어 폴링 (Polling)이나 인터럽트 (Interrupt) 처리 방식에 의해 상태를 파악한 후 데이터를 라이팅한다.
전술한 종래 기술에 의해 인터페이스하는 경우, 프린터를 채용한 복합기나 개인용 컴퓨터와 같은 호스트에서 사용되는 CPU의 성능이 좋은 경우에는 폴링이나 인터럽트 처리와 같은 방법도 가능하지만, 복합기의 경우에는 팩스(FAX) 쪽의 CPU는 비용 측면을 고려하여 성능에 제약이 있으므로 위와 같은 방법을 적용하면 전체적인 시스템 성능의 질적 저하를 초래하는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 센트로닉스 인터페이스를 통해 접속하는 호스트에 있어 데이터 처리 과정에서 호스트 CPU의 성능 제약을 최소화하기 위해, 센트로닉스 신호를 이용하여 자동적으로 DMA 신호를 발생시키고 CPU는 DMA를 수행하고 이 때 발생되는 DMA 액크날리지 신호를 이용하여 자동적으로 스트로브신호 및 데이터를 출력시키기 위한 인터페이스 장치 및 방법을 제공하는 것이다.
도 1a에서 도 1d는 센트로닉스 인터페이스를 위해 사용되는 신호의 파형도이다.
도 2a에서 도 2h는 본 발명에 의한 인터페이스 방법을 설명하기 위한 타이밍도를 도시한 도면이다.
도 3은 도 2에 도시된 신호 파형을 생성하기 위한 인터페이스부의 구성도를 도시한 도면이다.
<도면의주요부분에사용된부호의설명>
31 : 제 1 엣지 검출기 32 : 디바운싱 신호 처리부
33 : 제 1 플립플럽 34 : 딜레이
35 : 제 2 엣지 검출기 36 : 제 1 카운터
37 : 제 2 카운터 38 : 제 2 플립플럽
39 : 버퍼
상기 과제를 이루기 위하여 본 발명에 의한 센트로닉스 인터페이스 장치는, 센트로닉스 인터페이스를 통하여 호스트에 주변장치를 접속하기 위한 인터페이스 장치에 있어서, 주변장치에서 비지상태가 해제되면 호스트에게 DMA 서비스를 요청하는 요구 신호를 발생시키기 위한 요구신호 발생수단; 호스트가 상기 DMA 요구신호를 인식하여 호스트의 데이터를 호스트 버스로 보내면 상기 데이터를 센트로닉스 버스에 래치하기 위한 래치수단; 및 호스트에서의 DMA요구 인식상태가 해제되면 소정의 제1시간이 경과한 뒤 주변장치가 상기 센트로닉스 버스 상의 데이터를 스트로브하도록 하기 위한 스트로브 신호를 발생하고, 다시 소정의 제2시간이 경과된 뒤 상기 스트로브 신호를 해제하기 위한 스트로브 발생수단을 포함하는 것을 특징으로 한다.
상기 과제를 이루기 위하여 본 발명에 의한 센트로닉스 인터페이스 방법은, 센트로닉스 인터페이스를 통하여 호스트에 주변장치를 접속하기 위한 인터페이스 방법에 있어서, 주변장치에서 전송된 비지상태의 해제를 인식하는 과정; 호스트에게 DMA 서비스를 요청하는 요구신호를 발생시키는 과정; 호스트가 호스트 버스로 데이터를 보내면 상기 데이터를 센트로닉스 버스에 래치하는 과정; 호스트에서의 DMA요구 인식상태가 해제되면 소정의 제1시간이 경과한 뒤 주변장치가 상기 센트로닉스 버스 상의 데이터를 스트로브하도록 하기 위한 스트로브 신호를 발생하는 과정; 및 소정의 제2시간이 경과된 뒤 상기 스트로브 신호를 해제하는 과정을 포함하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 설명한다.
도 2a에서 도 2h는 본 발명에 의한 인터페이스 방법을 설명하기 위한 타이밍도를 도시한 도면이며, 도 3은 도 2에 도시된 신호 파형을 생성하기 위한 인터페이부의 구성도를 도시한 도면이다.
도 2a는 주변장치에서 호스트로 전송되는 신호로서 주변장치의 비지 상태 여부를 나타내는 비지(BUSY) 신호, 도 2b는 DMA 요구(DMA_REQUEST) 신호, 도 2c는 호스트 측에서 발생되는 DMA 액크날리지(DMA_ACK) 신호, 도 2d는 호스트 측에서 발생되는 라이트(WRITE) 신호, 도 2e는 데이터 버스, 도 2f는 호스트에서 주변장치로 전송되는 센트로닉스 데이터, 도 2g는 호스트에서 주변장치로 전송되는 신호로서 주변장치가 센트로닉스 버스 상의 데이터를 스트로브하도록 하기 위한 스트로브(STROBE) 신호, 그리고 도 2h는 주변장치에서 호스트로 전송되는 액크날리지(ACK) 신호를 나타낸다.
도 3에 도시된 구성블럭의 각 기능은 다음과 같다.
제1엣지 검출기(31)는 비지 신호가 해제되면 그 폴링 엣지를 감지하여 디바운싱 신호처리부(32)로 출력하고, 디바운싱 신호처리부(32)는 DMA 요구 신호를 정형화하기 위해 비지 신호에 실려올 수 있는 잡음을 제거한다. 제1플립플럽(33)은 DMA_ACK신호가 딜레이(34)를 통하여 리셋단자로 입력되고, 디바운싱 신호처리부(32)에서 처리된 비지 신호가 클럭단자로 입력되어, 호스트측의 CPU에게 DMA 서비스를 요청하는 요구(DMA_REQUEST) 신호를 발생시킨다.
OR게이트(40)는 DMA_ACK신호와 WRITE 신호를 논리 OR하여 버퍼(39)의 클럭단자로 입력한다. 버퍼(39)는 CPU가 메모리에 저장된 화상신호를 호스트 버스에 실어 놓을 때 OR 게이트(40)의 제어에 따라 호스트 측의 데이터를 센트로닉스 버스 상에 래치한다.
제2엣지 검출기(35)는 DMA_ACK 신호의 폴링 엣지를 검출하여 제1카운터(36)를 인에이블시킨다. 제1카운터(36)는 호스트의 CPU에 의해 설정된 카운터 값에 따라 t1 만큼의 시간이 경과한 뒤 로우 신호를 생성시킨다. 제2카운터(37)는 제1카운터(36)에 의하여 스트로브 신호가 로우로 되면 t2 만큼의 시간을 카운팅한 다음 제2플립플럽(38)을 디스에이블시켜 스트로브를 종료시킨다. 제2플립플럽(38)은 제1카운터(36)의 출력을 클럭신호로, 제2카운터의 출력을 리셋신호로 입력하여 스트로브 신호를 발생한다.
도 2 및 도 3을 참조하여 본 발명에 의한 인터페이스 방법을 설명하면 다음과 같다.
도 2a에 도시된 바와 같이 비지 신호가 해제되면, 제1엣지 검출기(31)에 의해 감지되어, 그 신호는 디바운싱 (Debouncing) 신호처리부(32)로 입력된다. 디바운싱 신호처리부(32)는 DMA 요구 신호를 정형화하기 위해 비지 신호에 실려 올 수 있는 잡음을 제거한다.
디바운싱 신호처리부(32)에서 처리된 비지 신호는 제1플립플럽(33)을 거쳐 호스트측의 CPU에게 DMA 서비스를 요청하는 요구(DMA_REQUEST) 신호를 발생시킨다. 그러면, CPU는 도 2d 및 도 2e에 도시된 타이밍도에 의해 메모리에 저장된 화상신호를 호스트 버스에 실어 놓는다. 이 때 OR 게이트(40) 및 버퍼(39)에 의해 호스트 측의 데이터는 센트로닉스 버스 상에 도 2f와 같이 래치된다.
한편, 프린터의 경우는 센트로닉스 인터페이스 신호의 규정에 의해 데이터와 스트로브 신호 간에 도 2g에 도시된 바와 같이 t1, t2의 일정한 셋-업시간 및 홀드시간이 요구된다. 따라서 DMA_ACK 신호는 제2엣지 검출기(35)를 거쳐 제1카운터(36)에서 호스트의 CPU에 의해 설정된 카운터 값에 따라 t1 만큼의 시간을 확보한 후, 도 2g와 같이 스트로브 로우 신호를 생성시킨다.
스트로브 신호가 로우로 되면 그 신호는 다시 제2카운터(37)에 입력되어 t2 만큼의 시간을 카운팅하고, 이 때 캐리가 발생하면 제2플립플럽(38)을 디스에이블시켜 도 2g와 같이 스트로브 신호를 하이로 하여 스트로브를 종료하고 다음의 비지 신호가 입력되기를 기다린다. 이와 같은 구성에 의해 비지 신호에 의해 DMA 요구 신호가 발생되고 호스트는 DMA 서비스를 개시하여 버퍼(39)에 센트로닉스 데이터를 래치한 후 DMA_ACK 신호에 의해 자동적으로 셋-업 및 홀드시간을 만족시키는 스트로브 신호가 자동적으로 발생된다.
본 발명에 의하면, 호스트측의 CPU가 비지상태를 폴링이나 인터럽트로 처리하지 않고 자동적으로 비지에 의해 DMA 요구 신호가 발생되고 DMA 서비스의 일환으로 발생되는 DMA_ACK 신호에 의해 셋-업 및 홀드 시간의 조정이 가능한 스트로브 신호를 자동적으로 발생한다.
따라서, 호스트 측에서 DMA만 동작시키면 자동적으로 센트로닉스 인터페이스가 이루어짐으로써 호스트 CPU의 성능이 저하되는 것을 최소화할 수 있으며, 이에 따라 프린터를 채용한 복합기에서 호스트로 사용되는 펙스의 CPU를 저가형으로 설계할 수 있어 원가 절감이 가능하다.
이상에서 설명된 바와 같이 본 발명에 따른 센트로닉스 신호와 DMA 신호의 인터페이스 방법 및 그 장치에 의하면, 센트로닉스 신호를 이용하여 자동적으로 DMA 신호를 발생시키고 CPU는 DMA 처리를 하고 이 때 발생되는 DMA_ACK 신호를 이용하여 자동적으로 스트로브(STROBE) 신호를 발생시키고 데이터를 출력시킴으로써, 센트로닉스 인터페이스를 통해 접속하는 호스트에서의 데이터 처리 과정에서 발생될 수 있는 CPU의 성능 제약을 최소화 할 수 있다.

Claims (5)

  1. 센트로닉스 인터페이스를 통하여 호스트에 주변장치를 접속하기 위한 인터페이스 장치에 있어서,
    상기 주변장치에서 비지상태가 해제되면 호스트에게 DMA(Direct Memory Access) 서비스를 요청하는 요구 신호를 발생시키기 위한 요구신호 발생수단;
    호스트가 상기 DMA 요구신호를 인식하여 호스트의 데이터를 호스트 버스로 보내면 상기 데이터를 센트로닉스 버스에 래치하기 위한 래치수단; 및
    호스트에서의 DMA요구 인식상태가 해제되면 DMA_ACK 신호에 의해서 조정되는 ??업시간이 경과된 후 일정시간 동안 홀드상태를 유지하는 스토로브신호를 발생시키는 스트로브 발생수단을 포함하는 것을 특징으로 하는 센트로닉스 인터페이스 장치.
  2. 제 1 항에 있어서, 상기 요구신호 발생수단은,
    주변장치에서 비지상태를 나타내는 비지 신호의 폴링 엣지를 감지하기 위한 제1엣지 검출기;
    상기 제1엣지 검출기에 의하여 검출된 비지신호가 입력되어, 비지 신호에 포함된 잡음을 제거하기 위한 디바운싱 신호처리부; 및
    호스트의 DMA요구 인식신호가 딜레이를 통하여 리셋단자로 입력되고, 상기 디바운싱 신호처리부에서 처리된 비지 신호가 클럭단자로 입력되어, 호스트에게 DMA 서비스를 요청하는 요구신호를 발생시키기 위한 제1플립플럽을 포함하는 것을 특징으로 하는 센트로닉스 인터페이스 장치.
  3. 제 1 항에 있어서, 상기 래치수단은,
    호스트의 DMA요구 인식신호와 WRITE신호를 논리 OR하는 게이트; 및
    호스트에 의해 보내진 호스트 버스 상의 데이터를 상기 게이트의 출력에 따라 센트로닉스 버스에 래치하기 위한 버퍼를 포함하는 것을 특징으로 하는 센트로닉스 인터페이스 장치.
  4. 제 1 항에 있어서, 상기 스트로브 발생수단은,
    호스트의 DMA요구 인식신호의 폴링 엣지를 검출하기 위한 제2엣지 검출기;
    상기 제2엣지 검출기에 의하여 엣지가 검출되면, 소정의 제1시간이 경과를 카운트하기 위한 제1카운터;
    상기 제1카운터에 의한 제1시간을 경과한 후 소정의 제2시간을 카운팅하기 위한 제2카운터; 및
    상기 제1카운터의 출력을 클럭신호로, 상기 제2카운터의 출력을 리셋신호로 입력하여, 상기 제1시간의 경과 후 스트로브 신호를 발생하고 상기 제2시간 경과 후 상기 스트로브 신호를 해제하는 제2플립플럽을 포함하는 것을 특징으로 하는 센트로닉스 인터페이스 장치.
  5. 센트로닉스 인터페이스를 통하여 호스트에 주변장치를 접속하기 위한 인터페이스 방법에 있어서,
    주변장치에서 전송된 비지상태의 해제를 인식하는 과정;
    호스트에게 DMA 서비스를 요청하는 요구신호를 발생시키는 과정;
    호스트가 호스트 버스로 데이터를 보내면 상기 데이터를 센트로닉스 버스에 래치하는 과정;
    호스트에서의 DMA요구 인식상태가 해제되면 DMA_ACK신호에 의해서 결정되는 제1시간이 경과한 뒤 주변장치가 상기 센트로닉스 버스 상의 데이터를 스트로브하도록 하기 위한 스트로브 신호를 발생하는 과정; 및
    DMA_ACK신호에 의해서 결정되는 제2시간이 경과된 뒤 상기 스트로브 신호를 해제하는 과정을 포함하는 것을 특징으로 하는 센트로닉스 인터페이스 방법.
KR1019970001704A 1997-01-22 1997-01-22 센트로닉스 인터페이스 장치 및 방법 KR100228893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970001704A KR100228893B1 (ko) 1997-01-22 1997-01-22 센트로닉스 인터페이스 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001704A KR100228893B1 (ko) 1997-01-22 1997-01-22 센트로닉스 인터페이스 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980066280A KR19980066280A (ko) 1998-10-15
KR100228893B1 true KR100228893B1 (ko) 1999-11-01

Family

ID=19495256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001704A KR100228893B1 (ko) 1997-01-22 1997-01-22 센트로닉스 인터페이스 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100228893B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189104A (ja) * 1990-10-31 1993-07-30 Ricoh Co Ltd 並列インタフェース

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189104A (ja) * 1990-10-31 1993-07-30 Ricoh Co Ltd 並列インタフェース

Also Published As

Publication number Publication date
KR19980066280A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR960002543B1 (ko) 주변 장비 제어 장치
JP3400665B2 (ja) Pcmciaカード上の割り込み共有技術
KR960006506B1 (ko) 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법
KR100228893B1 (ko) 센트로닉스 인터페이스 장치 및 방법
US7181559B2 (en) Message based transport mechanism for level sensitive interrupts
US5625843A (en) Audio data input device for multi-media computer
JPH0511938A (ja) 高機能並列ポートインタフエース
JP2002049580A (ja) バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法
JPH0527925A (ja) プリンタ
JP2004334840A (ja) システムバスの制御方法及び関連装置
JP3844024B2 (ja) 印刷装置
JPH05265773A (ja) 情報処理装置
JP2004110619A (ja) データ通信装置
JP2001338286A (ja) 画像処理方法と装置
JP3418530B2 (ja) データ転送システム
JP3193155B2 (ja) Dma制御方式
JP3423376B2 (ja) 情報処理装置及びその制御方法
JPH05303473A (ja) プリンタ装置
JPS6210830Y2 (ko)
JP2581041B2 (ja) デ−タ処理装置
JP2003280837A (ja) セントロニクスインターフェース
JPH07334453A (ja) メモリアクセスシステム
JP2001156955A (ja) 画像形成装置およびファックス装置
Buchanan et al. Parallel Port
JPH05298239A (ja) ダイレクト・メモリー・アクセス制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080731

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee