JPH0527925A - プリンタ - Google Patents
プリンタInfo
- Publication number
- JPH0527925A JPH0527925A JP3203624A JP20362491A JPH0527925A JP H0527925 A JPH0527925 A JP H0527925A JP 3203624 A JP3203624 A JP 3203624A JP 20362491 A JP20362491 A JP 20362491A JP H0527925 A JPH0527925 A JP H0527925A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- data
- communication
- signal
- data input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 各インタフェースを介して受信される入力デ
ータの混在出力を防止して、同一インタフェースからの
印字情報を連続して処理できる。 【構成】 １つのインタフェース（第１インタフェース
回路３）を介してデータ入力要求が発生すると、禁止手
段（ＣＰＵ２）が当該インタフェースからのデータ入力
発生に基づいて残る他のインタフェース（第２，第３イ
ンタフェース回路４，５）との通信を個別的に禁止さ
せ、印字処理を開始する。そして、当該インタフェース
からのデータ入力が終了すると、カウント手段（タイマ
１）が当該インタフェースからのデータ入力終了から所
定の経過時間をカウントし、カウント終了するまで制限
手段（ＣＰＵ２）が禁止手段の解除を制限させる構成を
特徴とする。
ータの混在出力を防止して、同一インタフェースからの
印字情報を連続して処理できる。 【構成】 １つのインタフェース（第１インタフェース
回路３）を介してデータ入力要求が発生すると、禁止手
段（ＣＰＵ２）が当該インタフェースからのデータ入力
発生に基づいて残る他のインタフェース（第２，第３イ
ンタフェース回路４，５）との通信を個別的に禁止さ
せ、印字処理を開始する。そして、当該インタフェース
からのデータ入力が終了すると、カウント手段（タイマ
１）が当該インタフェースからのデータ入力終了から所
定の経過時間をカウントし、カウント終了するまで制限
手段（ＣＰＵ２）が禁止手段の解除を制限させる構成を
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、外部機器から受信した
印字情報に基づいて記録処理を行うプリンタに関するも
のである。
印字情報に基づいて記録処理を行うプリンタに関するも
のである。
【０００２】
【従来の技術】レーザビームプリンタを代表とするペー
ジプリンタは印字品質，高速印字および静粛性の点で従
来のドットマトリクス方式のシリアルプリンタに比べて
格段に優れており、近年急速に発展してきた。この種の
プリンタは、主としてホストコンピュータ等から出力さ
れるテキストやイメージの印字データから１ページ分の
ビットマップ画像データを生成するプリンタコントロー
ラと、当該プリンタコントローラより出力される画像デ
ータを感光体上に露光し、トナーの現像，用紙への転写
および定着のシーケンスによってプリントするプリンタ
エンジンとから構成されている。
ジプリンタは印字品質，高速印字および静粛性の点で従
来のドットマトリクス方式のシリアルプリンタに比べて
格段に優れており、近年急速に発展してきた。この種の
プリンタは、主としてホストコンピュータ等から出力さ
れるテキストやイメージの印字データから１ページ分の
ビットマップ画像データを生成するプリンタコントロー
ラと、当該プリンタコントローラより出力される画像デ
ータを感光体上に露光し、トナーの現像，用紙への転写
および定着のシーケンスによってプリントするプリンタ
エンジンとから構成されている。
【０００３】ホストコンピュータとプリンタとを接続す
るインタフェースには、種々のものが使用されている。
例えばシリアルデータ通信のＲＳー２３２Ｃインタフェ
ースやＲＳー４２２インタフェース，パラレルデータ通
信のセントロニクスインタフェース，ＳＣＳＩインタフ
ェース，ＧＰＩＢインタフェースがある。ホストコンピ
ュータがパソコンの場合には、ＲＳー２３２Ｃインタフ
ェースやＲＳー４２２インタフェース，セントロニクス
インタフェースが使用されることが多い。ワークステー
ションではＳＣＳＩインタフェースが、計測機器ではＧ
ＰＩＢインタフェースが主に使用されている。
るインタフェースには、種々のものが使用されている。
例えばシリアルデータ通信のＲＳー２３２Ｃインタフェ
ースやＲＳー４２２インタフェース，パラレルデータ通
信のセントロニクスインタフェース，ＳＣＳＩインタフ
ェース，ＧＰＩＢインタフェースがある。ホストコンピ
ュータがパソコンの場合には、ＲＳー２３２Ｃインタフ
ェースやＲＳー４２２インタフェース，セントロニクス
インタフェースが使用されることが多い。ワークステー
ションではＳＣＳＩインタフェースが、計測機器ではＧ
ＰＩＢインタフェースが主に使用されている。
【０００４】そこで、図８に示すように、例えばインタ
フェースＩＮＴ１〜ＩＮＴ３の計３種搭載し、種々のホ
ストコンピュータＨＳＴ１〜ＨＳＴ３と接続可能とした
ものである。この場合、プリンタＰＲＴの入力インタフ
ェースの選択は、先に通信を開始したインタフェースが
通信を終了するまで占有し、他のインタフェースの使用
を禁止する方法がある。
フェースＩＮＴ１〜ＩＮＴ３の計３種搭載し、種々のホ
ストコンピュータＨＳＴ１〜ＨＳＴ３と接続可能とした
ものである。この場合、プリンタＰＲＴの入力インタフ
ェースの選択は、先に通信を開始したインタフェースが
通信を終了するまで占有し、他のインタフェースの使用
を禁止する方法がある。
【０００５】
【発明が解決しようとする課題】しかしながら、ホスト
コンピュータＨＳＴ１〜ＨＳＴ３から送られるデータが
大量の場合、全てのデータを送り終るまで連続して通信
が行われるのではなく、何度か通信が中断し間欠してデ
ータの送信が行われることがある。そのような時、丁度
通信が中断している時に他のインタフェースから通信要
求があると、プリンタＰＲＴはそのインタフェースとの
通信を開始してしまうので、入力データが混在してしま
い、各インタフェースＩＮＴ１〜ＩＮＴ３を介して受信
したホストコンピュータＨＳＴ１〜ＨＳＴ３から要求さ
れた印刷物が混在して出力されるという問題点があっ
た。
コンピュータＨＳＴ１〜ＨＳＴ３から送られるデータが
大量の場合、全てのデータを送り終るまで連続して通信
が行われるのではなく、何度か通信が中断し間欠してデ
ータの送信が行われることがある。そのような時、丁度
通信が中断している時に他のインタフェースから通信要
求があると、プリンタＰＲＴはそのインタフェースとの
通信を開始してしまうので、入力データが混在してしま
い、各インタフェースＩＮＴ１〜ＩＮＴ３を介して受信
したホストコンピュータＨＳＴ１〜ＨＳＴ３から要求さ
れた印刷物が混在して出力されるという問題点があっ
た。
【０００６】本発明は、上記の問題点を解決するために
なされたもので、各インタフェースからのデータ入力終
了から所定時間経過までは残るインタフェースとの通信
禁止状態を継続することにより、各インタフェースを介
して受信される入力データの混在出力を防止して、同一
インタフェースからの印字情報を連続して処理できるプ
リンタを得ることを目的とする。
なされたもので、各インタフェースからのデータ入力終
了から所定時間経過までは残るインタフェースとの通信
禁止状態を継続することにより、各インタフェースを介
して受信される入力データの混在出力を防止して、同一
インタフェースからの印字情報を連続して処理できるプ
リンタを得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るプリンタ
は、外部機器と通信しながら印字するためのデータを受
信する複数のインタフェースと、各インタフェースの１
つからのデータ入力発生に基づいて残る他のインタフェ
ースとの通信を個別的に禁止する禁止手段と、各インタ
フェースからのデータ入力終了から所定の経過時間をカ
ウントするカウント手段と、このカウント手段のカウン
ト終了まで禁止手段の解除を制限する制限手段とを有す
るものである。
は、外部機器と通信しながら印字するためのデータを受
信する複数のインタフェースと、各インタフェースの１
つからのデータ入力発生に基づいて残る他のインタフェ
ースとの通信を個別的に禁止する禁止手段と、各インタ
フェースからのデータ入力終了から所定の経過時間をカ
ウントするカウント手段と、このカウント手段のカウン
ト終了まで禁止手段の解除を制限する制限手段とを有す
るものである。
【０００８】また、各インタフェースの１つからのデー
タ入力終了コードを判定してカウント手段がカウントす
る経過時間を可変設定する設定手段を設けたものであ
る。
タ入力終了コードを判定してカウント手段がカウントす
る経過時間を可変設定する設定手段を設けたものであ
る。
【０００９】
【作用】本発明において、１つのインタフェースを介し
てデータ入力要求が発生すると、禁止手段が当該インタ
フェースからのデータ入力発生に基づいて残る他のイン
タフェースとの通信を個別的に禁止させ、印字処理を開
始する。そして、当該インタフェースからのデータ入力
が終了すると、カウント手段が当該インタフェースから
のデータ入力終了から所定の経過時間をカウントし、カ
ウント終了するまで制限手段が禁止手段の解除を制限さ
せ、外部機器との通信が間欠状態にある場合でも所定時
間他のインタフェースとの通信要求を有効に禁止させる
ことを可能とする。
てデータ入力要求が発生すると、禁止手段が当該インタ
フェースからのデータ入力発生に基づいて残る他のイン
タフェースとの通信を個別的に禁止させ、印字処理を開
始する。そして、当該インタフェースからのデータ入力
が終了すると、カウント手段が当該インタフェースから
のデータ入力終了から所定の経過時間をカウントし、カ
ウント終了するまで制限手段が禁止手段の解除を制限さ
せ、外部機器との通信が間欠状態にある場合でも所定時
間他のインタフェースとの通信要求を有効に禁止させる
ことを可能とする。
【００１０】また、設定手段が各インタフェースからの
データ入力終了コードを判定してカウント手段がカウン
トする経過時間を可変設定させ、他のインタフェースの
使用を禁止する時間を自在に短縮し、スループットの低
下を抑制することを可能とする。
データ入力終了コードを判定してカウント手段がカウン
トする経過時間を可変設定させ、他のインタフェースの
使用を禁止する時間を自在に短縮し、スループットの低
下を抑制することを可能とする。
【００１１】
【実施例】図１は本発明の一実施例を示すプリンタのイ
ンタフェース系を示すブロック図である。
ンタフェース系を示すブロック図である。
【００１２】図において、１は時間をカウントとして割
込み線ＩＮＴ０によりＣＰＵ２に割込みをかけるタイ
マ、ＣＰＵ２はＲＯＭ６に格納された制御プログラムに
基づいてシステムバイスに接続した各デバイスを備える
プリンタコントローラ１７を総括的に制御する。３は印
字コードを受け取るＲＳー２３２Ｃインタフェース回路
（第１のインタフェース）、４は印字コードを受け取る
セントロクニクインタフェース回路（第２のインタフェ
ース）、５は印字コードを受け取るＳＣＳＩインタフェ
ース回路（第３のインタフェース）、７はＲＡＭで、主
としてＣＰＵ２のワークとして機能する。８は印字デー
タを記憶するファースト・イン・ファーストアウトメモ
リ（ＦＩＦＯメモリ）、９は印字部インタフェース回路
で、プリンタエンジン１０とＦＩＦＯメモリ８との間の
印字データ授受をインタフェースする。１１はＲＳー２
３２Ｃインタフェース用のケーブル（第１ケーブル）、
１２はセントロニクスインタフェース用のケーブル（第
２ケーブル）、１１はＳＣＳＩインタフェース用のケー
ブル（第３ケーブル）、１４はホストコンピュータで、
第１ケーブル１１を介して第１インタフェース回路３に
接続され、印字コードを第１インタフェース回路３に出
力する。１５はホストコンピュータで、第２ケーブル１
２を介して第２インタフェース回路４に接続され、印字
コードを第２インタフェース回路４に出力する。１６は
ホストコンピュータで、第３ケーブル１３を介して第３
インタフェース回路５に接続され、印字コードを第３イ
ンタフェース回路５に出力する。プリンタコントローラ
１７は、入力された印字コードを印字データに展開し、
プリンタエンジン（エンジン）１０に送る。１８はプリ
ンタで、プリンタエンジン１０とプリンタコントローラ
１７から構成されている。
込み線ＩＮＴ０によりＣＰＵ２に割込みをかけるタイ
マ、ＣＰＵ２はＲＯＭ６に格納された制御プログラムに
基づいてシステムバイスに接続した各デバイスを備える
プリンタコントローラ１７を総括的に制御する。３は印
字コードを受け取るＲＳー２３２Ｃインタフェース回路
（第１のインタフェース）、４は印字コードを受け取る
セントロクニクインタフェース回路（第２のインタフェ
ース）、５は印字コードを受け取るＳＣＳＩインタフェ
ース回路（第３のインタフェース）、７はＲＡＭで、主
としてＣＰＵ２のワークとして機能する。８は印字デー
タを記憶するファースト・イン・ファーストアウトメモ
リ（ＦＩＦＯメモリ）、９は印字部インタフェース回路
で、プリンタエンジン１０とＦＩＦＯメモリ８との間の
印字データ授受をインタフェースする。１１はＲＳー２
３２Ｃインタフェース用のケーブル（第１ケーブル）、
１２はセントロニクスインタフェース用のケーブル（第
２ケーブル）、１１はＳＣＳＩインタフェース用のケー
ブル（第３ケーブル）、１４はホストコンピュータで、
第１ケーブル１１を介して第１インタフェース回路３に
接続され、印字コードを第１インタフェース回路３に出
力する。１５はホストコンピュータで、第２ケーブル１
２を介して第２インタフェース回路４に接続され、印字
コードを第２インタフェース回路４に出力する。１６は
ホストコンピュータで、第３ケーブル１３を介して第３
インタフェース回路５に接続され、印字コードを第３イ
ンタフェース回路５に出力する。プリンタコントローラ
１７は、入力された印字コードを印字データに展開し、
プリンタエンジン（エンジン）１０に送る。１８はプリ
ンタで、プリンタエンジン１０とプリンタコントローラ
１７から構成されている。
【００１３】このように構成されたプリンタにおいて、
１つのインタフェース（例えば第１インタフェース回路
３）を介してデータ入力要求が発生すると、禁止手段
（ＣＰＵ２）が当該インタフェースからのデータ入力発
生に基づいて残る他のインタフェースとの通信を個別的
に、例えば内部レジスタにその旨を設定して禁止させ、
印字処理を開始する。そして、当該インタフェース（第
１インタフェース回路３）からのデータ入力が終了する
と、カウント手段（タイマ１）が当該インタフェース
（第１インタフェース回路３）からのデータ入力終了か
ら所定の経過時間をカウントし、カウント終了するまで
制限手段（ＣＰＵ２）が禁止手段の解除を制限させ、外
部機器（ホストコンピュータ１４）との通信が間欠状態
にある場合でも所定時間他のインタフェース（第２，第
３インタフェース回路４，５）との通信要求を有効に禁
止させることを可能とする。
１つのインタフェース（例えば第１インタフェース回路
３）を介してデータ入力要求が発生すると、禁止手段
（ＣＰＵ２）が当該インタフェースからのデータ入力発
生に基づいて残る他のインタフェースとの通信を個別的
に、例えば内部レジスタにその旨を設定して禁止させ、
印字処理を開始する。そして、当該インタフェース（第
１インタフェース回路３）からのデータ入力が終了する
と、カウント手段（タイマ１）が当該インタフェース
（第１インタフェース回路３）からのデータ入力終了か
ら所定の経過時間をカウントし、カウント終了するまで
制限手段（ＣＰＵ２）が禁止手段の解除を制限させ、外
部機器（ホストコンピュータ１４）との通信が間欠状態
にある場合でも所定時間他のインタフェース（第２，第
３インタフェース回路４，５）との通信要求を有効に禁
止させることを可能とする。
【００１４】また、設定手段（ＣＰＵ２）が各インタフ
ェースからのデータ入力終了コードを判定してカウント
手段（タイマ１）がカウントする経過時間を可変設定さ
せ、他のインタフェースの使用を禁止する時間を自在に
短縮し、スループットの低下を抑制することを可能とす
る。例えば最終コードがプリント出力命令であれば、他
のインタフェースの使用を禁止する時間を短縮すること
ができる。
ェースからのデータ入力終了コードを判定してカウント
手段（タイマ１）がカウントする経過時間を可変設定さ
せ、他のインタフェースの使用を禁止する時間を自在に
短縮し、スループットの低下を抑制することを可能とす
る。例えば最終コードがプリント出力命令であれば、他
のインタフェースの使用を禁止する時間を短縮すること
ができる。
【００１５】図２は、図１に示した第１インタフェース
回路の詳細構成を説明するブロック図である。
回路の詳細構成を説明するブロック図である。
【００１６】図において、RxD ，TxD ，DTR はインタフ
ェース信号で、第１ケーブル１１と第１コネクタ１０１
を通してホストコンピュータ１４との間で通信に使用さ
れる。特に、インタフェース信号RxD は、ホストコンピ
ュータ１４から送信されるシリアルデータであり、バッ
ファ１０２を経てボーレートジェネレータ１０６に設定
された速さでデータを読み取り、直列／並列変換部１０
５でパラレルデータに変換され、システムバスインタフ
ェース１０７，システムバスを介してＣＰＵ２に読み込
まれる。
ェース信号で、第１ケーブル１１と第１コネクタ１０１
を通してホストコンピュータ１４との間で通信に使用さ
れる。特に、インタフェース信号RxD は、ホストコンピ
ュータ１４から送信されるシリアルデータであり、バッ
ファ１０２を経てボーレートジェネレータ１０６に設定
された速さでデータを読み取り、直列／並列変換部１０
５でパラレルデータに変換され、システムバスインタフ
ェース１０７，システムバスを介してＣＰＵ２に読み込
まれる。
【００１７】インタフェース信号TxD は、ホストコンピ
ュータ１４へ送信するシリアルデータであり、上記イン
タフェース信号RxD とは逆に、直列／並列変換部１０５
でパラレルデータからシリアルデータに変換されたもの
である。インタフェース信号DTR はプリンタ１８からホ
ストコンピュータ１４へ送られる信号であり、プリンタ
１８がデータを受け取れる状態になったらインタフェー
ス信号DTR がＨレベルにする。逆に、ホストコンピュー
タ１４からデータを受け取れなければインタフェース信
号DTR をＬレベルとする。インタフェース信号DTR がＬ
レベルであればホストコンピュータ１４はデータを送信
しない。制御部１０８は内部にレジスタを有し、それは
システムバスとシステムバスインタフェース１０７，内
部バスを通じてＣＰＵ２により書き込まれる。制御部１
０８は前記レジスタの値に応じてインタフェース信号DT
R を設定し、当該ボーレートジェネレータ１０６や直列
／並列変換部１０５を制御する。また、インタフェース
信号RxD が入力されたら割込み信号ＩＮＴ１を発生し
て、ＣＰＵ２はＲＯＭ６に書き込まれているＩＮＴ１割
込みプログラムを実行して、ＲＳー２３２Ｃの通信を行
う。なお、１０２〜１０４はバッファである。
ュータ１４へ送信するシリアルデータであり、上記イン
タフェース信号RxD とは逆に、直列／並列変換部１０５
でパラレルデータからシリアルデータに変換されたもの
である。インタフェース信号DTR はプリンタ１８からホ
ストコンピュータ１４へ送られる信号であり、プリンタ
１８がデータを受け取れる状態になったらインタフェー
ス信号DTR がＨレベルにする。逆に、ホストコンピュー
タ１４からデータを受け取れなければインタフェース信
号DTR をＬレベルとする。インタフェース信号DTR がＬ
レベルであればホストコンピュータ１４はデータを送信
しない。制御部１０８は内部にレジスタを有し、それは
システムバスとシステムバスインタフェース１０７，内
部バスを通じてＣＰＵ２により書き込まれる。制御部１
０８は前記レジスタの値に応じてインタフェース信号DT
R を設定し、当該ボーレートジェネレータ１０６や直列
／並列変換部１０５を制御する。また、インタフェース
信号RxD が入力されたら割込み信号ＩＮＴ１を発生し
て、ＣＰＵ２はＲＯＭ６に書き込まれているＩＮＴ１割
込みプログラムを実行して、ＲＳー２３２Ｃの通信を行
う。なお、１０２〜１０４はバッファである。
【００１８】図３は、図１に示した第２インタフェース
回路４の詳細構成を説明するブロック図である。
回路４の詳細構成を説明するブロック図である。
【００１９】図において、DATA，/STROBE ，/BUSY，/AC
Kはインタフェース信号で、第２ケーブル１２とセント
ロニクスコネクタ２０１を通してホストコンピュータ１
５との間で通信に使用される信号として機能する。特に
インタフェース信号DATAは８ビットのパラレルデータで
あり、バッファ２０２，ラッチ２０６，システムバスイ
ンタフェース２０７，システムバスを経てＣＰＵ２に読
み込まれる。
Kはインタフェース信号で、第２ケーブル１２とセント
ロニクスコネクタ２０１を通してホストコンピュータ１
５との間で通信に使用される信号として機能する。特に
インタフェース信号DATAは８ビットのパラレルデータで
あり、バッファ２０２，ラッチ２０６，システムバスイ
ンタフェース２０７，システムバスを経てＣＰＵ２に読
み込まれる。
【００２０】インタフェース信号/STROBE は、ホストコ
ンピュータ１４から送信される信号であり、通信要求信
号として機能する。インタフェース信号/BUSY はホスト
コンピュータ１４へ送信する信号であり、プリンタ側１
８がインタフェース信号/STROBE を認識し、データを受
け取る準備できたことをホストコンピュータ１４に示
す。インタフェース信号/ACKもホストコンピュータ１４
へ送信する信号で、ホストコンピュータ１４に次回のデ
ータを要求する信号である。
ンピュータ１４から送信される信号であり、通信要求信
号として機能する。インタフェース信号/BUSY はホスト
コンピュータ１４へ送信する信号であり、プリンタ側１
８がインタフェース信号/STROBE を認識し、データを受
け取る準備できたことをホストコンピュータ１４に示
す。インタフェース信号/ACKもホストコンピュータ１４
へ送信する信号で、ホストコンピュータ１４に次回のデ
ータを要求する信号である。
【００２１】制御部２０８はセントロニクスインタフェ
ースによる通信を禁止するかどうかを表わすレジスタを
内部に有し、それはシステムバスとシステムバスインタ
フェース２０７，内部バスを通じてＣＰＵ２により書き
込まれる当該レジスタの値が通信を禁止していなけれ
ば、制御部２０８はインタフェース信号/STROBE を認識
すると、インタフェース信号/BUSY をＯＮにしてホスト
コンピュータ１４にデータを要求するとともに、割込み
信号ＩＮＴ２を発生する。ＣＰＵ２はＲＯＭ６に書き込
まれているＩＮＴ２割込みプログラムを実行してセント
ロニクスの通信を行う。当該レジスタの値が通信を禁止
していれば、制御部２０８は、インタフェース信号/STR
OBE を受け取っても、インタフェース信号/BUSY はＯＦ
Ｆのままで、割込み信号ＩＮＴ２も発生しない。
ースによる通信を禁止するかどうかを表わすレジスタを
内部に有し、それはシステムバスとシステムバスインタ
フェース２０７，内部バスを通じてＣＰＵ２により書き
込まれる当該レジスタの値が通信を禁止していなけれ
ば、制御部２０８はインタフェース信号/STROBE を認識
すると、インタフェース信号/BUSY をＯＮにしてホスト
コンピュータ１４にデータを要求するとともに、割込み
信号ＩＮＴ２を発生する。ＣＰＵ２はＲＯＭ６に書き込
まれているＩＮＴ２割込みプログラムを実行してセント
ロニクスの通信を行う。当該レジスタの値が通信を禁止
していれば、制御部２０８は、インタフェース信号/STR
OBE を受け取っても、インタフェース信号/BUSY はＯＦ
Ｆのままで、割込み信号ＩＮＴ２も発生しない。
【００２２】図４は、図１に示した第３インタフェース
回路５の詳細構成を説明するブロック図である。
回路５の詳細構成を説明するブロック図である。
【００２３】図において、ＤＡＴＡは８ビットのパラレ
ルデータと１ビットのパリティから構成されるデータ信
号である。制御部３０４はＳＣＳＩインタフェースによ
る通信を禁止するかどうかを表わすレジスタを有し、シ
ステムバスとシステムバスインタフェース３０５，内部
バスを通じてＣＰＵ２により書き込まれる。当該レジス
タの値が通信を禁止していなければホストコンピュータ
１６からＳＣＳＩその他の線によりＳＣＳＩの初期設定
がなされ、プリンタ１８がターゲットされると、ＳＣＳ
Ｉインタフェース用の制御部３０４は転送制御部３０３
によりインタフェース信号／ＲＥＱをＯＮにするととも
に、割込み信号ＩＮＴ３を発生する。ＣＰＵ２はＲＯＭ
６に書き込まれているＩＮＴ３割込みプログラムを実行
してＳＣＳＩの通信を行う。ホストコンピュータ１６は
インタフェース信号／ＲＥＱがＯＮになるのをまってデ
ータ信号ＤＡＴＡを出力し、インタフェース信号／ＡＣ
Ｋ信号をＯＮする。ＣＰＵ２はインタフェース信号／Ａ
ＣＫ信号がＯＮになるとデータ信号ＤＡＴＡを読み込
み、ＳＣＳＩインタフェース用の制御部３０４にインタ
フェース信号／ＲＥＱをＯＦＦさせる。ホストコンピュ
ータ１５はインタフェース信号／ＲＥＱ信号がＯＦＦに
なると、インタフェース信号／ＡＣＫをＯＦＦにして、
次のデータを送信するためにインタフェース信号／ＲＥ
ＱがＯＮになるのを待つ。当該レジスタの値が通信を禁
止していれば、ホストコンピュータ１５からＳＣＳＩそ
の他の線によりＳＣＳＩの初期設定がなされ、プリンタ
１８がターゲットとされても割込み信号ＩＮＴ３を発生
せずに、インタフェース信号ＲＥＱをＯＮしない。な
お、３０１はコネクタ、３０２はバッファである。
ルデータと１ビットのパリティから構成されるデータ信
号である。制御部３０４はＳＣＳＩインタフェースによ
る通信を禁止するかどうかを表わすレジスタを有し、シ
ステムバスとシステムバスインタフェース３０５，内部
バスを通じてＣＰＵ２により書き込まれる。当該レジス
タの値が通信を禁止していなければホストコンピュータ
１６からＳＣＳＩその他の線によりＳＣＳＩの初期設定
がなされ、プリンタ１８がターゲットされると、ＳＣＳ
Ｉインタフェース用の制御部３０４は転送制御部３０３
によりインタフェース信号／ＲＥＱをＯＮにするととも
に、割込み信号ＩＮＴ３を発生する。ＣＰＵ２はＲＯＭ
６に書き込まれているＩＮＴ３割込みプログラムを実行
してＳＣＳＩの通信を行う。ホストコンピュータ１６は
インタフェース信号／ＲＥＱがＯＮになるのをまってデ
ータ信号ＤＡＴＡを出力し、インタフェース信号／ＡＣ
Ｋ信号をＯＮする。ＣＰＵ２はインタフェース信号／Ａ
ＣＫ信号がＯＮになるとデータ信号ＤＡＴＡを読み込
み、ＳＣＳＩインタフェース用の制御部３０４にインタ
フェース信号／ＲＥＱをＯＦＦさせる。ホストコンピュ
ータ１５はインタフェース信号／ＲＥＱ信号がＯＦＦに
なると、インタフェース信号／ＡＣＫをＯＦＦにして、
次のデータを送信するためにインタフェース信号／ＲＥ
ＱがＯＮになるのを待つ。当該レジスタの値が通信を禁
止していれば、ホストコンピュータ１５からＳＣＳＩそ
の他の線によりＳＣＳＩの初期設定がなされ、プリンタ
１８がターゲットとされても割込み信号ＩＮＴ３を発生
せずに、インタフェース信号ＲＥＱをＯＮしない。な
お、３０１はコネクタ、３０２はバッファである。
【００２４】図５は、図１に示したタイマ１の詳細構成
を説明するブロック図である。
を説明するブロック図である。
【００２５】図において、カウンタ４０４はデータ入力
ＤＡＴＡに入力された値をロード入力ＬＯＡＤへの入力
タイミングで読み込み、イネーブル入力ＥＮＡＢＬＥが
ＯＮの期間カウントし、データ入力ＤＡＴＡに入力され
た値をカウントしたらキャリー信号ＣＡＲＲＹを出力す
る。このキャリー信号ＣＡＲＲＹはＣＰＵ２のＩ／Ｏポ
ートに接続されている。ＲＳー２３２Ｃの通信が始まる
と、第１インタフェース回路３により割込み信号ＩＮＴ
１が発生してＣＰＵ２はＲＳー２３２Ｃ割込みプログラ
ムを実行する。なお、４０１〜４０３はレジスタであ
る。
ＤＡＴＡに入力された値をロード入力ＬＯＡＤへの入力
タイミングで読み込み、イネーブル入力ＥＮＡＢＬＥが
ＯＮの期間カウントし、データ入力ＤＡＴＡに入力され
た値をカウントしたらキャリー信号ＣＡＲＲＹを出力す
る。このキャリー信号ＣＡＲＲＹはＣＰＵ２のＩ／Ｏポ
ートに接続されている。ＲＳー２３２Ｃの通信が始まる
と、第１インタフェース回路３により割込み信号ＩＮＴ
１が発生してＣＰＵ２はＲＳー２３２Ｃ割込みプログラ
ムを実行する。なお、４０１〜４０３はレジスタであ
る。
【００２６】図６は本発明に係るプリンタにおける第１
割込み処理手順の一例を示すフローチャートである。な
お、(1) 〜(7) は各ステップを示す。
割込み処理手順の一例を示すフローチャートである。な
お、(1) 〜(7) は各ステップを示す。
【００２７】先ず、最初に多重に割込みが発生しないよ
うにＣＰＵ２の割込みを禁止し(1)、第２（セントロニ
クス）インタフェース回路４と第３（ＳＣＳＩ）インタ
フェース回路５に対して通信の禁止を示すそれぞれの内
部レジスタを設定する。
うにＣＰＵ２の割込みを禁止し(1)、第２（セントロニ
クス）インタフェース回路４と第３（ＳＣＳＩ）インタ
フェース回路５に対して通信の禁止を示すそれぞれの内
部レジスタを設定する。
【００２８】そして、通信および印字動作を行い(2) 、
ＲＳー２３２Ｃの通信が終了したら(3) 、タイマ１のカ
ウントを開始し(4) 、再度ＲＳー２３２Ｃの通信を開始
したかどうかを判定し(5) 、ＹＥＳならばステップ(2)
に戻って、通信および印字動作を繰り返し、ＮＯならば
キャリー信号ＣＡＲＲＹがカウンタ４０４から出力され
たかどうかを判定し(6) 、ＮＯならばステップ(5) に戻
り、ＹＥＳならば、すなわち設定した時間が経過してタ
イマ１からキャリー信号ＣＡＲＲＹがＯＮされていれば
第２インタフェース回路４，第３インタフェース回路５
内にある通信の禁止を示すそれぞれの内部レジスタを解
除し、ＣＰＵ２の割込み禁止も解除して(7) 、割込みプ
ログラムを終了する。なお、第２インタフェース回路４
により発生するＩＮＴ２割込み処理および第３インタフ
ェース回路５により発生するＩＮＴ３割込み処理も上記
ＩＮＴ１割込み処理と同様に処理される。
ＲＳー２３２Ｃの通信が終了したら(3) 、タイマ１のカ
ウントを開始し(4) 、再度ＲＳー２３２Ｃの通信を開始
したかどうかを判定し(5) 、ＹＥＳならばステップ(2)
に戻って、通信および印字動作を繰り返し、ＮＯならば
キャリー信号ＣＡＲＲＹがカウンタ４０４から出力され
たかどうかを判定し(6) 、ＮＯならばステップ(5) に戻
り、ＹＥＳならば、すなわち設定した時間が経過してタ
イマ１からキャリー信号ＣＡＲＲＹがＯＮされていれば
第２インタフェース回路４，第３インタフェース回路５
内にある通信の禁止を示すそれぞれの内部レジスタを解
除し、ＣＰＵ２の割込み禁止も解除して(7) 、割込みプ
ログラムを終了する。なお、第２インタフェース回路４
により発生するＩＮＴ２割込み処理および第３インタフ
ェース回路５により発生するＩＮＴ３割込み処理も上記
ＩＮＴ１割込み処理と同様に処理される。
【００２９】上記実施例では各割込み処理中に他の割込
み禁止時間を一定として処理する場合について説明した
が、図７に示すように通信内容に応じて上記割込み禁止
時間可変設定する構成であっても良い。
み禁止時間を一定として処理する場合について説明した
が、図７に示すように通信内容に応じて上記割込み禁止
時間可変設定する構成であっても良い。
【００３０】図７は本発明に係るプリンタにおける他の
第１割込み処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(10)は各ステップを示す。
第１割込み処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(10)は各ステップを示す。
【００３１】先ず、最初に多重に割込みが発生しないよ
うにＣＰＵ２の割込みを禁止し(1)、第２（セントロニ
クス）インタフェース回路４と第３（ＳＣＳＩ）インタ
フェース回路５に対して通信の禁止を示すそれぞれの内
部レジスタを設定する。
うにＣＰＵ２の割込みを禁止し(1)、第２（セントロニ
クス）インタフェース回路４と第３（ＳＣＳＩ）インタ
フェース回路５に対して通信の禁止を示すそれぞれの内
部レジスタを設定する。
【００３２】そして、通信および印字動作を行い(2) 、
ＲＳー２３２Ｃの通信が終了したら(3) 、最後に送られ
てきた文字コードが改ページかどうかを判定して(4) 、
ＹＥＳ、すなわちその文字コードが改ページのように印
刷命令であったら、図１に示すタイマ１の設定値を２秒
に設定し(5) 、その他の文字コードであればタイマ１の
設定値を５秒に設定する(6) 。次いで、タイマ１のカウ
ントを開始し(7) 、再度ＲＳー２３２Ｃの通信を開始し
たかどうかを判定し(8) 、ＹＥＳならばステップ(2) に
戻って、通信および印字動作を繰り返し、ＮＯならばキ
ャリー信号ＣＡＲＲＹがカウンタ４０４から出力された
かどうかを判定し(9) 、ＮＯならばステップ(8) に戻
り、ＹＥＳならば、すなわち設定した時間が経過してタ
イマ１からキャリー信号ＣＡＲＲＹがＯＮされていれば
第２インタフェース回路４，第３インタフェース回路５
内にある通信の禁止を示すそれぞれの内部レジスタを解
除し、ＣＰＵ２の割込み禁止も解除して(10)、割込みプ
ログラムを終了する。なお、第２インタフェース回路４
により発生するＩＮＴ２割込み処理および第３インタフ
ェース回路５により発生するＩＮＴ３割込み処理も上記
ＩＮＴ１割込み処理と同様に処理される。
ＲＳー２３２Ｃの通信が終了したら(3) 、最後に送られ
てきた文字コードが改ページかどうかを判定して(4) 、
ＹＥＳ、すなわちその文字コードが改ページのように印
刷命令であったら、図１に示すタイマ１の設定値を２秒
に設定し(5) 、その他の文字コードであればタイマ１の
設定値を５秒に設定する(6) 。次いで、タイマ１のカウ
ントを開始し(7) 、再度ＲＳー２３２Ｃの通信を開始し
たかどうかを判定し(8) 、ＹＥＳならばステップ(2) に
戻って、通信および印字動作を繰り返し、ＮＯならばキ
ャリー信号ＣＡＲＲＹがカウンタ４０４から出力された
かどうかを判定し(9) 、ＮＯならばステップ(8) に戻
り、ＹＥＳならば、すなわち設定した時間が経過してタ
イマ１からキャリー信号ＣＡＲＲＹがＯＮされていれば
第２インタフェース回路４，第３インタフェース回路５
内にある通信の禁止を示すそれぞれの内部レジスタを解
除し、ＣＰＵ２の割込み禁止も解除して(10)、割込みプ
ログラムを終了する。なお、第２インタフェース回路４
により発生するＩＮＴ２割込み処理および第３インタフ
ェース回路５により発生するＩＮＴ３割込み処理も上記
ＩＮＴ１割込み処理と同様に処理される。
【００３３】
【発明の効果】以上説明したように、本発明は外部機器
と通信しながら印字するためのデータを受信する複数の
インタフェースと、各インタフェースの１つからのデー
タ入力発生に基づいて残る他のインタフェースとの通信
を個別的に禁止する禁止手段と、各インタフェースから
のデータ入力終了から所定の経過時間をカウントするカ
ウント手段と、このカウント手段のカウント終了まで禁
止手段の解除を制限する制限手段とを有するので、外部
機器との通信が間欠状態にある場合でも所定時間他のイ
ンタフェースとの通信要求を有効に禁止させることが可
能となり、各インタフェースを介して受信する入力デー
タを混在することなく連続して印字処理でき、印刷部の
混在出力を防止できる。
と通信しながら印字するためのデータを受信する複数の
インタフェースと、各インタフェースの１つからのデー
タ入力発生に基づいて残る他のインタフェースとの通信
を個別的に禁止する禁止手段と、各インタフェースから
のデータ入力終了から所定の経過時間をカウントするカ
ウント手段と、このカウント手段のカウント終了まで禁
止手段の解除を制限する制限手段とを有するので、外部
機器との通信が間欠状態にある場合でも所定時間他のイ
ンタフェースとの通信要求を有効に禁止させることが可
能となり、各インタフェースを介して受信する入力デー
タを混在することなく連続して印字処理でき、印刷部の
混在出力を防止できる。
【００３４】また、各インタフェースの１つからのデー
タ入力終了コードを判定してカウント手段がカウントす
る経過時間を可変設定する設定手段を設けたので、他の
インタフェースからの入力を禁止する時間を可変でき、
禁止時間を固定する場合に比べてスルプットの低下を防
止できる。
タ入力終了コードを判定してカウント手段がカウントす
る経過時間を可変設定する設定手段を設けたので、他の
インタフェースからの入力を禁止する時間を可変でき、
禁止時間を固定する場合に比べてスルプットの低下を防
止できる。
【００３５】従って、複数のインタフェースを介して受
信するデータを効率よく、かつ混在なく処理できる等の
効果を奏する。
信するデータを効率よく、かつ混在なく処理できる等の
効果を奏する。
【図１】本発明の一実施例を示すプリンタのインタフェ
ース系を示すブロック図である。
ース系を示すブロック図である。
【図２】図１に示した第１インタフェース回路の詳細構
成を説明するブロック図である。
成を説明するブロック図である。
【図３】図１に示した第２インタフェース回路の詳細構
成を説明するブロック図である。
成を説明するブロック図である。
【図４】図１に示した第３インタフェース回路の詳細構
成を説明するブロック図である。
成を説明するブロック図である。
【図５】図１に示したタイマの詳細構成を説明するブロ
ック図である。
ック図である。
【図６】本発明に係るプリンタにおける第１割込み処理
手順の一例を示すフローチャートである。
手順の一例を示すフローチャートである。
【図７】本発明に係るプリンタにおける他の第１割込み
処理手順の一例を示すフローチャートである。
処理手順の一例を示すフローチャートである。
【図８】従来のプリンタにおけるホストコンピュータと
のインタフェース構成を説明するブロック図である。
のインタフェース構成を説明するブロック図である。
１ タイマ
２ ＣＰＵ
３ 第１インタフェース回路
４ 第２インタフェース回路
５ 第３インタフェース回路
１１ 第１ケーブル
１２ 第２ケーブル
１３ 第３ケーブル
１４ ホストコンピュータ
１５ ホストコンピュータ
１６ ホストコンピュータ
Claims (2)
- 【請求項１】外部機器と通信しながら印字するためのデ
ータを受信する複数のインタフェースと、各インタフェ
ースの１つからのデータ入力発生に基づいて残る他のイ
ンタフェースとの通信を個別的に禁止する禁止手段と、
各インタフェースからのデータ入力終了から所定の経過
時間をカウントするカウント手段と、このカウント手段
のカウント終了まで前記禁止手段の解除を制限する制限
手段とを有することを特徴とするプリンタ。 - 【請求項２】各インタフェースの１つからのデータ入力
終了コードを判定してカウント手段がカウントする経過
時間を可変設定する設定手段を具備したことを特徴とす
る請求項１記載のプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20362491A JP3210364B2 (ja) | 1991-07-19 | 1991-07-19 | 印刷装置および印刷装置のデータ受信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20362491A JP3210364B2 (ja) | 1991-07-19 | 1991-07-19 | 印刷装置および印刷装置のデータ受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527925A true JPH0527925A (ja) | 1993-02-05 |
| JP3210364B2 JP3210364B2 (ja) | 2001-09-17 |
Family
ID=16477128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20362491A Expired - Fee Related JP3210364B2 (ja) | 1991-07-19 | 1991-07-19 | 印刷装置および印刷装置のデータ受信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210364B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07230371A (ja) * | 1993-12-24 | 1995-08-29 | Mitsubishi Electric Corp | プリンタ装置 |
| JPH11149357A (ja) * | 1997-11-18 | 1999-06-02 | Minolta Co Ltd | ネットワークプリンタおよびその印刷ジョブ管理方法 |
| US7533200B2 (en) | 2004-12-21 | 2009-05-12 | Canon Kabushiki Kaisha | Printer, processing method, program, and storage medium |
| JP2010058522A (ja) * | 2009-12-14 | 2010-03-18 | Ricoh Co Ltd | 印刷装置、印刷方法、印刷プログラム及び記録媒体 |
-
1991
- 1991-07-19 JP JP20362491A patent/JP3210364B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07230371A (ja) * | 1993-12-24 | 1995-08-29 | Mitsubishi Electric Corp | プリンタ装置 |
| JPH11149357A (ja) * | 1997-11-18 | 1999-06-02 | Minolta Co Ltd | ネットワークプリンタおよびその印刷ジョブ管理方法 |
| US7533200B2 (en) | 2004-12-21 | 2009-05-12 | Canon Kabushiki Kaisha | Printer, processing method, program, and storage medium |
| JP2010058522A (ja) * | 2009-12-14 | 2010-03-18 | Ricoh Co Ltd | 印刷装置、印刷方法、印刷プログラム及び記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3210364B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138184A (en) | System for parallel port with direct memory access controller for developing signal to indicate packet available and receiving signal that packet has been accepted | |
| JP2587909B2 (ja) | データ転送方法 | |
| EP1225514A2 (en) | bidirectional parallel signal interface | |
| JPH0527925A (ja) | プリンタ | |
| US6772238B2 (en) | Parallel port with direct memory access capabilities | |
| KR100975333B1 (ko) | 데이터 전송장치, 요구 발생장치 및 요구 발생방법 | |
| US20040190048A1 (en) | Image forming device and method | |
| JP2000148663A (ja) | Ｄｍａ装置及び同装置を用いた画像形成装置 | |
| KR100228893B1 (ko) | 센트로닉스 인터페이스 장치 및 방법 | |
| JP2005182505A (ja) | データ転送制御装置および画像形成装置 | |
| JP2004181769A (ja) | 印刷装置 | |
| JP4671357B2 (ja) | 画像転送方法，装置および画像形成装置 | |
| JP3016314B2 (ja) | ページプリンタ | |
| JPH0958064A (ja) | 端末装置 | |
| JP2009064342A (ja) | データ転送システム | |
| JPH04284530A (ja) | 印刷装置 | |
| JPH0467224A (ja) | 情報処理装置 | |
| JPH0615884A (ja) | プリンタ | |
| JP2003233582A (ja) | データ処理用半導体装置、データ転送装置、画像形成装置及びデータ転送方法 | |
| JP2004199402A (ja) | Ｕｓｂデバイスコントローラ | |
| JPH09153968A (ja) | 画像処理システム | |
| JPH03158924A (ja) | プリンタ制御装置 | |
| JP2004054504A (ja) | 印字制御装置 | |
| JP2005182156A (ja) | 画像転送装置及び画像転送方法 | |
| JPS6029861A (ja) | 周辺装置インタ−フエイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |