KR100228471B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100228471B1
KR100228471B1 KR1019960005478A KR19960005478A KR100228471B1 KR 100228471 B1 KR100228471 B1 KR 100228471B1 KR 1019960005478 A KR1019960005478 A KR 1019960005478A KR 19960005478 A KR19960005478 A KR 19960005478A KR 100228471 B1 KR100228471 B1 KR 100228471B1
Authority
KR
South Korea
Prior art keywords
line
power
power supply
sense amplifier
lines
Prior art date
Application number
KR1019960005478A
Other languages
English (en)
Other versions
KR970003196A (ko
Inventor
도시야 우찌다
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970003196A publication Critical patent/KR970003196A/ko
Application granted granted Critical
Publication of KR100228471B1 publication Critical patent/KR100228471B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

신호선 사이에 전원선을 배선해서되는 반도체장치, 예를 들면, 센스앰프(감지증폭기)의 선택을 행하기 위한 컬럼선택신호선 사이에, 센스앰프구동회로에 전원전압을 공급하기 위한 전원선을 배선해서되는 DRAM에 관하여, 고전위측전원선과의 먼지에 의한 단락으로 불량하게되는 컬럼선택신호선의 발생확률을 줄여서 수율의 향상을 도모한다.
센스앰프구동회로에 전원전압 VCC을 공급하는 전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 전원선을, 컬럼선택신호선에 끼워서 동일전위의 전원선이 2개 연속하여 배선되도록 반복하여 배선한다.

Description

반도체 장치
제1도는 본 발명의 제1실시예의 요부를 도시한 개략적 평면도.
제2도는 제1도에 도시된 X-X선에 따른 단면 중, 컬럼선택신호선과 센스앰프(감지증폭기)구동회로에 전원전압을 공급하는 전원선의 단면만을 도시한 개략적 단면도.
제3도는 센스앰프구동회로에 고전위측전원전압을 공급하는 고전위측전원선과 먼지에 의해 단락될 가능성이 있는 컬럼선택신호선을 설명하기 위한 개략적 단면도.
제4도는 본 발명의 제2실시예의 요부를 도시한 개략적 평면도.
제5도는 제4도에 도시된 Z-Z선에 따른 단면 중, 컬럼선택신호선과 센스앰프구동회로에 전원전압을 공급하는 전원선의 단면만을 도시한 개략적 단면도.
제6도는 센스앰프구동회로에 고전위측전원전압을 공급하는 고전위측전원선과 먼지에 의해 단락될 가능성이 있는 컬럼선택신호선을 설명하기 위한 개략적 단면도.
제7도는 본 발명의 제3실시예의 요부를 도시한 개략적 단면도.
제8도는 본 발명의 제4실시예의 요부를 도시한 개략적 단면도.
제9도는 종래의 DRAM의 일예의 요부를 도시한 개략적 평면도.
제10도는 제9도에 도시된 Y-Y선에 따른 단면 중, 컬럼선택신호선과 센스앰프구동회로에 전원전압을 공급하는 전원선의 단면만을 도시한 개략적 단면도.
본 발명은, 컬럼마다 설치되어있는 센스앰프의 선택을 행하기 위한 컬럼선택신호선 사이에, 센스앰프(감지증폭기)를 구동하는 센스앰프구동회로에 전원전압을 공급하기 위한 전원선을 배선하여서 되는 다이나믹·랜덤·액세스·메모리(이하, 'DRAM'이라 함)등, 신호선사이에 전원선을 배선하는 부분을 가지는 반도체장치에 관한 것이다.
근년에, DRAM에 있어서는, 대용량화에 수반하여, 하나의 로우·어드레스로 액세스되는 메모리셀의 수가 증가되어있고, 이 때문에, 1개의 RAS액세스(행액세스)로 충방전 되는 비트선의 구가 증가하고, 이에 의한 비트선의 충방전시간의 지연이 고속화를 도모하는데 방해가 되고 있다.
여기에 예를 들면, 로우·어드레스에 대응하여 선택, 활성화되는 메모리셀 영역, 이른바, 셀·블록을 세분화하는 경우에는, 1개의 로우·어드레스로 액세스되는 메모리셀의 수를 줄이고, 1개의 RAS액세스로 충방전하지 않으면 안되는 비트선의 수를 줄일 수 있으나, 이와 같이 하는 경우에는, 칩·사이즈의 증가를 초래하여, 가격상승이라는 불합리성을 초래하게 된다.
그리하여, 비트선의 용량을 충방전하는 센스앰프를 구동하는 센스앰프구동회로에 높은 구동능력이 요구되게 된다. 특히, 센스앰프구동회로에서 센스앰프에 대하여 센스앰프구동전압을 공급하는 센스앰프구동전압선의 저항을 작게 하는 것이 필요하게 된다.
이 대책으로서, 근년에, 센스앰프구동회로를 셀·어레이 사이에 배치하여 센스앰프에 가까이에 분산함으로써, 센스앰프구동전압선을 짧게 하고, 센스앰프구동전압선의 저항을 작게 하도록 한 DRAM이 제안되어 있다.
이와 같은 DRAM에 있어서는, 컬럼마다 설치되어있는 센스앰프의 선택을 행하기 위한 컬럼선택신호선과, 센스앰프구동회로에 전원전압을 공급하는 전원선이, 셀·어레이상의 동일의 배선층에 평행으로 배선되게 됨으로써, 이들 컬럼선택신호선과, 센스앰프구동회로에 전원전압을 공급하는 전원선과의 먼지에 의한 단락이 문제로 된다.
제9도는, 센스앰프구동회로를 셀·어레이 사이에 배치하여 센스앰프의 가까이에 분산함으로써, 센스앰프구동전압선을 짧게 하고, 센스앰프구동전압선의 저항을 작게 하도록 한 종래의 DRAM의 일예의 요부를 도시한 개략적 평면도이다.
제9도 중, 1은 칩본체, 2-12-8, 3-13-9, 4-1, 4-2, 5-1, 5-2는 메모리셀을 배열하여서 되는 셀·블록, 6-16-4, 7-17-4, 8-1, 9-1은 센스앰프를 배열하여서 되는 센스앰프열이다.
또, 10-110-8, 11-111-8, 12-1, 12-2, 13-1, 13-2는 로우·어드레스신호를 디코더로서, 로우·어드레스에 대응하는 워드선의 선택을 하는 로우·디코더이다.
또, 1417은 컬럼·어드레스신호를 디코더로서, 컬럼마다 설치되어 있는 센스앰프의 선택을 행하기 위한 컬럼선택신호를 출력하는 컬럼·디코더이다.
또, 18-118-4, 19-119-4, 20-120-4, 21-121-4는 센스앰프를 선택하기 위한 컬럼·게이트에 컬럼선택신호를 전송하는 컬럼선택신호이다.
또, 22는 고전위측의 전원전압 VCC용의 패드, 23, 24, 25, 26, 27-1, 27-2, 28-1, 28-2, 29-1, 29-2, 30-1, 30-2는 전원전압 VCC를 공급하기 위한 VCC전원선 이 다.
특히, VCC전원선 27-1, 27-2, 28-1, 28-2, 29-1, 29-2, 30-1, 30-2는, 센스앰프구동회로에 전원전압 VCC를 공급하기 위한 것이다.
또, 31은 저전위측의 전원전압 VSS용의 패드, 32, 33, 34, 35, 36-1, 36-2, 37-1, 37-2, 38-1, 38-2, 39-1, 39-2는 전원전압 VSS를 공급하기 위한 VSS전원선 이 다.
특히, VSS전원선 36-1, 36-2, 37-1, 37-2, 38-1, 38-2, 39-1, 39-2는, 센스엠프구동회로에 전원전압 VSS를 공급하기 위한 것이다.
제10도는, 제9도에 도시된 종래의 DRAM이 가치고 있는 문제점을 설명하기 위한 도이고, 제9도에 도시된 Y-Y선에 따른 단면 중, 컬럼선택신호선 18-118-4, VCC전원선 27-1, 27-2 및 VSS전원선 36-1, 36-2의 단면만을 도시한 개략적 단면도이다.
이와 같이, 제9도에 도시된 종래의 DRAM은, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선을, 컬럼선택신호선에 끼워서, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선이 1개씩 교대로 배선되도록 평행으로 배선하였다.
이 때문에, 제10도에 도시된 바와 같이, 예를 들면 2개의 배선에 크기 A의 먼지가 존재하는 경우에는, 컬럼선택신호선 18-1과, VCC전원선 27-1과의 사이등, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이나, 컬럼선택신호선 18-4와, VSS전원선 36-2와의 사이등, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과의 사이에서 단락이 발생될 가능성이 있다.
또, 3개의 배선에 걸치는 크기 B의 먼지가 존재하는 경우에는, VSS전원선 36-1과, 컬럼선택신호선 18-3과, VCC전원선 27-2와의 사이등, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과, 컬럼선택신호선이, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이에서 단락이 발생될 가능성이 있다.
여기에, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과의 사이에서 먼지에 의한 단락이 발생한 경우에는, 대기(standby)시, 컬럼선택신호선은 접지전압 VSS에 있으므로, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS 전원선과의 사이에는 전류가 흐르지 않는다.
그러나, 컬럼선택신호건과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC 전원선과의 사이에서 먼지로 단락이 발생한 경우에는, 대기시, 전원전압 VCC를 공급하는 VCC전원선에서 컬럼선택신호선에 전류가 흘러버린다.
또, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이에서 먼지에 의한 단락이 발생한 경우에 있어서도, 대기 시, 전원전압 VCC를 공급하는 VCC전원선에서 컬럼선택신호선에 전류가 흘러버린다.
여기에, 규격 상, 대기 시에 허용되는 전류값은 매우 작은 값으로 되어 있으므로, 단락의 정도가 매우 작은 경우이더라도, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이의 먼지에 의한 단락과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원전과의 사이의 먼지에 의한 단락이 발생한 경우에는, 대기 시, 불량이 되어버리는 가능성이 극히 높다.
또, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS 전원선과의 사이에서 먼지에 의한 단락이 발생한 경우에 있어서, 그 단락의 정도가 심하면, 액티브(active)시, 그 컬럼선택신호선을 고레벨로 할 수 없는 경우가 생각될 수 있다.
그러나, 그 경우는, 대응하는 컬럼을 용장컬럼에 치환하여 대용하는 것이 가능하고, 컬럼선택신호선과, 센스앰스구동회로에 전원전압 VSS를 공급하는 VSS 전원선과의 사이에 먼지에 의한 단락은, 구체적으로는 문제가 거의 없다.
이에 대하여, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC 전원선과의 사이에서 먼지에 의한 단락이 발생한 경우에 있어서, 그 단락의 정도가 심한 경우에는, 비록, 불량의 컬럼선택신호선에 선택되는 컬럼을 용장컬럼에 치환하였다고 하더라도, 불량한 컬럼선택신호선은 항시 선택된 상태에 있고, 액티브 시, 다른 컬럼이 선택된 경우에는, 다중선택이 발생될 가능성이 극히 높다.
또, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이에서 먼지에 의한 단락이 발생한 경우에 있어서도, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 사이의 단락의정도가 심한 경우에는, 비록, 불량한 컬럼선택신호선에 선택되는 컬럼을 용장컬럼에 치환하였다고 하더라도, 불량한 컬럼선택신호선은 항시 선택의 상태에 있고, 액티브 시, 다른 컬럼이 선택된 경우에는, 다중선택이 발생될 가능성이 극히 높다.
본 발명은, 이런 점에 비추어, 먼지에 의해 배선사이의 단락에 의한 불량발생율을 저감화하고, 수율의 향상을 도모할 수 있도록 한 반도체장치를 제공하는 것을 목적으로 한다.
본 발명은, 복수의 신호선, 제1전압레벨에 전원을 공급하기 위한 복수의 제1전원선, 및 제2전압레벨에 전원을 공급하기 위한 복수의 제2전원선을 구비하되, 신호선의 한쪽의 제1전원선과 다른쪽의 또 다른 제1전원선에 의해 측면에 배치된 신호선과, 제1전원선에 의해 측면에 배치된 상기 신호선과 다르고, 신호선의 한쪽의 제2전원선과 다른 쪽의 또 다른 제2전원선에 의해 측면에 배치된 신호선에 의해서, 상기 신호선, 상기 제1전원선, 및 상기 제2전원선이 평행하게 연장되어 배치되도록 구성된 반도체 장치에 관한 것이다.
본 발명에 있어서는, 신호선을 끼워서 동일전위의 전원선이 복수개 연속하도록, 고전위측전원선과, 저전위측전원선과의 사이의 먼지에 의한 단락의 발생확률을 낮게 할 수가 있다.
이하, 제1도제8도를 참조하여, 본 발명의 제1실시예제4실시예에 대하여, 본 발명을 DRAM에 적용한 경우를 예로 하여 설명한다. 또, 제1도 및 제4도에 있어서, 제9도에 대응하는 부분에는 동일부호를 붙여, 그 중복설명은 생략한다.
[제1실시예(제1도제3도)]
제1도는 본 발명의 제1실시예의 요부를 도시한 개략적 평면도, 제2도는 제1도에 도시된 X-X선에 따른 단면 중, 컬럼선택신호선 18-118-4, VCC전원선 27-1, 27-2 및 VSS전원선 36-1, 36-2의 단면만을 도시한 개략적 단면도이다.
즉, 본 발명의 제1실시예는, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선을, 컬럼선택신호선에 끼워서 동일전위의 전원선이 2개 연속하여 배선되도록 반복하여 배선하고, 그 외에 대해서는, 제9도에 도시된 종래의 DRAM과 마찬가지로 구성한 것이다.
제3도는 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 먼지로 단락될 가능성이 있는 컬럼선택신호선을 설명하기 위한 개략적 단면도이고, 제3(a)도는 본 발명의 제1실시예의 경우를 설명하기 위한 개략적 단면도, 제3(b)도는 제9도에 도시된 종래의 DRAM의 경우를 설명하기 위한 개략적 단면도이다.
여기에, 2개의 배선에 걸치는 크기 A의 먼지가 존재하는 경우, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선을 단락하는 가능성이 있는 컬럼선택신호선은, 본 발명의 제1실시예의 경우에는, 제3(a)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3의 3개이고, 제9도에 도시된 종래의 DRAM의 경우에는, 제3(a)도에 도시된 범위와 동일범위의 제3(b)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4의 4개이다.
또, 3개의 배선에 걸치는 크기 B의 먼지가 존재하는 경우, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 단락하는 가능성이 있는 컬럼선택신호선은, 본 발명의 제1실시예의 경우에는, 제3(a)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3의 3개이고, 제9도에 도시된 종래의 DRAM의 경우에는, 제3(a)도에 도시된 범위와 동일범위의 제3(b)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4의 4개이다.
이와 같이, 상기 제1실시예에 의하면, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 먼지로 단락하여 불량하게되는 컬럼선택신호의 발생확률을 낮게 할 수 있으므로, 수율의 향상을 도모할 수가 있다.
그 위에, 도시는 생략하나, 5개의 배선에 걸치는 먼지가 존재하는 경우에는, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 단락에 의해서 불량하게되는 선택신호선이 발생될 확률은, 이 제1실시예의 경우와 제9도에 도시된 종래의 DRAM의 경우가 동일하게 되므로, 이 점을 개선한 것이 다음에 설명하는 제2실시예이다.
[제2실시예(제4도제6도)]
제4도는 본 발명의 제2실시예의 요부를 도시한 개략적 평면도, 제5도는 제4도에 도시한 Z-Z에 따른 단면 중, 컬럼선택신호선 18-118-6, VCC전원선 27-127-3과 VSS전원선 36-136-3의 단면만을 도시한 개략적 단면도이다.
즉, 본 발명의 제2실시예는, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선을, 컬럼선택신호선에 끼워서 동일전위의 전원선이 3개 연속하여 배선되도록 반복하여 배선하고, 그 외에 대해서는, 제9도에 도시된 종래의 DRAM과 마찬가지로 구성한 것이다.
제6도는 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 먼지에 의해서 단락하는 가능성이 있는 컬럼선택신호선을 설명하기 위한 개략적 단면도이고, 제6(a)도는 본 발명의 제2실시예의 경우를 설명하기 위한 개략적 단면도, 제6(b)도는 제9도에 도시된 종래의 DRAM의 경우를 설명하기 위한 개략적 단면도이다.
여기에, 2개의 배선에 걸치는 크기 A의 먼지가 존재하는 경우, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 단락될 가능성이 있는 컬럼선택신호선은, 본 발명의 제2실시예의 경우에는, 제6(a)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4의 4개이고, 제9도에 도시된 종래의 DRAM의 경우에는, 제6(a)도에 도시된 범위와 동일범위의 제6(b)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4, 18-5, 18-6의 6개이다.
또, 3개의 배선에 걸치는 크기 B의 먼지가 존재하는 경우, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 단락하는 가능성이 있는 컬럼선택신호선은, 본 발명의 제2실시예의 경우에는, 제6(a)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4의 4개이고, 제9도에 도시된 DRAM의 경우에는, 제6(a)도에 도시된 범위와 동일범위의 제6(b)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4, 18-5, 18-6의 6개이다.
또, 5개의 배선에 걸치는 크기 C의 먼지가 존재하는 경우, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 단락될 가능성이 있는 컬럼선택신호선은, 본 발명의 제2실시예의 경우에는, 제6(a)도에 도시된 범위에서는, 컬럼-선택신호선 18-1, 18-2, 18-3, 18-4, 18-5의 5개이고, 제9도에 도시된 종래의 DRAM의 경우에는, 제6(a)도에 도시된 범위와 동일범위의 제6(b)도에 도시된 범위에서는, 컬럼선택신호선 18-1, 18-2, 18-3, 18-4, 18-5, 18-6의 6개이다.
이와 같이, 이 제2실시예에 의하면, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과 먼지에 의해 단락하여 불량하게되는 컬럼선택신호선의 발생확률을 제1실시예의 경우보다 더 낮게 할 수 있으므로, 제1실시예보다도, 수율의 향상을 도모할 수가 있다.
그 위에, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과의 반복주기가 넓을수록, 큰 먼지에 의해 불량하게 되는 컬럼선택신호선의 발생확률을 낮출 수가 있다.
[제3실시예(제7도)]
제7도는 본 발명의 제3실시예의 요부를 도시한 개략적 단면도이고, 본 발명의 제3실시예는, 컬럼선택신호선 18-1과 VCC전원선 27-1과의 간격등, 컬럼선택신호선과 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과의 간격 LA를, 컬럼선택신호선 18-3과 VSS전원선 36-1과의 간격등, 컬럼선택신호선과 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과의 간격 LB보다 넓고, 그 외에 대해서는, 제1도에 도시된 본 발명의 제1실시예와 마찬가지로 구성한 것이다.
이 제3실시예에 의하면, 컬럼선택신호선과, 센스앰프구동회로에 전원전압VCC를 공급하는 VCC전원선과의 사이의 먼지에 의한 단락을 제1실시예의 경우보다 더 줄일 수 있으므로, 제1실시예보다도, 수율의 향상을 도모할 수가 있다.
[제4실시예(제8도)]
제8도는 본 발명의 제4실시예의 요부를 도시한 개략적 단면도이고, 본 발명의 제3실시예는, VSS전원선 36-1, 36-2등, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선의 선폭 LC를, VCC전원선 27-1, 27-2등, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선의 선폭 LD보다 넓게 하여, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선의 저항을 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선의 저항보다 작게 하고, 그 외에 대해서는, 제4도에 도시된 제2실시예와 마찬가지로 구성한 것이다.
이 제4실시예에 의하면, VCC전원선 27-2와, 컬럼선택신호선 18-3과, VSS전원선 36-1과의 사이에 먼지에 의한 단락이 발생한 경우등, 센스앰프구동회로에 전원전압 VCC를 공급하는 VCC전원선과, 컬럼선택신호선과, 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선과의 사이에 먼지에 의한 단락이 발생한 경우에, 컬럼선택신호선의, 전위를 센스앰프구동회로에 전원전압 VSS를 공급하는 VSS전원선 가까이로 할 수가 있고, 불량한 컬럼선택신호선이 항시 선택상태로 되어 버리는 것을 방지 할 수 있으므로, 제2실시예보다도, 수율의 향상을 도모할 수가 있다.
이상과 같이, 본 발명에 의하면, 신호선을 끼워서 동일전위의 전원선이 복수개 연속하도록, 고전위측전원선과, 저전위측전원선을 반복하여 배선함으로써, 신호선과, 고전위측전원선과의 사이의 먼지에 의한 단락의 발생확률을 낮게 하고, 먼지에 의해 배선사이의 단락으로 인한 불량발생확률을 낮게 할 수 있으므로, 수율의 향상을 도모할 수가 있다.

Claims (8)

  1. 복수의 신호선(18-118-4,19-119-4,20-120-4,21-121-4), 제1전압레벨로 전원을 공급하기 위한 복수의 제1전원선(27-1,27-2,28-1,28-2,29-1,29-2,30-1,30-2), 및 제2전압레벨로 전원을 공급하기 위한 복수의 제2전원선(36-1,36-2,37-1,37-2,38-1,38-2)을 구비하되, 신호선은 그 한쪽의 제1전원선과 다른 쪽의 또 다른 제1전원선에 의해 횡방향으로 배치되고, 상기 제1전원선에 의해 횡방향으로 배치되는 상기 신호선과 다른 신호선은 그 한쪽의 제2전원선과 다른쪽의 또 다른 제2전원선에 의해 횡방향으로 배치되도록, 상기 신호선, 상기 제1전원선, 및 상기 제2전원선을 평행하게 연장하여 배치한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 장치는 상기 신호선과 상기 제1전원선이 제1영역 내에 복수회 번갈아 배치되도록 반도체 칩 상에 규정되는 제1영역을 포함하고, 상기 반도체 칩은 상기 신호선과 상기 제2전원선이 복수회로 번갈아 배치되는, 상기 제1영역과 다른 제2영역으로 더 규정되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1전원선과 이 제1전원선에 의해 횡방향으로 배치된 상기 신호선은 첫 번째로 상호 분할하여 배치되어 있고, 상기 제2전원선과 이 제2전원선에 의해 횡방향으로 배치된 상기 신호선은 두 번째로 상호 분할하여 배치되어 있고, 상기 제1전원선과 상기 신호선사이의 거리인 제1거리(LA)가 상기 제2전원선과 상기 신호선과의 거리인데 2 거리(LB)보다 넓은 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1전원선의 각각은 제1폭(LD)을 갖고, 상기 제2전원선의 각각은 제2폭(LC)을 갖되, 상기 제1폭이 상기 제2폭보다 작은 것을 특징으로 하는 반도체 장치.
  5. 메모리셀이 로우와 컬럼으로 배열되는 메모리셀 어레이, 상기 메모리셀의 컬럼에 각각 대응하는 복수의 감지증폭기, 컬럼방향으로 각각 연장되어 대응하는 감지증폭기에 제1전압레벨로 전원을 공급하기 위한 복수의 제1전원선, 상기 컬럼방향으로 각각 연장되어 대응하는 감지증폭기에 제2전압레벨로 전원을 공급하기 위한 복수의 제2전원선, 및 대응하는 감지증폭기에 상기 컬럼방향으로 각각 연장되어, 상기 감지증폭기를 선택하도록 제어신호를 전송하기 위한 복수의 제1선을 구비하되, 제어선이 그 한쪽의 제1전원선과 다른쪽의 또 다른 제1전원선에 의해 횡방향으로 배치되고, 상기 제1전원선에 의해 횡방향으로 배치되는 상기 제어선과 다른 제어선이 그 한쪽의 제2전원선과 다른 한쪽의 또 다른 제2전원선에 의해 횡방향으로 배치되도록, 상기 제어선, 상기 제1전원선 및 상기 제2전원선을 배치한 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 반도체 장치는, 상기 제어선과 상기 제1전원선이 제1영역 내에 복수회로 번갈아 배치되도록 반도체 칩 상에 규정되는 제1영역을 포함하고, 상기 반도체 칩은 상기 제어선과 상기 제2전원선이 복수회로 번갈아 배치되는, 상기 제1영역과 다른 제2영역으로 더 규정되는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 제1전원선과 이 제1전원선에 의해 횡방향으로 배치되는 상기 제어선은 첫 번째로 상호 분할하여 배치되어 있고, 상기 제2전원선과 이 제2전원선에 의해 횡방향으로 인접되는 상기 제어선은 두 번째로 상호 분할하여 배치되어 있고, 상기 제1전원선과 상기 제어선사이의 거리인 제1거리가 상기 제2전원선과 상기 제어선 사이의 거리인 제2거리보다 넓은 것을 특징으로 하는 반도체 장치.
  8. 제5항에 있어서, 상기 제1전원선의 각각은 제1폭을 갖고, 상기 제2전원선의 각각은 제2폭을 갖되, 상기 제1폭이 상기 제2폭보다 작은 것을 특징으로 하는 반도체 장치.
KR1019960005478A 1995-06-16 1996-03-02 반도체 장치 KR100228471B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-150033 1995-06-16
JP15003395A JP3296142B2 (ja) 1995-06-16 1995-06-16 半導体メモリ

Publications (2)

Publication Number Publication Date
KR970003196A KR970003196A (ko) 1997-01-28
KR100228471B1 true KR100228471B1 (ko) 1999-11-01

Family

ID=15488037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005478A KR100228471B1 (ko) 1995-06-16 1996-03-02 반도체 장치

Country Status (3)

Country Link
US (1) US5598363A (ko)
JP (1) JP3296142B2 (ko)
KR (1) KR100228471B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
JP3013773B2 (ja) * 1996-03-22 2000-02-28 日本電気株式会社 半導体装置
JPH10125793A (ja) * 1996-10-24 1998-05-15 Toshiba Corp 低消費電力集積回路装置
KR100258345B1 (ko) * 1996-11-28 2000-06-01 윤종용 파워라인의 배치구조를 개선한 반도체 메모리 장치
JP4907967B2 (ja) * 2005-12-01 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4954161B2 (ja) * 2008-08-20 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7952229B2 (en) * 2009-02-26 2011-05-31 Himax Technologies Limited Power distribution system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040144A (en) * 1989-11-28 1991-08-13 Motorola, Inc. Integrated circuit with improved power supply distribution
KR940003410B1 (ko) * 1991-08-01 1994-04-21 삼성전자 주식회사 망사 구조의 전원선을 가지는 반도체 메모리 장치
US5260892A (en) * 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure

Also Published As

Publication number Publication date
JPH098241A (ja) 1997-01-10
KR970003196A (ko) 1997-01-28
US5598363A (en) 1997-01-28
JP3296142B2 (ja) 2002-06-24

Similar Documents

Publication Publication Date Title
US6674675B2 (en) Semiconductor device with flexible redundancy system
KR0179361B1 (ko) 비휘발성 메모리 어레이
US7038925B1 (en) Static semiconductor memory device having T-type bit line structure
US5933387A (en) Divided word line architecture for embedded memories using multiple metal layers
US5097440A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
KR100254069B1 (ko) 반도체 기억 장치
US5299161A (en) Method and device for improving performance of a parallel write test of a semiconductor memory device
US8477556B2 (en) Memory architecture having multiple partial wordline drivers and contacted and feed-through bitlines
US5677887A (en) Semiconductor memory device having a large storage capacity and a high speed operation
US6392942B2 (en) Semiconductor memory device having a multi-layer interconnection structure suitable for merging with logic
JPH1040682A (ja) 半導体記憶装置
KR100228471B1 (ko) 반도체 장치
US4780851A (en) Semiconductor memory device having improved redundant structure
EP0213835B1 (en) Semiconductor memory device
US5046049A (en) Method of flash write for testing a RAM
USRE36236E (en) Semiconductor memory device
US6479851B1 (en) Memory device with divided bit-line architecture
US4584674A (en) Semiconductor memory device with improved memory arrangement
KR100299948B1 (ko) 반도체집적회로장치
KR100292640B1 (ko) 계층적비트라인구조를갖는메모리회로
US4990999A (en) Semiconductor memory device using high-density and high-speed MOS elements
KR20060023867A (ko) 반도체 메모리 장치 및 이 장치의 신호 라인 배치 방법
KR100200760B1 (ko) 비트라인 센스 앰프 및 센스 드라이버 배치방법
KR100353655B1 (ko) 반도체기억장치
US6678194B2 (en) Sense amplifier arrangement for semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 17

EXPY Expiration of term