KR100227270B1 - 내장된 반도체 메모리 장치 - Google Patents

내장된 반도체 메모리 장치 Download PDF

Info

Publication number
KR100227270B1
KR100227270B1 KR1019970010750A KR19970010750A KR100227270B1 KR 100227270 B1 KR100227270 B1 KR 100227270B1 KR 1019970010750 A KR1019970010750 A KR 1019970010750A KR 19970010750 A KR19970010750 A KR 19970010750A KR 100227270 B1 KR100227270 B1 KR 100227270B1
Authority
KR
South Korea
Prior art keywords
data
output
input
line pair
memory device
Prior art date
Application number
KR1019970010750A
Other languages
English (en)
Other versions
KR19980074780A (ko
Inventor
곽진석
경계현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970010750A priority Critical patent/KR100227270B1/ko
Publication of KR19980074780A publication Critical patent/KR19980074780A/ko
Application granted granted Critical
Publication of KR100227270B1 publication Critical patent/KR100227270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치를 공개한다. 그 장치는 열 선택신호에 응답하여 비트선쌍과 데이타 입출력선쌍사이의 데이타의 전송을 제어하기 위한 열 선택 트랜지스터, 상기 데이타 입출력선쌍으로 부터의 데이타를 센스 인에이블 신호에 응답하여 증폭하여 데이타 출력선으로 전송하기 위한 센스 증폭기, 상기 데이타 출력선으로 부터의 데이타를 래치하여 데이타 출력핀으로 출력하기 위한 데이타 출력래치, 및 데이타 입력핀으로 부터의 데이타를 래치하여 데이타 선쌍으로 전송하기 위한 데이타 입력래치, 상기 데이타 선쌍으로 부터의 데이타를 구동하여 상기 데이타 입출력선쌍으로 전송하기 위한 라이트 드라이버로 구성되어 있다. 따라서, 리드동작후에 바로 라이트 동작을 수행하더라도 데이타 리드 통로와 데이타 라이트 통로를 별도로 구분하여 동작하기 때문에 데이타의 충돌이 발생하지 않는다.

Description

내장된 반도체 메모리 장치
본 발명은 내장된 반도체 메모리 장치에 관한 것으로, 리드후의 라이트, 라이트후의 리드동작을 고속으로 수행할 수 있는 내장된 반도체 메모리 장치에 관한 것이다.
내장된 반도체 메모리 장치는 메모리 장치와 로직 부분이 함께 하나의 칩으로 구성된 장치로서 메모리 장치의 동작속도가 칩 전체의 성능을 결정하는 중요한 요소가 된다. 내장된 반도체 메모리 장치에서는 칩 내에 메모리 장치를 제어하기 위한 제어회로가 내장되어 있다.
내장된 반도체 메모리 장치가 아닌 종래의 일반적인 반도체 메모리 장치는 칩의 핀 수 및 레이아웃이 면적을 줄이기 위하여 데이타 입/출력 핀이 공유하고 또한 입/출력 선에서 데이타 선까지 공유하고 있었다. 그러나, 종래의 반도체 메모리 장치의 데이타 전송 방법을 내장된 반도체 메모리 장치에 그대로 적용할 경우에 내부 로직과의 데이타 교환이 느려서 고속의 내장된 반도체 메모리 장치가 되지 못한다. 특히 내장된 반도체 메모리 장치의 내부에 비동기식 동적 반도체 메모리 장치가 아닌 동기식 반도체 메모리 장치가 사용될 경우에는 더욱 더 심각한 성능상의 저하를 초래할 수 있는데 그 이유는 페이지 모드에서 리드, 라이트 동작을 수행할 경우에 리드-라이트, 라이트-리드 등의 동작이 시간 지연없이 동작하지 못하게 되면 비동기식 동적 반도체 메모리 장치와는 달리 사이클 타임의 배수에 해당하는 시간이 더 소요되기 때문이다.
내장된 반도체 메모리 장치로서 동기식 동적 반도체 메모리 장치가 사용될 경우에 입/출력 단자가 공유되어 있으면 리드-라이트 동작을 수행할 때 리드 명령 수행 후 열 어드레스 스트로우브 신호의 대기 이후에 리드 명령에 대한 데이타가 출력되므로 버스 다툼(bus contention)의 문제때문에 바로 라이트를 수행할 수 없고 따라서 리드-라이트를 시간지연없이 수행할 수 없다. 또한, 입/출력 데이타 통로가 공유되어 있으면 데이타 선의 부하가 커지므로 라이트-리드를 시간 지연없이 고속으로 수행하기 어렵게 된다.
도1은 종래의 내장된 반도체 메모리 장치의 블럭도로서, 비트선쌍(BL, BLB)으로 부터의 데이타를 저장하고 출력하기 위한 메모리 셀(100), 열 선택선(CSL)신호에 응답하여 입/출력선쌍(IO, IOB)으로 부터의 데이타를 비트선쌍(BL, BLB)으로 전송하고 비트선쌍(BL, BLB)으로 부터의 데이타를 데이타 입/출력선쌍(IO, IOB)으로 전송하기 위한 NMOS트랜지스터들로 구성된 열 선택 트랜지스터들(10), 데이타 입/출력단자(DQ)로 부터의 데이타를 래치하기 위한 데이타 입력 래치(40), 입력 래치(40)로 부터의 래치된 데이타를 데이타 선쌍(DB, DBB)을 통하여 데이타 입/출력선쌍(IO, IOB)으로 출력하기 위한 라이트 드라이버(20), 데이타 입/출력선쌍(IO, IOB)으로 부터의 데이타를 입력하여 증폭하여 데이타 선쌍(DB, DBB)으로 출력하기 위한 센스 증폭기(30), 및 데이타 선쌍(DB, DBB)으로 부터의 데이타를 래치하여 데이타 입/출력단자(DQ)로 출력하기 위한 데이타 출력 래치(50)로 구성되어 있다.
도2는 도1에 나타낸 회로의 동작을 설명하기 위한 타이밍도로서, 열 어드레스 스트로우브 신호(CAS) 대기주기가 2이고, 버스트 길이(burst length)는 1인 경우의 타이밍도이다.
먼저, 내장된 반도체 메모리 장치의 제어회로로 부터 리드 명령 및 열 어드레스를 받아들이면 리드 열 선택선(CSL)이 활성화되고 비트선쌍(BL, BLB)의 데이타가 데이타 입출력선쌍(IO, IOB)으로 각각 전달된다. 그리고 입출력 센스 증폭기 인에이블 신호가 활성화되면 센스 증폭기(30)는 입출력선쌍(IO, IOB)으로 부터의 데이타를 데이타선쌍(DB, DBB)으로 전달한다. 이 신호는 데이타 출력 래치(50)에 의해서 래치되어 출력된다. 즉, 리드 명령 신호에 응답하여 데이타가 데이타 버스 선쌍(DB, DBB)으로 전송되어 데이타 입출력핀(DQ)을 통하여 출력되는데는 CAS대기주기만큼 즉, 2사이클 타임이 소요된다. 이와같은 리드 명령후에 바로 라이트 명령이 인가되어 데이타 입출력핀(DQ)를 통하여 데이타 입력신호(Din)가 인가되면 데이타 입력 래치(40)를 이 신호를 래치하여 데이타 버스선쌍(DB, DBB)으로 전송한다. 그런데 이때, 데이타 버스선쌍(DB, DBB)에서 입력 데이타와 출력 데이타의 충돌이 발생하게 된다. 그것은 리드 동작이 2사이클 만큼 지연되어 데이타 입출력핀을 통하여 출력되기 때문에 리드 명령후에 바로 라이트 명령이 주어지게 되면 데이타 버스선쌍(DB, DBB)이 리드와 라이트시에 공유되어 사용되기 때문에 이 데이타 버스선쌍에서 리드 데이타와 라이트 데이타의 충돌이 발생하게 된다. 그래서, 데이타의 충돌로 인해 입출력 데이타의 오류가 발생하게 된다. 그래서, 종래의 내장된 반도체 메모리 장치는 리드후에 바로 라이트동작을 수행할 수 없었고 이것이 반도체 메모리 장치의 고속동작을 저해하는 요인이 되었다. 또한, 입출력 데이타 통로가 공유되어 있으므로 데이타선의 부하가 커져 리드후의 라이트동작 및 라이트후의 리드동작을 고속으로 수행하기가 어려웠다.
본 발명의 목적은 리드후의 라이트, 라이트후의 리드동작을 클럭지연없이 고속으로 수행할 수 있는 내장된 반도체 메모리 장치를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 내장된 반도체 메모리 장치는 열 선택신호에 응답하여 비트선쌍과 데이타 입출력선쌍사이의 데이타의 전송을 제어하기 위한 열 선택 트랜지스터, 상기 데이타 입출력선쌍으로 부터의 데이타를 센스 인에이블 신호에 응답하여 증폭하여 데이타 출력선으로 전송하기 위한 센스 증폭기, 상기 데이타 출력선으로 부터의 데이타를 래치하여 데이타 출력핀으로 출력하기 위한 데이타 출력래치, 및 데이타 입력핀으로 부터의 데이타를 래치하여 데이타 선쌍으로 전송하기 위한 데이타 입력래치, 상기 데이타 선쌍으로 부터의 데이타를 구동하여 상기 데이타 입출력선쌍으로 전송하기 위한 라이트 드라이버를 구비한 것을 특징으로 한다.
도1은 종래의 내장된 반도체 메모리 장치의 블럭도이다.
도2는 도1에 나타낸 장치의 리드후의 라이트동작을 설명하기 위한 동작 타이밍도이다.
도3는 본 발명의 내장된 반도체 메모리 장치의 블럭도이다.
도4는 도3에 나타낸 장치의 리드후의 라이트동작을 설명하기 위한 동작 타이밍도이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 내장된 반도체 메모리 장치를 설명하면 다음과 같다.
도3은 본 발명의 내장된 반도체 메모리 장치의 블럭도로서, 비트선쌍(BL, BLB)으로 부터의 데이타를 저장하고 출력하기 위한 메모리 셀(100), 열 선택선(CSL)신호에 응답하여 입/출력선쌍(IO, IOB)으로 부터의 데이타를 비트선쌍(BL, BLB)으로 전송하고 비트선쌍(BL, BLB)으로 부터의 데이타를 데이타 입/출력선쌍(IO, IOB)으로 전송하기 위한 NMOS트랜지스터들로 구성된 열 선택 트랜지스터들(10), 데이타 입력단자(DQI)로 부터의 데이타 입력신호(Din)를 래치하기 위한 데이타 입력 래치(40), 입력 래치(40)로 부터의 래치된 데이타를 데이타 선쌍(DB, DBB)을 통하여 데이타 입/출력선쌍(IO, IOB)으로 출력하기 위한 라이트 드라이버(60), 데이타 입/출력선쌍(IO, IOB)으로 부터의 데이타를 입력하여 증폭하여 데이타 출력선(FDO)으로 출력하기 위한 센스 증폭기(90), 및 데이타 출력선(FDO)으로 부터의 데이타를 래치하여 데이타 출력신호(Dout)를 데이타 출력단자(DQO)로 출력하기 위한 데이타 출력 래치(90)로 구성되어 있다.
도4는 도3에 나타낸 회로의 동작을 설명하기 위한 타이밍도로서, 열 어드레스 스트로우브 신호(CAS) 대기주기가 2이고, 버스트 길이(burst length)는 1인 경우의 타이밍도이다.
먼저, 내장된 반도체 메모리 장치의 제어회로로 부터 리드 명령 및 열 어드레스를 받아들이면 리드 열 선택선(CSL)이 활성화되고 열 선택 트랜지스터들(10)이 온되면 비트선쌍(BL, BLB)의 데이타가 데이타 입출력선쌍(IO, IOB)으로 각각 전달된다. 그리고 입출력 센스 증폭기 인에이블 신호가 활성화되면 센스 증폭기(70)는 입출력선쌍(IO, IOB)으로 부터의 데이타를 증폭하여 데이타 출력선(FDO)으로 전달한다. 이 신호는 데이타 출력 래치(90)에 의해서 래치되어 이 래치된 데이타 출력신호(Dout)는 데이타 출력핀(DQO)을 통하여 출력된다. 즉, 리드 명령 신호에 응답하여 데이타가 데이타 버스 선쌍(DB, DBB)으로 전송되어 데이타 입출력핀(DQ)을 통하여 출력되는데는 CAS대기주기만큼 즉, 2사이클 타임이 소요된다. 이와같은 리드 명령후에 바로 라이트 명령이 인가되어 데이타 입력핀(DQI)를 통하여 데이타 입력신호(Din)가 인가되면 데이타 입력 래치(80)는 이 신호를 래치하여 데이타 버스선쌍(DB, DBB)으로 전송한다. 라이트 드라이버(60)는 데이타 버스선쌍(DB, DBB)에 전송된 데이타를 데이타 입출력선쌍(IO, IOB)으로 각각 전송한다. 그리고 라이트 열 선택선(CSL)이 활성화되어 열 선택 트랜지스터들(10)이 온되고 데이타 입출력선쌍(IO, IOB)으로 전송된 데이타가 비트선쌍(BL, BLB)으로 전송되어 메모리 셀(100)에 데이타가 라이트된다. 즉, 본 발명에서는 데이타 입출력선 및 입출력핀을 분리함에 의해 리드 데이타 통로와 라이트 데이타 통로가 서로 분리되기 때문에 데이타의 충돌이 발생할 염려가 없다.
도3에 나타낸 실시예에서는 메모리 셀 하나에 대한 것만을 도시하였지만, 복수개의 메모리 셀 어레이들이 존재하는 경우에도 적용될 수 있다. 즉, 복수개의 메모리 셀 어레이들의 입출력선쌍들에 본 발명의 라이트 드라이버(60), 센스 증폭기(70), 데이타 입/출력 래치들(80, 90)을 각각 연결함에 의해서 구현될 수 있다.
본 발명의 내장된 반도체 메모리 장치는 리드동작후에 바로 라이트 동작을 수행하더라도 데이타 리드 통로와 데이타 라이트 통로를 별도로 구분하여 동작하기 때문에 데이타의 충돌이 발생하지 않는다. 따라서, 내장된 반도체 메모리 장치의 고속동작이 가능하다.

Claims (1)

  1. 열 선택신호에 응답하여 비트선쌍과 데이타 입출력선쌍사이의 데이타의 전송을 제어하기 위한 열 선택 트랜지스터; 상기 데이타 입출력선쌍으로 부터의 데이타를 센스 인에이블 신호에 응답하여 증폭하여 데이타 출력선으로 전송하기 위한 센스 증폭기; 상기 데이타 출력선으로 부터의 데이타를 래치하여 데이타 출력핀으로 출력하기 위한 데이타 출력래치; 및 데이타 입력핀으로 부터의 데이타를 래치하여 데이타 선쌍으로 전송하기 위한 데이타 입력래치; 상기 데이타 선쌍으로 부터의 데이타를 구동하여 상기 데이타 입출력선쌍으로 전송하기 위한 라이트 드라이버를 구비한 것을 특징으로 하는 반도체 메모리 장치.
KR1019970010750A 1997-03-27 1997-03-27 내장된 반도체 메모리 장치 KR100227270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970010750A KR100227270B1 (ko) 1997-03-27 1997-03-27 내장된 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970010750A KR100227270B1 (ko) 1997-03-27 1997-03-27 내장된 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR19980074780A KR19980074780A (ko) 1998-11-05
KR100227270B1 true KR100227270B1 (ko) 1999-11-01

Family

ID=19500956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010750A KR100227270B1 (ko) 1997-03-27 1997-03-27 내장된 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100227270B1 (ko)

Also Published As

Publication number Publication date
KR19980074780A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100253564B1 (ko) 고속 동작용 싱크로노스 디램
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR0154586B1 (ko) 반도체 기억장치
KR100266528B1 (ko) 반도체메모리디바이스
KR100260851B1 (ko) 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치
JPH09320261A (ja) 半導体記憶装置および制御信号発生回路
KR100537199B1 (ko) 동기식 메모리 소자
KR0164359B1 (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR100303923B1 (ko) 싱크로너스디램에서의멀티뱅크테스트장치
GB2371663A (en) Semiconductor memory device
KR100352162B1 (ko) 반도체 기억장치와 그 제조방법
KR100438779B1 (ko) 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치
KR100227270B1 (ko) 내장된 반도체 메모리 장치
US5229965A (en) Serial accessible semiconductor memory device
KR100564603B1 (ko) 센스 앰프 회로 및 센스 앰프 회로의 데이터 독출 및 기입방법
US6859400B2 (en) Semiconductor memory device
KR100368117B1 (ko) 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로
US20190355410A1 (en) Half-Width, Double Pumped Data Path
KR100321952B1 (ko) 반도체 기억 장치
KR100842743B1 (ko) 고집적 반도체 장치
KR19990083389A (ko) 반도체집적회로
KR101601366B1 (ko) 반도체 기억 장치
KR100439046B1 (ko) 반도체 소자의 오토프리차지회로
KR100804152B1 (ko) 반도체 장치
JPH07326189A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee