KR100213213B1 - 화학 기계적 연마를 이용한 평탄화 방법 - Google Patents
화학 기계적 연마를 이용한 평탄화 방법 Download PDFInfo
- Publication number
- KR100213213B1 KR100213213B1 KR1019960039860A KR19960039860A KR100213213B1 KR 100213213 B1 KR100213213 B1 KR 100213213B1 KR 1019960039860 A KR1019960039860 A KR 1019960039860A KR 19960039860 A KR19960039860 A KR 19960039860A KR 100213213 B1 KR100213213 B1 KR 100213213B1
- Authority
- KR
- South Korea
- Prior art keywords
- chemical mechanical
- mechanical polishing
- layer
- planarization
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Abstract
화학 기계적 연마를 이용한 상호 인접 층간의 평탄화 방법에 관하여 개시한다. 이는 반도체 기판 상의 소정의 영역에 형성된 단차를 평탄화 하는 방법에 있어서, 단차가 형성된 영역 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 연마저지층을 형성하는 단계와, 상기 연마저지층의 상부에 식각마스크층을 형성하는 단계와, 1차 화학 기계적 연마 공정을 진행하여 상기 식각마스크층의 일부를 제거하는 단계와, 상기 제거되지 않은 식각마스크층을 이용하여 식각을 진행하여 연마저지층 및 절연막의 일부를 식각하는 단계와, 상기의 결과물 상에 2차 화학 기계적 연마 공정을 진행하여 전체적인 평탄화를 달성하는 단계로 이루어져 있는 것을 특징으로 하고 있다. 따라서, 본 발명에 따르면 반도체 장치의 평탄화 공정에 있어서 디싱(Dishing)을 방지하면서 화학기계적 연마를 이용하여 전체적인 평탄화를 달성할 수 있는 반도체 장치의 제조 방법을 실현할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 반도체 장치의 평탄화 공정에서 화학 기계적 연마를 이용하여 디싱(Dishing)을 방지하면서 전체적인 평탄화를 달성하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라, 이를 충족하기 위한 연구가 다각도에서 진행되어 왔으나, 특히, 다층 배선의 필요성이 점차 증대되었다. 다층 배선을 형성함에 있어서, 하부층의 배선과 상부층의 배선을 절연시키기 위한 층간 절연층의 역할은 대단히 중요하며, 이러한 층간 절연층의 평탄화는 후속으로 형성되는 상부층의 사진 공정에 있어서, 스텝퍼의 촛점심도에 영향을 주어서 마진이 좁아지는 원인이 되기 때문에 그 중요성이 더욱 강조되고 있다.
이러한 절연층을 평탄화 하기 위한 방법으로는 크게, 붕소와 인이 도핑된 실리케이트 글라스(Boro-Phosphor Silicate Glass: BPSG) 리플로우(Reflow) 방법, 스핀 온 글라스(Spin On Glass: 이하 SOG로 칭함.) 에치백(Etchback) 방법, 화학 기계적 연마 방법(Chemical Mechanical Polishing)등이 있다.
상기 BPSG 리플로우 방법은 반도체 기판 표면에 BPSG막을 적층한 후, 열처리하여 평탄화하는 방법이며, SOG 에치백 방법은 회로 패턴층이 형성된 절연층위에 SOG막을 추가로 도핑한 후, 에치백 하여 평탄도를 개선하는 방법이다. 하지만 SOG에 의한 평탄화는 글로벌(GLOBAL) 평탄화를 이루기 어렵고, 특히, 에치백 할 경우에 식각 선택비(Etch Selectivity) 차이에 의한 평탄도가 나빠지는 문제가 있다.
최근, 단차를 가진 반도체 기판을 연마 패드 위에 밀착시킨 후 연마제를 이용하여 반도체 기판을 연마함으로써 평탄화를 달성하는 방법인 화학 기계적 연마 공정을 통한 평탄화 방법이 제안된 바 있다. 이때, 연마제로는 화학적 식각 성분인 염기성 또는 산성 용액과 에칭 성분인 알루미나 또는 실리카를 혼합한 물질을 사용한다. 상기의 방법은 낮은 온도에서 전체적인 평탄화를 실시할 수 있다는 장점을 가지고 있기 때문에 반도체 소자 제조에 폭넓게 사용되고 있다. 그러나, 도전층간의 폭이 넓은 부분에서 디싱(Dishing: 평탄화 하고자 하는 층이 접시 모양으로 오목하게 튀어나오는 현상)이 심하게 발생하는 문제점이 있으며, 이러한 디싱 현상은 후속 공정에서 많은 어려움을 초래하고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 디싱(Dishing) 현상을 방지하면서 전체적인 평탄화를 달성할 수 있는 반도체 소자의 화학 기계적 연마를 이용한 평탄화 방법을 제공함에 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 의한 화학 기계적 연마를 이용한 평탄화의 공정을 설명하기 위한 단면도들이다.
도면의 주요 부분에 대한 부호 설명
100: 반도체 기판, 110 : 도전 패턴
120: 절연막 130: 보론나이트라이드막
140: 폴리실리콘막
상기의 기술적 과제를 달성하기 위하여 본 발명에 의한 화학 기계적 연마를 이용한 평탄화 방법은, 반도체 기판상의 소정의 영역에 형성된 단차를 평탄화 하는 방법에 있어서, 상기 단차가 형성된 영역 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 상기 절연막에 비하여 연마선택비(Polishing selectivity)가 작은 물질을 사용하여 연마저지층을 형성하는 단계와, 상기 연마저지층의 상부에 상기 절연막에 비하여 식각 선택비가 우수한 물질을 사용하여 식각마스크층을 형성하는 단계와, 1차 화학 기계적 연마공정을 진행하여 상기 식각마스크층의 일부를 제거하는 단계와, 상기 제거되지 않은 식각마스크층을 이용하여 식각을 진행하여 연마저지층 및 절연막의 일부를 이방성으로 식각하는 단계와, 상기의 결과물 상에 2차 화학기계적 연마공정을 진행하여 전체적인 평탄화를 달성하는 단계로 이루어진 것을 특징으로 하는 화학기계적 연마를 이용한 평탄화 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 기판 상의 소정의 영역에 형성된 단차는 상호 인접한 메탈과 절연막(Inter Metal Dielectrics)의 단차 또는 상호 인접한 층간의 절연막(Inter layer Dielectrics)의 단차인 것을 의미한다.
바람직하게는, 상기 절연막은 TEOS(Tetra Ethyl OrthoSilicate) 또는 USG(Undoped Silicate Glass)중에 어느 하나를 사용하는 것이 적합하다.
본 발명의 바람직한 실시예에 따르면, 상기의 연마저지층(Polishing Stopper Layer)은 보론나이트라이드(Boron Nitride), 카본나이트라이드(Carbon Nitride), SOG, 텅스텐(W), 질화막(SiN), 또는 폴리(Poly)중 선택된 하나를 사용하는 것이 적합하다.
본 발명의 바람직한 실시예에 따르면, 상기의 식각마스크층은 폴리실리콘, 텅스텐(W) 및 질화막(SiN)중 선택된 하나를 사용하는 것이 적합하다.
본 발명의 바람직한 실시예에 따르면, 상기의 1차 화학 기계적 연마 공정은, 식각마스크층을 선택적으로 연마할 때, 단차가 높은 영역의 식각마스크층은 제거되고 단차가 낮은 영역 및 V형의 골(Valley) 부위의 식각마스크층은 그대로 남아 있게 되는 것이 적합하다.
바람직하게는, 상기 제2 화학 기계적 연마 공정은 연마저지층을 이용하여 절연막상에 발생하는 디싱(Dishing)을 방지하는 역할을 한다.
본 발명에 따르면, 반도체 소자의 평탄화 방법에 있어서, 디싱(Dishing) 현상을 방지할 수 있는 화학 기계적 연마를 통한 평탄화 방법을 실현할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 4는 본 발명의 일 실시예에 의한 화학 기계적 연마를 이용한 평탄화의 공정을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(100)상에 도전물질로 구성된 도전 패턴(110)을 8000Å의 높이로 형성하고, 상기의 도전패턴에 의한 단차를 평탄화하기 위하여 비교적 단차에 의한 갭(Gap)을 채우는 능력이 우수한 O3-TEOS(Tetra Ethyl OrthoSilicate) 또는 USG(Undoped Silicate Glass)를 7000Å 두께로 형성하고, 이어서 그 상부에 플라즈마 방식으로 형성된 PE-TEOS막을 3000Å의 두께로 형성하여 절연막(120)을 완성한다. 다시 상기 절연막(120) 위에 연마저지층으로써의 역할을 할 수 있는 보론나이트라이드막(Boron Nitride Layer, 130)을 500Å의 두께로 증착하고, 상기 보론나이트라이드막(130) 상에 식각 마스크로써의 역할을 할 수 있는 폴리실리콘막(140)을 1500Å의 두께로 증착한다. 여기서, 단차를 형성하는 층으로써의 도전패턴(110)은 본 실시예에서는 도전패턴으로 한정하여 설명하지만, 이러한 단차의 의미는 상호 인접한 메탈과 절연막(Inter Metal Dielectrics)에 의해 형성된 단차는 물론이고, 상호 인접한 층간의 절연막(Inter layer Dielectrics)의 단차인 경우에도 동일하게 본 발명의 사상을 적용하여 평탄화를 달성할 수 있다.
도 2를 참조하면, 상기의 결과물 전면에 1차 화학 기계적 연마 공정을 진행하여 단차가 높은 영역의 폴리실리콘막을 제거하였을 때의 단면도이다. 여기서 단차가 높은 영역의 폴리실리콘막을 제거함으로써 단차가 낮은 영역 및 V자형의 골(Valley) 부위에 존재하는 폴리실리콘막(140a)은 후속 되는 식각 공정에서 식각마스크의 역할을 하게 되어 추가되는 마스크의 형성 공정이 없어도 이방성 식각을 진행할 수 있는 구조를 갖추게 된다.
도 3을 참조하면, 상기의 단차가 낯은 영역 및 V자형의 골(Valley) 부위에 존재하는 폴리실리콘(140a)을 식각 마스크로 상기의 절연막(120)에 대하여 전면 식각을 진행하였을 때의 단면도이다. 상기 식각의 결과로써 단차가 높은 영역의 하부에 존재했던 보론나이트라이드막(130)과 절연막(120)은 식각이 되어 제거되고, 단차가 낮은 영역 및 골(Valley) 부위의 하부에 존재하는 보론나이트라이드막(120) 및 절연막(120)은 그대로 남아 있게 된다. 여기서, 상기의 식각 마스크로써의 폴리실리콘막(140a)은 하부의 보론나이트라이드막과 절연막이 식각되는 동안에도 식각비의 차이로 인하여 식각이 되지 않는 물질로서, 폴리실리콘 대신에 텅스텐(W)이나 질화막(SiN)중에 선택된 하나를 사용하여도 동일한 효과를 얻을 수 있으며, 본 발명의 목적을 달성하는데 있어서 중요한 역할을 하게 된다. 상기의 식각이 진행되는 동안, 도전 패턴(110)은 식각 저지층으로서의 역할을 하게 된다.
도 4를 참조하면, 상기의 결과물 전면에 2차 화학 기계적 연마 공정을 진행하여 평탄화를 위하여 형성하였던 폴리실리콘막(140), 보론나이트라이드막(130) 절연막(120)을 순차적으로 제거하여 전체적인 평탄화를 달성하였을 때의 단면도이다. 이때 연마저지층으로써의 보론나이트라이드막(130)은 2차 화학 기계적 연마공정에서 절연막(120)에 비교하여 연마가 잘되지 않기 때문에 종래의 기술에 있어서의 문제점이었던 디싱(Dishing)을 효과적으로 방지할 수 있는 중요한 역할을 하며 본 발명의 목적을 달성하는 핵심사상이라고 할 수 있다. 여기서, 본 발명의 바람직한 실시예에는 상기 보론나이트라이드막(130)으로만 연마저지층을 설명하지만, 연마저지층은 이에 한정되지 않고 카본나이트라이드(Carbon Nitride), SOG(Spin on Glass), 텅스턴(W), 질화막(SiN), 폴리(Poly)중에 선택된 하나로 치환하여도 동일한 효과를 얻을 수 있다. 결국 본 발명에 의하면 폴리실리콘막(140)과 보론나이트라이드막(130) 및 절연막(120)이 갖는 식각선택비를 이용하여 전체적인 평탄화를 위한 준비 공정을 진행하고, 보론나이트라이드막(130)과 절연막(120)이 갖는 연마선택비를 이용하여 본 발명의 목적을 효과적으로 달성할 수 있게 된다. 상술한 바와 같이, 상기의 평탄화 방법은 상호 인접한 메탈과 절연막(Inter Metal Dielectrics)의 단차를 평탄화하는 방법과, 또는 상호 인접한 층간의 절연막(Inter layer Dielectrics)의 단차를 평탄화 방법으로 손쉽게 적용될 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 본 발명에 따르면 반도체 장치의 평탄화 공정에 있어서 디싱(Dishing)을 방지하면서 화학 기계적 연마를 이용하여 전체적인 평탄화를 달성할 수 있는 반도체 장치의 제조 방법을 실현할 수 있다.
Claims (7)
- 반도체 기판 상의 소정의 영역에 형성된 단차를 평탄화 하는 방법에 있어서,상기 단차가 형성된 영역상에 절연막을 형성하는 단계와,상기 절연막의 상부에 상기 절연막에 비하여 연마선택비(Polishing Selectivity)가 작은 물질을 사용하여 연마저지층을 형성하는 단계와,상기 연마저지층의 상부에 상기 절연막에 비하여 식각선택비가 우수한 물질을 사용하여 식각마스크층을 형성하는 단계와,1차 화학 기계적 연마 공정을 진행하여 상기 식각마스크층의 일부를 제거하는 단계와,상기 제거되지 않은 식각마스크층을 이용하여 식각을 진행하여 하부의 연마저지층 및 절연막의 일부를 이방성으로 식각하는 단계와,상기의 결과물 상에 2차 화학 기계적 연마 공정을 진행하여 전체적인 평탄화를 달성하는 단계로 이루어진 것을 특징으로 하는 화학기계적 연마를 이용한 평탄화 방법.
- 제1항에 있어서, 상기 반도체 기판 상의 소정의 영역에 형성된 단차는 상호 인접한 메탈과 절연막(Inter Metal Dielectrics)의 단차 또는 상호 인접한 층간의 절연막(Inter layer Dielectrics)의 단차인 것을 특징으로 하는 화학 기계적 연마를 이용한 평탄화 방법.
- 제1항에 있어서, 상기 절연막은 TEOS(Tetra Ethyl OrthoSilicate) 또는 USG(Undoped Silicate Glass)중에 하나를 사용하는 것을 특징으로 하는 화학 기계적 연마를 통한 평탄화 방법.
- 제1항에 있어서, 상기의 연마저지층(Polishing Stopper Layer)은 절연막에 비하여 연마선택비(Polishing Selectivity)가 작은 물질로써, 보론나이트라이드(Boron Nitride), 카본나이트라이드(Carbon Nitride), SOG(Spin On Glass), 텅스텐(W), 질화막(SiN) 또는 폴리실리콘막중에 선택된 하나를 사용하는 것을 특징으로 하는 화학 기계적 연마를 통한 평탄화 방법.
- 제1항에 있어서, 상기의 식각마스크층은 절연막에 비하여 식각선택비가 우수하며, 절연막이 식각되는 동안에 식각이 되지 않는 폴리실리콘, 텅스텐(W) 및 질화막(SiN)중 선택된 하나를 사용하는 것을 특징으로 하는 화학 기계적 연마를 통한 평탄화 방법.
- 제1항에 있어서, 상기의 1차 화학 기계적 연마 공정은 식각마스크층을 선택적으로 연마할 때, 단차가 높은 영역의 식각마스크층은 제거되고 단차가 낮은 영역 및 골(Valley) 부위의 식각마스크층은 그대로 남아있게 하는 것을 특징으로 하는 화학기계적 연마를 통한 평탄화 방법.
- 제1항에 있어서, 상기 제2 화학 기계적 연마 공정은 연마저지층을 이용하여 절연막상에 발생하는 디싱(Dishing)을 방지하는 것을 특징으로 하는 화학기계적 연마를 통한 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039860A KR100213213B1 (ko) | 1996-09-13 | 1996-09-13 | 화학 기계적 연마를 이용한 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039860A KR100213213B1 (ko) | 1996-09-13 | 1996-09-13 | 화학 기계적 연마를 이용한 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021118A KR19980021118A (ko) | 1998-06-25 |
| KR100213213B1 true KR100213213B1 (ko) | 1999-08-02 |
Family
ID=19473731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039860A KR100213213B1 (ko) | 1996-09-13 | 1996-09-13 | 화학 기계적 연마를 이용한 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213213B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855037A (zh) * | 2024-03-07 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
-
1996
- 1996-09-13 KR KR1019960039860A patent/KR100213213B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980021118A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343136B1 (ko) | 이중 연마저지층을 이용한 화학기계적 연마방법 | |
| US6200897B1 (en) | Method for manufacturing even dielectric layer | |
| KR100640628B1 (ko) | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 | |
| KR19990006403A (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| JPH0697302A (ja) | 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法 | |
| US6251788B1 (en) | Method of integrated circuit polishing without dishing effects | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| US6239017B1 (en) | Dual damascene CMP process with BPSG reflowed contact hole | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| KR100213213B1 (ko) | 화학 기계적 연마를 이용한 평탄화 방법 | |
| KR100268459B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR19980075804A (ko) | 반도체 장치의 평탄화 방법 | |
| KR100269334B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR20060071592A (ko) | 반도체 소자의 디싱 방지 방법 | |
| KR100642460B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100475536B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100207476B1 (ko) | 화학기계적 폴리싱에 의한 반도체 장치의 제조 방법 | |
| KR100224788B1 (ko) | 반도체 소자의 제조방법 | |
| KR100710804B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR0165358B1 (ko) | 반도체소자의 층간절연층 평탄화방법 | |
| KR100478481B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100234372B1 (ko) | 반도체장치의 절연막 평탄화 방법 | |
| KR100584496B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000033701A (ko) | 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |