KR100212012B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100212012B1 KR100212012B1 KR1019950017277A KR19950017277A KR100212012B1 KR 100212012 B1 KR100212012 B1 KR 100212012B1 KR 1019950017277 A KR1019950017277 A KR 1019950017277A KR 19950017277 A KR19950017277 A KR 19950017277A KR 100212012 B1 KR100212012 B1 KR 100212012B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- diffusion barrier
- forming
- aluminum
- barrier layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052786 argon Inorganic materials 0.000 claims abstract description 3
- 239000011261 inert gas Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 65
- 238000000151 deposition Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 238000005137 deposition process Methods 0.000 abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000009736 wetting Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 형성방법이 개시된다.
본 발명은 확산방지층으로 사용되는 시준된 티타늄 나이트라이드 증착공정조건을 조절하여 확산방지층의 표면 평활도를 개선시킴에 의해 콘택홀에서의 알루미늄 층덮힘을 개선할 수 있다.
시준된 티타늄 나이트라이드 증착공정의 조건은 반응압력을 3내지 6mTorr로하고, 직류 전력을 3내지 18KW로 하고, 반응온도를 200 내지 500로하고, 불활성 기체를 아르곤 10내지 25SCCM과 질소 60 내지 70SCCM으로 하고, 증착속도를 3 내지 15/sec로 한다.
따라서, 본 발명은 알루미늄의 층덮힘을 개선함에 의해 소자의 신뢰성을 향상시킬 수 있다.
Description
제1도는 종래의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2(a)도 및 제2(b)도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 절연층
13 : 점착층 14 : 확산방지층
15 : 젖음층 16 : 금속배선
20 : 콘택홀
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 확산방지층의 표면 평활도를 개선시킴에 의해 콘택홀에서의 알루미늄 층덮힘을 개선할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
소자간의 전기적 연결을 위한 금속배선 형성공정은 소자가 고집적화 되어감에 따라 콘택홀의 크기도 작아지고, 이에따라 콘택홀에서의 알루미늄 층덮힘이 악화되어 금속배선의 신뢰성 및 소자의 성는 향상 측면에서 문제점으로 대두되고 있다.
종래에는 금속배선 형성공정시 콘택홀에서의 층덮힘을 개선하기 위하여 다음과 같은 방법으로 알루미늄을 증착하였다. 알루미늄을 증착방법은 크게 3가지로 나눌수 있다.
첫번째 방법은 저온 또는 고온에서 한번의 공정으로 증착하는 방법이고, 두번째 방법은 50 내지 100의 저온에서 원하는 두께로 증착한 후, 이를 500 내지 600의 고온에서 리플로우(reflow)시켜 콘택홀을 매립하는 방법이고, 세번째 방법은 50 내지 100의 저온에서 원하는 두께의 일부만 증착한 후, 450 내지 600의 고온에서 나머지 두께를 증착하여 콘택홀을 매립하는 방법이다.
이와같이 알루미늄 자체의 증착방법은 많이 연구되어 있으나, 알루미늄 증착전에 형성되는 점착층(adhesion layer), 확산방지층(diffusion barrier layer) 및 젖음층(wetting layer)을 이용한 알루미늄 층덮힘 개선 방법은 거의 연구되고 있지 않다.
점착층과 젖음층을 주로 티타늄(Ti)으로 형성되고, 확산방지층은 주로 티타늄 나이트라이드(TiN)로 형성된다.
확산방지층으로 사용되는 티타늄 나이트라이드는 증착조건에 따라 표면 거칠기가 달라진다. 티타늄 나이트라이드의 표면의 거칠기는 알루미늄의 층덮힘에 영향을 미친다. 이를 제1도를 참조하여 설명하면 다음과 같다.
제1도는 종래의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
소자를 전기적으로 절연 및 보호하는 절연층(2)은 기판(1)상에 형성된다. 기판(1)은 접합부가 형성된 웨이퍼이거나 워드라인, 비트라인, 캐패시터등과 같은 도전층이다. 금속배선을 기판(1)과 전기적으로 연결하기 위하여 콘택 마스크를 사용한 식각공정으로 절연층(2)의 소정부분을 식각하여 기판(1)의 소정부분이 노출된 콘택홀을 형성하고, 콘택홀을 포함한 절연층(2)상에 타타늄을 증착하여 점착층(3)이 형성된다. 확산방지층(4)은 점차층(3)상에 티타늄 나이트라이드를 증착하여 형성된다. 젖음층(5)은 확산방지층상(4)에 티타늄을 증착하여 형성된다. 금속배선(6)은 젖음층(5)상에 알루미늄을 증착한 후, 금속배선 마스크를 사용한 식각공정으로 형성된다.
상기에서, 확산방지층(4)은 티타늄 나이트라이드의 증착조건을 고려하지 않고 통상의 방법으로 증착하기 때문에 표면이 거칠게 형성되므로, 이로인하여 확산방지층상(4)에 형성되는 젖음층(5)이 균일하게 형성되지 못한다. 따라서, 알루미늄의 층덮힘이 나빠 콘택홀내에 보이드(7)를 발생시켜 소자의 신뢰성을 저하시키는 문제가 있다.
따라서, 본 발명은 확산방지층으로 사용되는 티타늄 나이트라이드 증착공정조건을 조절하여 확산방지층의 표면 평활도를 개선시킴에 의해 콘택홀에서의 알루미늄의 층덮힘을 개선할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 금속배선 형성방법은 기판상에 소자를 전기적으로 절연 및 보호하는 절연층을 형성하고, 상기 절연층의 소정부분을 식각하여 상기 기판의 소정부분이 노출된 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 상기 절연층상에 티타늄을 증착하여 점착층을 형성하는 단계와, 상기 점착층상에 시준된 티타늄 나이트라이드를 증착하여 표면 평활도가 우수한 확산방지층을 형성하는 단계와, 상기 확산방지층상에 티타늄을 증착하여 젖음층을 형성하는 단계와, 상기 젖음층상에 알루미늄을 증착한 후, 금속배선 마스크를 사용한 식각공정으로 금속배선을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2(a)도 및 제2(b)도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제2(a)도를 참조하여, 소자를 전기적으로 절연 및 보호하는 절연층(12)은 기판(11)상에 형성된다. 기판(11)은 접합부가 형성된 웨이퍼이거나 워드라인, 비트라인, 캐패시터등과 같은 도전층이다. 금속배선을 기판(11)과 전기적으로 연결하기 위하여 콘택 마스크를 사용한 식각공정으로 절연층(12)의 소정부분을 식각하여 기판(11)의 소정부분이 노출된 콘택홀(20)을 형성하고, 콘택홀(20)을 포함한 절연층(12)상에 티타늄을 증착하여 점착층(13)이 형성된다. 확산방지층(14)은 점착층(13)상에 시준된(collimated) 티타늄 나이트라이드를 증착하여 형성된다.
상기에서 중요한 것은 확산방지층(14)의 표면을 얼마나 평활하게 형성하느냐 하는 것이다. 즉, 알루미늄 층덮힘은 확산방지층(14)의 표면이 평활할 수록 우수하기 때문이다.
시준된 티타늄 나이트라이드를 증착하는 공정조건은 다음과 같다.
반응실에 시준된 티타늄 나이트라이드가 증착될 웨이퍼를 장착시킨다. 이때 반응실의 기본 압력은 2.0 X10-8Torr이다. 증착공정을 실시하기 위하여, 반응압력은 3 내지 6mTorr로 하고, 직류 전력은 3 내지 18KW로 하고, 반응온도를 200 내지 500로하고, 불활성 기체를 아르곤 10 내지 25SCCN 과 질소 60 내지 70SCCM으로 하고, 증착속도를 3 내지 15/sec로 하여 시준된 티타늄 나이트라이드를 증착한다. 이러한 공정조건으로 시준된 티타늄 나이트라이드를 증착할 경우 표면의 거칠기가 평활화 된다.
제2(b)도를 참조하여, 젖음층(15)은 확산방지층(14)상에 티타늄을 증착하여 형성된다. 금속배선(16)은 젖음층(15)상에 알루미늄을 증착한 후, 금속배선 마스크를 사용한 식각공정으로 형성된다.
상기에서, 알루미늄 증착공정은 기존의 증착방법을 따른다. 확산방지층(4)은 티타늄 나이트라이드의 증착조건을 최적을 조건으로 하여 형성되기 때문에 표면이 평활하게 형성되므로, 이로인하여 확산방지층(14)상에 형성되는 젖음층(15)이 균일하게 형성된다. 따라서, 알루미늄의 층덮힘이 우수하여 콘택홀내에 보이드등과 같은 결함요인을 제거할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
상술한 바와같이 본 발명은 확산방지층으로 사용되는 시준된 티타늄 나이트라이드 증착공정조건을 조절하여 확산방지층의 표면 평활도를 개선시킴에 의해 콘택홀에서의 알루미늄 층덮힘을 개선할 수 있다.
따라서, 본 발명은 알루미늄의 층덮힘을 개선함에 의해 소자의 신뢰성을 향상시킬 수 있다.
Claims (1)
- 기판 상에 절연층을 형성하고, 상기 절연층의 선택된 부분을 식각하여 상기 기판의 선택된 영역이 노출되는 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함하는 전체 구조 상부에 티타늄을 이용한 점착층을 형성하는 단계와, 3~6mTorr의 반응압력, 3~18KW의 직류 전력, 200~500의 반응 온도, 10~25SCCN의 아르곤 가스와 60~70SCCM의 질소 가스로 된 불활성 가스 분위기에서 3~15/sec의 증착 속도로 시준된 티타늄 나이트라이드를 증착하여 상기 점착층 상부에 확산 방지층을 형성하는 단계와, 상기 확산 방지층 상부에 티타늄을 이용한 젖음층을 형성하는 단계와, 상기 젖음층 상부에 알루미늄을 증착한 후 금속배선 마스크를 이용한 식각 공정으로 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017277A KR100212012B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017277A KR100212012B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003663A KR970003663A (ko) | 1997-01-28 |
| KR100212012B1 true KR100212012B1 (ko) | 1999-08-02 |
Family
ID=19418162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017277A KR100212012B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100212012B1 (ko) |
-
1995
- 1995-06-24 KR KR1019950017277A patent/KR100212012B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003663A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
| KR20010048302A (ko) | 반도체소자의 컨택 형성방법 | |
| KR100212012B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| KR20000044851A (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100414745B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| AU608042B2 (en) | Chip contacts without oxide discontinuities | |
| KR100477819B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100219058B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100369352B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100396684B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR19990006108A (ko) | 베리어 금속 증착 방법 | |
| KR100250733B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100236071B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |