KR100210549B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100210549B1 KR100210549B1 KR1019950037464A KR19950037464A KR100210549B1 KR 100210549 B1 KR100210549 B1 KR 100210549B1 KR 1019950037464 A KR1019950037464 A KR 1019950037464A KR 19950037464 A KR19950037464 A KR 19950037464A KR 100210549 B1 KR100210549 B1 KR 100210549B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- protective insulating
- insulating film
- forming
- patterned
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 544
- 230000001681 protective effect Effects 0.000 claims abstract description 180
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 132
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 94
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 150000002500 ions Chemical class 0.000 claims abstract description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 193
- 238000000034 method Methods 0.000 claims description 57
- 238000000059 patterning Methods 0.000 claims description 34
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 230000000873 masking effect Effects 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 239000011651 chromium Substances 0.000 description 95
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 50
- -1 phosphorous ion Chemical class 0.000 description 24
- 229910052698 phosphorus Inorganic materials 0.000 description 22
- 239000011574 phosphorus Substances 0.000 description 22
- 239000011521 glass Substances 0.000 description 19
- 239000000243 solution Substances 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010306 acid treatment Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910017875 a-SiN Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Abstract
박막 트랜지스터를 제조하는 방법에서, 광 차폐 게이트 전극은 투명 절연 기판상에 형성된다. 게이트 절연막, 반도체막, 보호 절연막 및 포토레지스트막은 게이트 전극을 포함하는 기판상에 적층된다. 포토레지스트막은 게이트 전극에 자체 정렬하여 패턴화된다. 보호 절연막은 패턴화된 포토레지스트막을 마스크로 사용하여 등방 에칭됨으로써 경사부를 갖는다. 천연 산화물막을 제거하도록 반도체막의 표면에 세척된 후, 금속 실리사이드층이 패턴화된 보호 절연막에 자체 정렬하여 형성되도록 금속막이 적층된다. 패턴화된 보호 절연막으로부터 금속부들이 분리되는 방식으로 금속막은 패턴화된다. 그 후, 상기 패턴화된 보호 절연막하에 형성될 채널 영역으로부터 상기 금속 실리아드층을 분리하도록 소스 및 드레인 영역들을 형성함으로써, 상기 패턴화된 포토레지스트막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행하여, 상기 패턴화된 보호 절연막의 일부와 상기 금속 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시킨다.
Description
제1a 내지1 f도는 TFT의 제1종래 제조 방법의 TFT의 단면도.
제2a 내지 2e도는 TFT의 제2종래 제조 방법의 TFT의 단면도.
제3a 내지 3d도는 본 발명의 제1실시예에 따른 TFT의 제조 방법의 TFT의 단면도.
제4도는 상기 제1실시예에 따른 TFT의 제조 방법에서 제3d도의 A에 따른 TFT의 부분 확대 단면도.
제5a 내지 5d도는 본 발명의 제2실시예에 따른 TFT의 제조 방법의 TFT의 단면도.
제6도는 제2실시예에 따른 TFT의 제조 방법의 제5d도의 B에 따른 TFT의 부분 확대 단면도.
제7도는 보호 절연막 형성의 NH3유속 및 에칭 속도간의 관계를 도시한 그래프.
제8a 내지 8d도는 본 발명의 제3실시예에 따른 TFT의 제조 방법의 TFT의 단면도.
제9도는 상기 제3실시예에 따른 TFT의 제조 방법의 TFT의 부분 확대 단면도.
제10a 내지 10e도는 본 발명의 제4실시예에 따른 TFT의 제조 방법의 TFT의 단면도.
제11a 내지 11e도는 본 발명의 제5실시예에 따른 TFT의 제조 방법의 TFT의 단면도.
제12도는 종래의 제조 방법에 따라 제조된 TFT와 본 발명의 제조 방법에 따라 제조된 TFT의 게이트 전압-드레인 전류 특성을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리 기판(glass substrate)
2 : 게이트 전극(gate electrode)
3 : 게이트 절연막(gate insulating film)
4 : 반도체막(intrinsic semiconductor film)
5 : 보호 절연막(protection insulating film)
6 : 포토레지스트막(photoresist film)
8 : Cr 실리사이드층(Cr silicide layer)
9 : 소스 및 드레인 영역(source and drain region)
10 : 인 이온(phosphorous ion)
11 : n+-타입 비결정 실리콘막(n+-type amorphouse silicon film)
본 발명은 박막 트랜지스터(TFT)에 관한 것이며, 보다 구체적으로는, 안정된 실리사이드층이 채널 영역으로부터 이격되어 형성되는 박막 트랜지스터에 관한 것이다.
유리 기판과 같은 투명 절연 기판상에 실리콘으로 형성된 박막 트랜지스터(TFT)를 스위칭 소자로서 형성하는 기술이 액정 장치(LCD)의 활성 매트릭스 타입(active matrix type)에서 널리 사용된다. 더욱이, 대형 고해상도 LCD와 같은 고성능을 갖는 LCD의 연구 및 개발은 활발히 진행된다.
고성능 TFT를 실현하는 하나의 방법이 일본 공개 특허 공보(JP-A-평 3-4566)에서 개시되고, 여기에서 포토리소그래피(photo-lithography) 공정에서의 위치 정렬된 부하가 자체 정렬 기술(self-alignment technique)을 사용함으로써 제거되어 TFT의 채널 길이는 단축될 수 있고 기생 캐패시턴스는 감소될 수 있다. 제1a 내지 1f도는 종래의 제1TFT 제조 공정의 TFT의 횡단면도이다.
먼저, 제1a도에 도시한 바와 같이, 크롬(Cr)막의 게이트 전극(102)이 유리 기판(101)상에 선택적으로 형성된 후, 비결정 실리콘 질화물막(이하, a-SiN막)의 게이트 절연막(103)이 게이트 전극(102)을 포함하는 상기 기판의 표면상에 형성된다.
i-타입 비결정 실리콘막(이하, a-Si막)의 i-타입 반도체막(이하, i-층)(104)과, 보호 절연막 또는 낮은 에칭 속도를 갖는 a-SiN막의 채널 패시베이션막(channel passivation film)(105a)과, 보호 절연막(105a)의 에칭 속도보다 큰 에칭 속도를 갖는 a-SiN막의 보호 절연막(105b)이 플라즈마 CVD방법에 의해 게이트 절연막(105a)상에 순차적으로 적층된다.
이 경우, 하부 보호 절연막(105a)의 두께는 후에 실행될 이온 주입 공정의 불순물 이온의 투사 범위보다 작다. 한편, 상부 보호 절연막(105b)의 막두께는 불순물 이온의 투사 범위보다 충분히 크다. 계속하여, 포토레지스트막(106)의 포지티브 타입(positive type)은 보호 절연막(105b)상에 스핀 코팅된다.
그 후, 제1b도에 도시한 바와 같이, 포토레지스트막(106)은 게이트 전극(102)을 포토마스크로 사용하여 유리기판(101)의 후면으로부터의 광에 의해 노출된 후, 게이트 전극(102)과 함께 자체 정렬하여 패턴화된다.
그 후, 제1c도에 도시한 바와 같이, 보호 절연막들(105b,105a)은 상기 패턴화된 포토레지스트막(106)을 마스크로 사용하여 순차적으로 건식 에칭되고 패턴화된다.
그 후, 제1d도에 도시한 바와 같이, 상기 패턴화된 포토레지스트막(106)이 남아있는 상태에서, 상기 패턴화된 보호 절연막들(105a 및 105b)을 보호 절연막들(105a,105b)간의 에칭 속도차를 이용하여 습식 에칭함으로써, 상부 보호 절연막(105b)의 폭을 하부 보호 절연막(105a)의 폭보다 작게 한다.
그 후, 제1e도에 도시한 바와 같이, 상기 패턴화된 포토레지스트막(106)이 제거된 후, 인이온(110)은 보호 절연막들(105a,105b)을 마스크로 이용하여 이온 주입 방법에 의해 i-층(104)내에 주입된다. 결국, n+-층(111)은 1-층(104)내의 소스 및 드레인 영역으로 형성된다. 이 경우, 소스 및 드레인 영역은 상부 보호 절연막(105b)의 제거 또는 에칭에 의해 노출된 하부 보호 절연막(105a)의 일부의 아래로 i-층(104)부분을 확장시킨다.
그 후, 제1f도에 도시한 바와 같이, n+-층(111)상에 형성된 자연 산화물막(natural oxide film)이 희석된 불화수소산 용액(hydrofluoric acid)에 의해 제거된 직후, 크롬(Cr)막은 스퍼터링 방법(sputtering method)으로 n+-층(111)상에 형성된다. 이 때, Cr실리사이드층(108)은 Cr막 및 n+-층(111)간의 반응인 상호 확산(mutual diffusion)을 이용하여 인터페이스에서 형성된다. 계속하여, 비반응 Cr막의 일부가 선택적으로 에칭되어, 소스 및 드레인 전극이 남아있는 Cr막(119) 및 실리사이드층(108)으로 구성된다.
상기 설명에서 알 수 있듯이, Cr실리사이층(108)은 n+-층(111)에 매립된 형태로 형성된다. 따라서, i-층(104)의 채널 영역과 Cr실리사이드층(108)간의 직접 접촉에의해 야기되는 호올 차단 특성(hole blocking characteristic)의 저하는 억제될 수 있다.
그러나, 상기 종래의 예에서, 보호 절연막들(105a,105b)의 건식 에칭이 이방성(anisotropic)이므로, 상기 보호 절연막들(105a,105b)은 실리사이드층이 채널 영역과 직접 접촉하도록 과도하게 에치되지는 않는다. 더욱이, 댕글링 본드(dangling bonds)와 같은 다수의 결점들은 이온 주입후의 i-층(104)인 n+-층(111) 표면에도 발생된다. 그 결과, 자연 산화물막은 환경(atmosphere)내의 상기 표면에 매우 짧은 시간내에 형성된다. 자연산화물막이 n+-층(111) 및 Cr막간의 반응을 억제하는 경계층으로 작용하므로, Cr실리사이드층(108)은 고저항을 갖도록 형성되거나 완전히 형성되지는 않는다. 그 결과, TFT은 On 전류가 현저히 감소한다. 따라서, Cr막의 형성전에, 희석된 불화수소산 용액에 의해 자연 산화물이 제거됨과 동시에 i층 표면을 수소원자로 안정을 시키는 것이 필요하다.
그러나, 상기 방법에서도, 새로운 자연산화물막이 불화수소산 처리후 짧은 시간 동안 형성되는데, 왜냐하면 매우 많은 양의 결점이 n+-층(111)상에 존재한다. 그러므로, Cr막이 불화수소산 처리후 즉시 형성되야 하는, 컨스트레인트(constraint)는 제조 과정에서 남겨진다. 또한, 이온 주입에서 마스크로서 사용되는 보호 절연막(105a 및 105b)이 이온주입을 통해 손상되어 쉽게 에칭된다. 따라서, 보호 절연막(105a 및 105b) 폭이 n+-층(111), 즉, 불화수소산 처리시 채널 영역간의 폭보다 더 좁게 감소된다. 결과적으로, 연속 과정에서 형성된 Cr실리사이드층(108)이 i층(104)의 채널 영역과 직접적으로 접촉한다. 상기 문제가 종종 야기된다. 상기 문제는 TFT의 OFF전류를 현저하게 증가시키어 스위칭 소자로서 TFT의 On 및 OFF전류비가 적게 된다. 또한, 거기에는 다른 문제가 있는데, 그 다른 문제는 제조 과정에서 i층(104)을 얇게 하지 못하는 것인데 왜냐하면 보호 절연막(105a 및 105b)을 패턴화하는 건식 에칭 과정이 제조 과정에 들어가서, 낮은 i층(104)의 지나친 에칭이 피해질 수 없다.
상기 문제는 제조 과정의 재생산성 및 신뢰도 저하, 및 처리 마진 감소를 야기한다. 그러므로, 다른 제조 과정이 필요로 되어 TFT를 안정되게 제공한다.
나머지 제조 과정이 일본 특허 공개 공보(JP-A-평 5-211166)에 개시되고, 그것은 제1종래의 방법을 개선시킨 것이다. 제2a 내지 2e도는 TFT의 제2종래의 제조 방법 과정에서 TFT의 횡단면도이다.
우선, 제2a도에 도시했듯이, 크롬(cr)막의 게이트 전극(202)이 유리기판(201)상에 선택적으로 형성된 후 게이트 절연막(203), i층(204) 및 불화수소산에 고에칭 속도를 갖는 제1보호 절연막(214)이 플라즈마 CVD방법에 의해 게이트 전극(20)을 포함하는 유리기판(201) 표면상에 순차적으로 적층된다. 상기 경우에, 제1보호 절연막(214)은 나중에 실행되는 이온 주입시 불순물 이온의 투사된 범위보다 충분히 큰 막 두께를 갖는다. 다음에, 포토레지스트막(206)의 포지티브 형태는 제1보호 절연막(214)상에서 스핀 코팅된다. 연속해서, 포토레지스트막(206)이 게이트 전극(102)을 포토마스크로써 사용하는 유리기판(201)의 후면으로부터 광에 의해 노출된다.
상기 경우에, 포토레지스트막(206)의 패턴폭이 게이트 전극(202) 폭보다 더 좁게 제조되는 방법으로 후면 노출 시간 및 현상(development) 시간이 조절된다.
다음에, 제2b도에 도시했듯이, 제1보호 절연막(214)이 건식 에칭되고 패턴화된 포토레지스트막(206)을 마스크로써 사용해서 패턴화된다.
다음에, 제2c도에 도시했듯이, 패턴화된 포토레지스트막(206)이 제거된 후, 인(phosphorus) 이온(210)이 제1보호 절연막(214)을 마스크로써 사용하는 이온 주입 방법에 의해 i층(204)에서 주입된다. 결과적으로 n+층(111)이 소스 및 드레인 영역으로서 형성된다.
다음에, 제2d도에 도시했듯이, 이온 주입시 마스크로써 사용된 제1보호 절연막(214)이 불화수소산 용액에 의해 빨리 제거된 후, 불화수소산에 저에칭 속도를 갖는 제2보호 절연막(215)이 플라즈마 CVD방법을 다시 사용함으로써 n+-층(211)을 포함하는 표면상에 형성된다. 그후, 포토레지스트막(216)의 포지티브 형태는 제2보호 절연막(215)상에서 스핀 코팅되고, 게이트 전극(202)을 마스크로써 사용하는 유리기판(201)의 후면으로부터 노출되고, 게이트 전극(202)과 자체 정렬시켜 패턴화된다. 상기 과정에서, 포토레지스트막(216)의 패턴폭이 게이트 전극(202)의 패턴폭과 대략 같게 되는 방법으로 후면 노출 시간 및 현상 시간이 조절된다. 연속해서, 제2보호 절연막(25)이 패턴화된 포토레지스트막(216)을 마스크로써 사용하는 건식 에칭에 의해 패턴화된다.
다음에, 제2e도에 도시했듯이 포토레지스트막(216)이 제거된 후, n+-층(211)상에 형성된 자연 산화물막이 희석된 불화수소산 용액에 의해 제거된다. 그 후, Cr막이 스퍼터링 방법에 의해 즉시 형성되어, Cr실리사이드막(208)이 n+-층(211) 및 Cr막이 반응에 의해 n+-층(211) 및 Cr 막간의 인터페이스에서 형성된다. 연속해서 비반응(non-reaction) Cr막부분이 선택적으로 에칭되어 Cr막으로 구성된 소스 및 드레인 전극(209)과 실리사이드층이 형성된다.
상기 제2종래의 방법에서, 2개 보호 2절연막, 즉, 이온 주입시 사용된 제1보호 절연막(214) 및 Cr실리사이드층(208)형성시 사용된 제2보호 절연막(215)이 분리되어 독립적으로 사용된다. n+-층(211) 및 Cr실리사이드층(208)이 보호 절연막(214 및 215)간에 패턴폭차를 사용해서 서로 분리되어 형성된다. 그러므로, 제1종래의 제조 방법의 문제는 부분적으로 해결된다.
그러나, 제2종래의 제조 방법의 문제는 보호 절연막(214 및 215)을 형성하는 2개의 과정과 패턴화하는 2개의 후면 노출 과정을 요구하여 과정수를 증가시킨다는 것이다. 또한, 제1보호 절연막(214)의 패턴폭이 좁게 되는 것이 요구되기 때문에, 과정 마진이 적다. 그러므로, 상기 방법이 4[μm]보다 짧은 채널 길이를 갖는 TFT를 제조하는 방법을 인가하기 어렵다. 또한, 제1보호 절연막(214)이 일단 제거된 후, 제2보호 절연막(215)을 새롭게 형성하는 것이 필요하게 되기 때문에, i층(204) 및 보호 절연막(214 또는 215)간의 인터페이스 표면으로서 i층(204) 표면이 절연막 형성동안 분위기 또는 플라즈마에서 노출된다. 상기 이유로 인해, 인터페이스 특성이 쉽게 저하되어, TFT특성을 저하시킨다. 또한, Cr실리사이드층(208)이 이온 주입 및 건식 에칭 후 형성될 때, 다른 문제는 저 저항성을 갖는 Cr실리사이드층(208)을 양호한 상태에서 항시 형성하는 것이 어려운데, 왜냐하면 자연 산화물막이 Cr실리사이드막(208)상에서 매우 빨리 형성되기 때문이다. 또한, 건식 에칭에 의해 보호 절연막(214 및 251)의 패턴화 과정이 필요하기 때문에, i층(204)을 얇게 만들 수 없는 문제가 여전히 남는다.
본 발명의 목적은 적은 손상을 갖는 안정된 상태에서 i층상에서 실리사이드층을 갖는 TFT의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, TFT가 짧은 채널 길이를 i층 및 실리사이드층 간의 직접적인 접촉이 방지되는, TFT의 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 어떤 종래의 방법보다 더 단순한 방법을 제공하는 것이다.
본 발명의 또다른 목적은 상기 방법에 의해 제조된 박막 트랜지스터를 제공하는 것이다.
본 발명의 일 태양으로서, 박막 트랜지스터는 제1절연막을 거쳐 투명 절연기판상에 형성된 게이트 전극상의 반도체막과, 상기 게이트 전극 위의 상기 반도체막상에 형성된 제2절연막으로서, 경사부를 갖는 제2절연막과, 상기 반도체막의 표면부에 형성된 금속 실리사이드층과 상기 제2절연막으로부터 이격된 금속부를 각각 포함하는 소스 및 드레인 전극들과, 상기 제2절연막하에 형성된 채널 영역으로부터 상기 실리사이드층을 분리하도록 상기 반도체막내의 상기 실리사이드층의 일부의 주위에 형성된 소스 및 드레인 영역들을 포함한다.
상기 경우에, 채널 영역과 금속 실리사이드층간의 거리는 금속 실리사이드층 두께보다는 길고 0.5[μm]보다는 짧은 것이 바람직하다.
각각의 소스 및 드레인 영역의 형태는 금속 실리사이층의 두께와 제2절연막의 형태에 따라 결정되는 것이 바람직하다. 제2절연막은 반도체막과 접촉하는 제1절연층과, 상기 제1절연층의 단부들로부터 이격된 상기 제1절연층상의 제2절연층을 포함하며, 소스 및 드레인 영역들 각각은 계단식의 영역을 갖는 것이 바람직하다.
본 발명의 다른 태양으로서, 박막 트랜지스터를 제조하는 방법은, 투명 절연기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 경사부를 갖는 제1마스크 섹션으로서, 상기 게이트 전극 위의 상기 반도체 막상에 제공된 상기 제1마스크 섹션을 형성하는 단계와, 상기 반도체막의 표면부에 형성된 금속 실리사이드층과 상기 제1마스크 섹션으로부터 이격된 금속부를 각각 포함하는 소스 및 드레인 전극들을 형성하는 단계와, 상기 제1마스크 섹션하에 형성될 채널 영역으로부터 상기 실리사이드층을 분리하도록 상기 실리사이드층의 일부의 주위에 형성되는 각각의 소스 및 드레인 영역들을 형성하기 위해, 상기 제1마스크 섹션을 사용하여 상기 반도체막의 불순물이 이온 주입을 수행하는 단계를 포함한다. 이 경우, 제1마스크 섹션은 게이트 전극에 자체 정렬하여 형성되는 것이 바람직하다.
상기 제1마스크 섹션은 제1 및 2부분을 갖도록 형성되는 것이 바람직한데, 상기 제1부분은 이온 주입시 불순물 이온이 상기 제1부분을 통해 통과하는 것을 허용하지 않고, 상기 제2부분은 이온 주입시 불순물 이온이 상기 제2부분을 통해 통과하는 것을 허용한다.
제1마스크 섹션이 단일 막으로 형성되면, 상기 제1마스크 섹션의 제1부분은 이온 주입시 불순물 이온의 투사 범위보다 큰 제1두께를 갖고, 상기 제1마스크 섹션의 제2부분은 이온 주입시 불순물 이온의 투사 범위보다 작은 제2두께를 갖는 것이 바람직하다. 이 경우, 상기 제1 및 2부분간의 경계는 경사부에 존재하는 것이 바람직하다.
선택적으로, 제1마스크 섹션이 복수의 적층된 막들로 형성되면, 상기 복수의 적층된 막들의 상부막은 이온 주입시 불순물 이온의 투사 범위보다 전체적으로 큰 제1두께를 갖고, 양호하게는, 반도체막과 접촉하는 경사부를 갖는다.
잔여부는 이온 주입시 불순물 이온들의 투사 범위보다 작은 제2두께를 가짐으로써, 상기 불순물 이온들이 상부막의 하부와 상기 잔여부의 일부를 통해 통과하는 것을 허용하고, 상기 잔여부는 상기 상부막과 접촉하지 않는 표면을 가지는 것이 바람직하다. 이 경우, 제1 및 2부분간의 경계는 상부막에 존재하는 것이 바람직하다.
채널 영역 및 금속 실리사이드층간의 거리는 상기 금속 실리사이드층의 두께 보다는 길고 50[nm]보다는 짧다.
소스 및 드레인 전극은 천연 산화물막을 제거하도록 반도체막의 표면을 세척하고, 금속 실리사이드층이 제1마스크 섹션에 자체 정렬되어 형성되도록 높은 용융점을 갖는 금속막을 침착하고, 금속부가 잔존하도록 금속막을 패턴화하여 형성되는 것이 바람직하다. 제1마스크 섹션은 반도체막상에 보호 절연막을 형성하고, 상기 보호 절연막상에 포토레지스트막을 형성하고, 게이트 전극에 자체 정렬하도록 상기 포토레지스트막을 패턴화하고, 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 등방 에칭하여 형성되는 것이 바람직하다. 선택적으로, 제1마스크 섹션은 반도체막상에 제1보호 절연막을 형성하고, 상기 제1보호 절연막상에 상기 제1보호 절연막의 에칭 속도보다 더 큰 에칭 속도를 가지며 상기 제1보호 절연막보다 두꺼운 제2보호막을 형성하고, 상기 제2보호 절연막상에 포토레지스트막을 형성하고, 상기 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 포토레지스트막을 패턴화하고, 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 제1 및 2보호 절연막들을 등방 에칭하고, 상기 포토레지스트막을 제거하여 형성되는 것이 바람직하다. 나아가, 제1마스크 섹션은 반도체막상에 포토레지스트막을 형성하고, 게이트 전극을 마스크로 사용하여 상기 기판의 일측으로부터 조사하고 포토레지스트막을 패턴화하여 형성되는 것이 바람직하다. 또한, 제1마스크 섹션은, 반도체막상에 보호 절연막을 형성하고, 상기 보호 절연막상에 제1포토레지스트막을 형성하고, 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 제1포토레지스트막을 패턴화하고, 상기 패턴화된 제1포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 패턴화하고, 상기 제1포토레지스트막을 제거하고, 상기 보호 절연막상에 제2포토레지스트막을 형성하고, 상기 패턴화된 제2포토레지스트막이 상기 패턴화된 보호 절연막의 단부들로부터 이격되어 상기 패턴화된 보호 절연막상에 존재하도록 상기 제2포토레지스트막을 패턴화하여 형성되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터의 제조 방법은 첨부 도면을 참고하여 상세히 후기한다. 도면에서, 동일 유사한 구성요소는 동일한 도면 번호로 표시된다.
제3a 내지 3d도는 본 발명의 제1실시예에 따른 TFT의 제조 방법에서 TFT의 횡단면도이고, 제4도는 TFT의 부분 확대된 횡단면도이다.
우선, 제3a도를 참조할 때, 두께 100[nm]인 크롬(Cr)막이 스퍼터링 방법에 의해 유리기판(1)상에서 형성되고 패턴화되어 게이트 전극(2)을 형성한다. 두께 300[nm]의 비결정 실리콘 질화물막(a-Sn막으로 이하에서 불리움)의 게이트 절연막(3)과, 본래의 실리콘막(이하에서 i형 a-Si막으로 불리움)으로 구성된 두께 50[nm]의 본래의 반도체막(4)(i층으로 이하에서 불리움)과, a-Sin막으로 구성된 두께 150[nm]의 보호 절연막(5)이 플라즈마 CVD방법에 의해 게이트 전극(2)을 포함하는 기판(1) 표면상에 순차적으로 형성되고 적층된다. 다음에, 두께 1.5[μm]의 포토레지스트막(6)의 포지티브 형태는 보호 절연막(5)상에서 스핀 코팅된다. 연속해서, 포토레지스트막(6)이 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로부터 광에 의해 노출된 후 게이트 전극(2)과 자체 정렬해서 패턴화된다.
다음에, 제3b도에 도시했듯이, 보호 절연막(5)이 패턴화된 포토레지스트막(6)을 마스크로써 사용하는 농도 1%인 불화수소산 용액에 의해 에칭된다. 결과적으로, 보호 절연막(5)의 단부부분 각각은 제4도에 도시했듯이 습식 에칭에 속하는 등방성 에칭 때문에 기울어진 부분을 갖는다. 기울어진 부분은 상기 습식 에칭 과정에서 예를들어 30도의 날카로운 각도로 i층(4)과 접촉한다.
다음에, 제3c도에 도시했듯이, 포토레지스트막(6)이 제거된 후, 기판(1)은 약 15초 동안 농도 0.1%인 불화수소산 용액에 살짝 적셔지어 i층(4) 표면상에 형성된 자연산화물막을 제거한다. 그후, 100[nm]인 Cr막이 스퍼터링 방법에 의해 보호 절연막(5)을 포함하는 i층(4)표면의 표면상에 증착된다.
그때, Cr실리사이드층(8)이 i층(4) 및 Cr막의 상호 확산을 사용해서 i층(4) 및 Cr막간의 인터페이스에서 형성된다.
연속해서, 비 반응(non-reaction) Cr막 부분은 패턴화되어 Cr막이 채널 영역면상에서 Cr실리사이드층(8)의 단부 부분으로부터 분리된다. 분리된 Cr막이 실리사이드막층(8)과 함께 사용되어 나중에 각기 형성되는 소스 및 드레인 영역과 접촉하는 소스 및 드레인 전극(9)을 구성한다.
다음에, 제3d도에 도시된 바와 같이, 인 이온(P+)(10)은 가속 전압 20[keV] 및 선량(dose amount) 5×1015[cm-2]인 조건에서 보호 절연막(5)을 마스크로써 사용하는 이온 주입 방법에 의해 주입된다. 결과적으로, n+-형 비결정 실리콘막(이하에서 n+-층으로 불리우는)(11)으로 구성된 소스 및 드레인 영역이 i층(4)에서 Cr실리사이드층(8) 주위에 형성된다. 상기 조건하에서 a-Sin막에서 인 이온(10)의 투사된 범위는 LSS이론으로부터 약 15.4[nm]이고 분배폭이 6.5[nm]이다. 그러므로, 두께 150[nm]인 보호 절연막(5)이 인 이온(10)을 완전히 차단할 수 있다. 또한, Cr실리사이드층(8)이 3 내지 5[nm]정도로 얇은 막 두께를 갖기 때문에, Cr실리사이드층(8)이 인 이온(10)으로 하여금 통과되도록 한다. 인 도핑 방법, 즉, 소스 평형된 인화수소(hydrogen balanced phosphine) 가스를 이온소스로 사용하는 도핑 방법을 사용하는 경우에, 보호 절연막의 막 두께 및 주입 조건이 인 이온을 제외한 수소 이온(H+)과 같은 이온의 투사된 범위를 고려해서 결정되는데, 왜냐하면, 대량 분리가 실행되지 않기 때문이다.
보호 절연막(5)이 2개의 단부에서 기울어진 부분을 갖기 때문에, 기울어진 부분이 단부에 가까운 위치에서 더 얇아진다.
그러므로, 제4도에 도시했듯이, 인 이온은 이온 주입시 기울어진 부분의 일부를 통해 통과하여 보호 절연막(5) 밑에서 i층(4)에 도달한다. Cr실리사이드층(8)이 보호 절연막(5)을 제외한 채널 영역면상 i층(4)부분에서 형성되지 않기 때문에, n+-층(11)은 불화수소산 용액에 의해 보호 절연막 폭을 좁게 함이 없이 Cr실리사이드층(8)의 단부부분을 제외한 채널 영역에 가까운 i층(4) 부분에서도 형성될 수 있다. 결국, Cr실리사이드층(8)은 i층(4)의 채널 영역과 직접적으로 접촉하는 것으로부터 방지할 수 있어, 양호한 호올 차단 특성을 실현하는 결과를 가져온다. 즉, 종래 방법의 문제는 이온 주입 과정, 불화수소산 처리, 및 실리사이드 형성 때문에 불화수소산 처리를 통해 폭 방향의 보호 절연막을 감소시키는 것이다. 다른 한편으로, 불화수소산 처리후 실리사이드가 형성되기 때문에, 채널 영역용 보호 절연막의 패턴폭이 감소되지 않는다. 그것이 감소되면, 문제는 없다. 채널 영역 및 Cr실리사이드층(8)간의 거리는 상기 예에서 예를들면 3 내지 5[nm]인 Cr실리사이드층(8) 두께보다 크게 되고 0.5[μm]보다 짧게 되는 것이 바람직하다.
상기 거리는, 불순물이온이 통과할 수 있는 보호 절연막(5) 부분에 대응한다.
제5a 내지 5d도는 본 발명의 제2실시예에 따른 TFT의 제조 방법에서 TFT의 횡단면도이고 제6도는 TFT의 부분 확대된 횡단면도이다.
우선, 제5a도에서, 두께 100[nm]의 크롬(Cr)막은 제1실시예와 비슷한 방법으로 스퍼터링 방법에 의해 유리기판(1)상에 형성되고 패턴화되어 게이트 전극(2)을 형성한다. 두께 300[nm]의 게이트 절연막(3), 두께 50[nm]의 i층(4), 1% 불화수소산 용액에 10[nm/min]의 에칭 속도를 갖는 두께 10[nm]의 보호 절연막(5a), 및 1% 불화수소산 용액에 약 50[nm/min]의 에칭 속도를 갖는 두께 140[nm]의 보호 절연막(5b)은 플라즈마 CVD방법에 의해 게이트 전극(2)을 포함하는 기판(1) 표면상에서 순차적으로 형성되고 적층된다. 다층 보호 절연막(5a 및 5b)의 에칭 속도는 제7도에 도시했듯이 막 형성에서 암모니아(NH3)의 흐름 속도를 변화시킴으로써 제어될 수 있다. 다층 보호 절연막은 간단히 설명하기 위해 상기 실시예에서 2개의 (5a 및 5b)으로 구성됨을 알아야 한다. 그러나, 3개 이상의 막은 다층 보호 절연막으로써 사용된다. 그 후, 두께 1.5[μm]의 보호막(6)의 포지티브 형태는 상부 보호 절연막(5b)상에서 스핀 코팅된다.
연속해서, 포토레지스트막(6)은 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로부터 광에 의해 노출된 후 게이트 전극(2)과 자체 정렬해서 패턴화된다.
다음에, 제5b도에 도시했듯이, 상기 패턴화된 포토레지스트막(6)을 마스크로써 사용하는 농도 1%의 불화수소산 용액에 의해 에칭된다. 결과적으로, 단계 구조를 갖는 다층 보호 절연막(5a 및 5b)이 보호 절연막들(5a 및 5b)간의 에칭 속도차 때문에 i층(4)상에 형성된다.
다음에, 제5c도에 도시했듯이, 기판(1)은 약 15초 동안 0.1%농도인 불화수소산 용액에 살짝 적셔지어 i층(4) 표면상에 형성된 자연산화물막을 제거한다. 그후, 100[nm]의 Cr막이 스퍼터링 방법에 의해 기판(1)의 모든 표면의 표면상에서 증착되어, Cr실리사이드층(8)이 i층 및 Cr막의 반응을 사용하는 Cr막과 i층(4)간의 인터페이스에서 형성된다.
연속해서, 비반응 Cr막부분은 패턴화되고 제거되어 Cr막이 채널 영역면상에서 Cr실리사이드층(8)의 단부부분으로부터 분리된다. 상기 분리된 Cr막은 Cr실리사이드층(8)과 함께 사용되어 각기 소스 및 드레인 영역과 접촉하는 소스 및 드레인 전극(9)을 구성한다.
다음에, 제5d도에 도시했듯이, 인 이온(P+)(10)은 가속 전압 20[KeV] 및 선량 5×1015[cm-12]의 조건상에서 다층 보호 절연막(5a 및 5b)과 소스 및 드레인 전극(9)을 마스크로써 사용하는 이온 주입 방법에 의해 주입된다. 결과적으로 n+-층으로 구성된 소스 및 드레인 영역은 제6도에 도시했듯이 에칭된 다층 보호 절연막에 대응해서 단계 방법으로 i층(4)에서 Cr실리사이드층(8) 주위에 형성된다. 인 이온은 막 두께 10[nm]인 보호 절연막(5a)을 통해 통과할 수 있어 i층(4)에서 n+-층(11)을 형성하는데, 왜냐하면 낮은 보호 절연막(5a)의 막 두께는 인 이온(10)의 약 15.4[nm]인 투사된 범위보다 얇아지기 때문이다.
제2실시예에서, 제6도에 도시했듯이, Cr실리사이드층(8)의 단부부분 및 n+-층(11)의 단부부분간의 분리가 낮은 보호 절연막(5a)의 막 두께에 의해 제어되기 때문에, 상기 분리는 제어 가능하고 신뢰성있게 이루어질 수 있어서, 호올 차단 특성을 더 증가시킨다. 대안적으로, 제어는 막 두께뿐만 아니라 에칭 속도에 의해 가능하다.
제8a 내지 8d도는 본 발명의 제3실시예에 따른 TFT의 제조 방법에 TFT의 횡단면도이고 제9도는 포토레지스트막의 부분 확대된 횡단면도이다.
우선, 제8a도를 참조하면, 두께 100[nm]의 크롬(Cr)막이 스퍼터링 방법에 의해 유리기판상에 형성되고 패턴화되어 제1실시예와 동일한 방법으로 게이트 전극(2)을 형성한다. 연속해서, 두께 300[nm]의 게이트 절연막(3)과 두께 50[nm]의 i층(4)이 플라즈마 CVD방법에 의해 게이트 전극(2)을 포함하는 기판(1) 표면상에서 순차적으로 형성되고 적층된다. 다음에, 두께 1.5[μm]의 포토레지스트막(6)의 포지티브 형태는 i층(4)상에서 스핀 코팅된다.
연속해서, 포토레지스트막(6)이 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로부터 광에 의해 노출된 후 게이트 전극(2)과 자체 정렬해서 패턴화된다. 상기 경우에, 포토레지스트막(6)의 재료 및 현상 조건을 선택함으로써, 포토레지스트막(6)의 단부분은 제9도에 도시했듯이 i층에 날카로운 각도로 접촉하기 위해 기울어진다.
다음에, 제8b도에 도시했듯이, 상기 패턴화된 포토레지스트막(6)이 남겨지는 상태에서, 기판(1)이 약 15초 동안 농도 0.1%인 불화수소산 용액에 살짝 적셔지어 i층(4) 표면상에 형성된 자연산화물막을 제거한다. 그후, 100[nm]의 Cr막(7)은 스퍼터링 방법에 의해 상기 패턴화된 포토레지스트막(6)을 포함하는 모든 i층(4) 표면상에서 증착되어, Cr실리사이드층(8)은 i층(4) 및 Cr막(7)의 반응을 사용하는 i층(4) 및 Cr막(7)간의 인터페이스에서 형성된다.
다음에, 제8c도에 도시했듯이, 포토레지스트막(12)이 Cr막(7)에서 코팅되고 패턴화된다. 연속해서, 비반응 Cr막(7)부분은 상기 패턴화된 포토레지스트막(12)을 마스크로써 사용해서 에칭되어 Cr막이 채널 영역면상에서 Cr실리사이드층(8)의 단부 부분으로부터 분리된다. 상기 분리된 Cr막은 Cr실리사이드층(8)과 함께 사용되어 각기 소스 및 드레인 영역과 접촉하는 소스 및 드레인 전극(9)을 구성한다.
다음에, 제8d도에 도시했듯이, 인 이온(P+)(10)은 가속 전압 20[KeV] 및 선량 5×1015[cm-2]의 조건상에서 상기 패턴화된 포토레지스트막(6 및 12)을 마스크로써 사용하는 이온 주입 방법에 의해 i층(4)에서 주입된다. 결과적으로, n+-층(11)으로 구성된 소스 및 드레인 영역은 i층(4)에서 Cr실리사이드층(8) 주위에 형성된다. 인 이온(10)을 포토레지스트막(6)으로 투사하는 범위는 LSS이론으로 부터 86.6[nm]이고 분배폭은 19.8[nm]이다. 그러므로, 막 두께 1.5[μm]의 포토레지스트막(6)은 인 이온으로 하여금 막(6)을 충분히 통과하지 못하도록 한다. 또한, 포토레지스트막(6)이 이미 설명했듯이 측벽상에 기울어진 부분을 갖기 때문에, 상기 기울어진 부분을 통해 통과되는 인 이온(10)의 사용에 의해 막(6)의 기울어진 부분 아래의 i층(4) 부분에서 n+-층(11)을 형성하는 것이 가능하다.
제3실시예에서, 제조 과정은 제1 및 2실시예의 그것보다 더 단순화될 수 있고 처리 능력비(through-put) 증가 및 저원가가 역시 이루어질 수 있다. 그러나, i층(4) 채널 영역이 절연막에 의해 계속적으로 보호되지 않는다. 그러므로, 인터페이스는 쉽게 저하되며 거기에는 TFT특성이 저하될 가능성이 있다.
제10a 내지 10e도는 본 발명의 제4실시예에 따른 TFT의 제조 방법에서 TFT의 횡단면도이다.
우선, 제10a도를 참고하면, 두께 100[nm]의 크롬(Cr)막이 스퍼터링 방법에 의해 유리기판(1)상에 형성되고 패턴화되어 제1실시예와 같은 방법으로 게이트 전극(2)을 형성한다.
두께 300[nm]의 게이트 절연막(3), 두께 50[nm]의 i층(4), 및 두께 10[nm]의 보호 절연막(5a)이 플라즈마 CVD방법에 의해 게이트 전극(2)을 포함하는 기판(1) 표면상에 순차적으로 형성되고 적층된다. 다음에, 두께 1.5[μm]의 포토레지스트막(6)의 포지티브 형태는 보호 절연막(5b)상에서 스핀 코팅된다. 연속해서, 포토레지스트막(6)이 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로부터 광에 의해 노출된 후 게이트 전극(2)과 자체 정렬해서 패턴화된다.
다음에, 제10b도에 도시했듯이, 보호 절연막(5a)이 상기 패턴화된 포토레지스트막(6)을 마스크로써 사용하는 농도 1%인 불화수소산 용액에 의해 에칭된다.
다음에, 제10c도에 도시했듯이, 포토레지스트막(6)이 제거된 후, 기판(1)은 약 15초 동안 농도 0.1%인 불화수소산 용액에 살짝 적셔지어 i층(4)표면상에 형성된 자연산화물막을 제거한다. 그후, 10[nm]의 Cr막은 스퍼터링 방법에 의해 기판(1)의 모든 표면상에 증착되어, Cr실리사이드층(8)은 i층(4) 및 Cr막의 반응을 사용하는 i층(4) 및 Cr막간의 인터페이스에서 형성된다. 연속해서, 비반응(Cr)막부분이 패턴화되어 Cr막이 채널 영역면상에서 Cr실리사이드층(8)의 단부부분으로부터 분리된다. 상기 분리된 Cr막이 Cr실리사이드층(8)과 함께 사용되어 각기 소스 및 드레인 영역과 접촉하는 소스 및 전극(9)을 구성한다.
다음에, 제10d도에 도시했듯이, 두께 1.5[μm]의 포토레지스트막(13)의 포지티브 형태는 보호 절연막(5a)을 포함하는 기판(1)의 모든 표면상에 스핀 코팅된다. 연속해서, 포토레지스트막(13)이 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로부터 광에 의해 노출된 후 패턴화되어 게이트 전극(2)과 자체 정렬해서 패턴화된다. 상기 경우에, 후면 노출 시간 및 현상 시간은 보통의 노출 및 개발 시간보다 더 길게 걸린다. 결과적으로, 포토레지스트막(13)의 패턴폭은 보호 절연막(5a)의 패턴폭보다 더 좁게 만들어진다.
다음에, 제10e도에 도시했듯이, 인 이온(P+)(10)은 가속 전압 20[KeV] 및 선량 5×1015[cm2]의 조건에서 포토레지스트막(13)을 마스크로써 사용하는 이온 주입 방법에 의해 주입된다.
결과적으로, n+-층(11)으로 구성된 소스 및 드레인 영역이 i층(4)에서 Cr실리사이드층(8) 주위에 형성된다. 보호 절연막(5a)의 막 두께가 인 이온(10)의 투사된 범위보다 적고 포토레지스트막(13)의 막 두께가 인 이온(10)의 투사된 범위보다 충분히 더 커지기 때문에, n+-층(11)이 보호 절연막(5a)만을 통해 통과하는 인 이온(10)의 사용에 의해 보호 절연막(5a) 아래의 i층(4) 부분에서 형성될 수 있다.
제4실시예에서, 제3실시예의 문제점인 i층 및 보호 절연막간의 인터페이스의 저하에 기인한 TFT특성 저하가 방지될 수 있다. 이온 주입이 포토레지스트막(13)을 마스크로써 사용해서 수행되기 때문에, 채널 영역상의 보호 절연막(5a)이 인 이온(10)의 충격을 통해 저하되는 것을 방지할 수 있어, 결과적으로 TFT특성을 더 증가시킨다. 그러나, 거기에는 2개의 후면 노출 과정이 요구된다는 점에서 처리 능력비(through-put)의 문제가 남는다.
제11a 내지 11e도는 본 발명의 제5실시예에 따른 TFT의 제조 방법에서 TFT의 횡단면도이다.
우선, 제11a도를 참고하면, 두께 100[nm]의 크롬(Cr)막이 스퍼터링 방법에 의해 유리기판(1)상에 형성되고 패턴화되어 제1실시예와 같은 방법으로 게이트 전극(2)을 형성한다. 연속해서, 두께 300[nm]의 게이트 절연막(3), 및 두께 50[nm]의 i층(4), 두께 10[nm]의 보호 절연막(5a)이 플라즈마 CVD방법에 의해 게이트 전극(2)을 포함하는 기판(1) 표면상에서 순차적으로 형성되고 적층된다. 다음에, 두께 1.5[μm]의 포토레지스트막(6)의 포지티브 형태는 보호 절연막(5b)상에서 스핀 코팅된다. 연속해서, 포토레지스트막(6)은 게이트 전극(2)을 포토마스크로써 사용하는 유리기판(1)의 후면으로 부터 광에 의해 노출된 후 게이트 전극(2)과 자체 정렬해서 패턴화된다.
다음에, 제11b도에 도시했듯이, 보호 절연막(5a)이 상기 패턴화된 포토레지스트막(6)을 마스크로써 사용되는 농도 1%인 불화수소산 용액에 의해 에칭된다.
다음에, 제11c도에 도시했듯이, 상기 패턴화된 포토레지스트막(6)이 민감하게 되지 않은 상태에서, 기판(1)이 약 15초 동안 농도 1%인 불화수소산 용액에서 살짝 적시어져 i층(4) 표면상에 형성된 자연산화물막을 제거한다. 그후, 10[nm]의 Cr막이 스퍼터링 방법 또는 증착 방법에 의해 기판(1)의 모든 표면의 표면상에서 증착되어, Cr실리사이드층(8)이 i층 및 Cr막의 반응을 사용하는 i층(4) 및 Cr막간의 인터페이스에서 형성된다. 증착 방법은 왜 사용하는지의 이유는 거기에 포토레지스트막(6)의 포지티브 형태가 스퍼터링 방법에서 발생되는 아르곤(Ar) 플라즈마로부터 발산된 광에 의해 민감하게 될 가능성이 있기 때문이다. 그러나, 스퍼터링 속도가 충분히 빠르다면 스퍼터링 방법을 사용하는 것이 가능하다. 다음에, 포토레지스트막(12)이 Cr막 표면상에 형성되고 패턴화된다.
소스 및 드레인 영역과 접촉하는 전극부분으로써 남겨진 Cr막으로 구성된 소스 및 드레인 전극(9)이 채널 영역면상의 Cr실리사이드층(8)의 단부부분으로부터 이격되어 형성되도록 Cr막이 패턴화된 포토레지스트막(12)을 사용해서 선택적으로 에칭된다. 상기 경우에, 포토레지스트막(6)이 민감하지 않게 남겨진다.
다음에, 제11d도에 도시했듯이, 민감성없이 보호 절연막(5a)상에 남겨진 포토레지스트막(6) 및 포토레지스트막(12)이 현상액에 의해 용해되어 상기 포토레지스트막의 패턴폭이 보호 절연막(5a)의 패턴폭보다 더 좁아진다. 상기 경우에, 포토레지스트막(6)이 막 두께 방향의 방향에서 또한 용해되지만, 거기에는 막이 충분한 막 두께를 갖기 때문에 문제가 야기되지 않는다.
다음에, 제11e도에 도시했듯이, 인 이온(P+)(10)은 가속 전압 20[KeV] 및 선량 5×1015[cm-2]의 조건에서 포토레지스트막(6)을 마스크로써 사용하는 이온 주입 방법에 의해 주입된다.
결과적으로, n+-층(11)으로 구성된 소스 및 드레인 영역은 i층(4)에서 Cr실리사이드층(8) 주위에 형성된다. 보호 절연막(5a)의 막 두께가 인 이온(10)의 투사된 범위보다 적고 포토레지스트막(13)의 막 두께가 인 이온(10)의 투사된 범위보다 충분히 크기 때문에 n+-층(11)은 보호 절연막(5a)만을 통해 통과하는 인 이온(10)의 사용에 의해 보호 절연막(5a) 아래의 i층(4) 부분에 형성될 수 있다.
제5실시예에서, 하나의 후면 노출 과정이 오직 요구되며 처리 능력비(through-put)는 TFT특성 저하없이 증가될 수 있다.
제12도는 종래의 방법에 따라 제조된 TFT 및 본 발명에 따라 제조된 TFT의 게이트 전압(Vg) 대 드레인 전류(Id)를 도시한 그래프이다. 상기 도면으로부터 알 수 있듯이, 본 발명에서, TFT가 2[μm]의 짧은 채널 길이를 가질지라도, TFT는 양호한 재생성 및 균일성으로써 제조될 수 있다. 또한, OFF전류가 종래의 TFT의 OFF전류와 동일하게 되는 양호한 상태에서 On전류는 종래의 TFT의 On전류와 비교해 2배로 증가된다.
상기 설명했듯이, 본 발명에 따라, 소스 및 드레인 전극부분에 사용된 실리사이드층이 형성된 후, 이온 주입 또는 이온 도핑이 게이트 전극과 자체 정렬해서 형성되는 보호 절연막 또는 포토레지스트막을 마스크로써 사용해서 실행된다.
이온주입시, 소스 및 드레인 영역은 두꺼운 보호 절연막 또는 두꺼운 포토레지스트막, 또는 얇은 보호 절연막이 얇게 기울어진 부분을 통해 통과하는 불순물 이온의 사용에 의해 형성된다.
그러므로, 소스 및 드레인 영역은 양호한 재생성을 갖는 실리사이드층보다 채널영역에 가까운 i층(4) 부분에서 형성될 수 있다. 결과적으로, OFF전류의 증가가 방지될 수 있도록, 실리사이드층은 채널 영역과 직접적으로 접촉하지 못한다.
또한, 희석된 불화수소산 용액을 사용하는 자연 산화물막이 적은 결점을 갖는 안정된 i층에 형성되기 때문에, i층의 안정된 표면을 오랜동안 유지하는 것이 가능하다.
그러므로, 처리 마진은 더 증가될 수 있다. 또한, 제조 방법이 막두께의 분배에 의해 영향받지 않기 때문에, 2[μm]이하의 짧은 채널을 갖는 대량의 TFTs는 균일하게 항시 형성될 수 있다.
또한, 실리사이드막이 안정된 i층 표면상에 형성되기 때문에, 실리사이드막이 양호한 특성을 갖는다.
또한, 불화수소산 용액에 의한 보호 절연막의 감소 과정이 상기 방법(JP-A-헤이세이 5-211166)과 달리 요구되지 않기 때문에, 생산 수율이 증가될 수 있고 TFT의 On전류 감소는 또한 방지되도록, 막 피링(peeling)은 방지될 수 있다.
또한, 다양한 재료막이 실리사이드층 및 보호 절연막이 에칭 속도비에도 불구하고 보호 절연막으로써 i층상에 형성된다.
또한, 상기 방법은 단순화되고, JP-A-평 6-326127에서 개시된 기술에 비교된다.
또한, 본 발명에 따른 TFT의 제조 방법이 액티브 매트릭스형 LCD(AMLCD)에 인가되는 경우에, 보호 절연막이 얇은 구조 또는 기울어진 단계 구조를 갖도록 형성될 수 있기 때문에, 드레인 배선이 보호 절연막 부분에서 끊어지는 것을 방지할 수 있다.
Claims (23)
- 박막 트랜지스터에 있어서, 제1절연막을 거쳐 투명 절연 기판상에 형성된 게이트 전극상의 반도체막과, 상기 게이트 전극 위의 상기 반도체막상에 형성된 제2절연막으로서, 경사부를 갖는 상기 제2절연막과, 상기 반도체막의 표면부에 형성된 금속 실리사이드층과 제2절연막으로부터 이격된 금속부를 각각 포함하는 소스 및 드레인 전극들과, 상기 제2절연막 아래에 형성될 채널 영역으로부터 상기 실리사이드층을 분리하도록 상기 반도체막내의 상기 실리사이드층의 일부의 주위에 형성된 소스 및 드레인 영역들을 포함하는 박막 트랜지스터.
- 제1항에 있어서, 상기 채널 영역과 상기 금속 실리사이드층간의 거리는 상기 금속 실리사이드층의 두께보다는 길고 0.5μm보다는 짧은 박막 트랜지스터.
- 제1항에 있어서, 상기 소스 및 드레인 영역들 각각의 형태는 상기 금속 실리사이드층의 두께와 상기 제2절연막의 형태에 따라 결정되는 박막 트랜지스터.
- 제3항에 있어서, 상기 제2절연막은 상기 반도체막에 접촉하는 제1절연층과 상기 제1절연층의 단부들로부터 이격된 상기 제1절연층상의 제2절연층을 포함하며, 상기 소스 및 드레인 영역들 각각은 계단식의 영역을 갖는 박막 트랜지스터.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 게이트 전극 위의 상기 반도체막상에 제공되고 경사부를 갖는 제1마스크 섹션을 형성하는 단계와, 상기 반도체막의 표면부에 형성된 금속 실리사이드층과 상기 제1마스크 섹션으로부터 이격된 금속부를 각각 포함하는 소스 및 드레인 전극들을 형성하는 단계와, 상기 제1마스크 섹션하에 형성될 채널 영역으로부터 상기 실리사이드층을 분리하도록 상기 실리사이드층의 일부의 주위에 형성되는 각각의 소스 및 드레인 영역들을 형성하기 위해, 상기 제1마스크 섹션을 사용하여 상기 반도체막에 불순물의 이온 주입을 수행하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는 상기 게이트 전극에 자체 정렬하도록 상기 제1마스크 섹션을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는 제1 및 2부분을 갖도록 상기 제1마스크 섹션을 형성하는 단계를 포함하며, 상기 제1부분은 상기 이온 주입시 상기 불순물 이온이 상기 제1부분을 통해 통과하는 것을 허용하지 않고, 상기 제2부분은 상기 불순물 이온들이 상기 제2부분을 통해 통과하는 것을 허용하는 박막 트랜지스터의 제조 방법.
- 제7항에 있어서, 상기 제1마스크 섹션은 단일막으로 형성되고, 상기 제1마스크 섹션의 상기 제1부분은 상기 이온 주입시 상기 불순물 이온들의 투사 범위보다 큰 제1두께를 갖고, 상기 제1마스크 섹션의 상기 제2부분은 상기 이온 주입시 상기 불순물 이온들의 투사 범위보다 작은 제2두께를 갖는 박막 트랜지스터의 제조 방법.
- 제8항에 있어서, 상기 제1 및 2부분간의 경계는 상기 경사부에 존재하는 박막 트랜지스터의 제조 방법.
- 제7항에 있어서, 상기 제1마스크 섹션은 복수의 적층된 막들로 형성되며, 상기 복수의 적층된 막들의 상부막은 상기 이온 주입시 상기 불순물 이온들의 투사 범위보다 전체적으로 큰 제1두께를 갖고, 상기 복수의 적층된 막들의 잔여부는 상기 이온 주입시 상기 불순물 이온들의 투사 범위보다 작은 제2두께를 가짐으로써, 상기 불순물 이온들이 상기 상부막의 하부와 상기 잔여부의 일부를 통해 통과하는 것을 허용하고, 상기 복수의 적층된 막들의 상기 잔여부는 상기 상부막과 접촉하지 않은 표면을 가진 박막 트랜지스터의 제조 방법.
- 제10항에 있어서, 상기 제1 및 2부분간의 경계는 상기 상부막에 존재하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 채널 영역과 상기 금속 실리사이드층간의 거리는 상기 금속 실리사이드층의 두께보다는 길고 0.5μm보다는 짧은 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 소스 및 드레인 전극들을 형성하는 단계는, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 상기 금속 실리사이드층이 상기 제1마스크 섹션에 자체 정렬되어 형성되도록 높은 용융점을 갖는 금속막을 침착하는 단계와, 상기 금속부가 잔존하도록 상기 금속막을 패턴화하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 포토레지스트막을 형성하는 단계와, 상기 게이트 전극에 자체 정렬하도록 상기 포토레지스트막을 패턴화하는 단계와, 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 등방 에칭하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는, 상기 반도체막상에 제1보호 절연막을 형성하는 단계와, 상기 제1보호 절연막상에 제2보호 절연막을 형성하는 단계로서, 상기 제2보호 절연막은 상기 제1보호 절연막에 비해 두껍고 상기 제1보호 절연막의 에칭 속도에 비해 큰 에칭 속도를 갖는 상기 제2보호 절연막 형성 단계와, 상기 제2보호 절연막상에 포토레지스트막을 형성하는 단계와, 상기 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 포토레지스트막을 패턴화하는 단계와, 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 제1 및 제2보호 절연막들을 등방 에칭하는 단계와, 상기 포토레지스트막을 제거하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는, 상기 반도체막상에 포토레지스트막을 형성하는 단계와, 상기 게이트 전극을 마스크로 사용하여 상기 기판의 일측으로부터 조사하고 상기 포토레지스트막을 패턴화하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 제1포토레지스트막을 형성하는 단계와, 상기 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 제1포토레지스트막을 패턴화하는 단계와, 상기 패턴화된 제1포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 패턴화하는 단계와, 상기 제1포토레지스트막을 제거하는 단계와, 상기 보호 절연막상에 제2포토레지스트막을 형성하는 단계와, 패턴화된 제 2포토레지스트막이 상기 패턴화된 보호 절연막의 단부들로부터 이격되어 상기 패턴화된 보호 절연막상에 존재하도록 상기 제2포토레지스트막을 패턴화하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제5항에 있어서, 상기 제1마스크 섹션을 형성하는 단계는, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 포토레지스트막을 형성하는 단계와, 상기 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 포토레지스트막을 패턴화하는 단계와, 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 패턴화하는 단계와, 패턴화된 제2포토레지스트막이 상기 패턴화된 보호 절연막의 단부들로부터 이격되어 상기 패턴화된 보호 절연막상에 존재하도록 상기 제2포토레지스트막을 패턴화하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 포토레지스트막을 형성하는 단계와, 패턴화된 포토레지스트막을 형성하도록 상기 게이트 전극에 정렬하여 상기 포토레지스트막을 패턴화하는 단계와, 경사부를 갖는 패턴화된 보호 절연막을 형성하도록 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 등방 에칭하는 단계와, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 금속 실리사이드층이 상기 패턴화된 보호 절연막에 정렬하여 형성되도록 금속막을 침착하는 단계와, 금속부들이 상기 패턴화된 보호 절연막으로부터 분리되도록 상기 금속막을 패턴화하는 단계와, 상기 패턴화된 보호 절연막하에 형성될 채널 영역으로부터 상기 금속 실리사이드층이 분리되어 소스 및 드레인 영역들이 형성되도록, 상기 패턴화된 보호 절연막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행함으로써, 상기 경사부의 일부와 상기 금소 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시키는 이온 주입 실행 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 반도체막상에 제1보호 절연막을 형성하는 단계와, 상기 제1보호 절연막상에 제2보호 절연막을 형성하는 단계로서, 상기 제2보호 절연막은 상기 제1보호 절연막에 비해 두껍고, 상기 제1보호 절연막의 에칭 속도에 비해 큰 에칭 속도를 가지는 상기 제2보호 절연막 형성 단계와, 상기 제2보호 절연막상에 포토레지스트막을 형성하는 단계와, 패턴화된 포토레지스트막을 형성하도록 상기 게이트 전극을 마스크로 사용하여 상기 기판의 배면으로부터 조사하고 상기 포토레지스트막을 패턴화하는 단계와, 패턴화된 제1 및 제2보호 절연막들을 형성하도록 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 제1 및 제2보호 절연막들을 등방 에칭하는 단계와, 상기 패턴화된 포토레지스트막을 제거하는 단계와, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 금속 실리사이드층이 상기 패턴화된 제1 및 제2보호 절연막들에 정렬되어 형성되도록 금속막을 침착하는 단계와, 상기 패턴화된 제1 및 제2보호 절연막들로부터 분리된 금속부들을 형성하도록 상기 금속막을 패턴화하는 단계와, 상기 패턴화된 보호 절연막하에 형성될 채널 영역으로부터 상기 금속 실리사이드층이 분리되어 소스 및 드레인 영역들이 형성되도록, 상기 패턴화된 제2보호 절연막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행함으로써, 상기 패턴화된 제1보호 절연막의 일부와 상기 금속 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시키는 이온 주입 실행 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 반도체막상에 포토레지스트막을 형성하는 단계와, 경사부를 갖는 패턴화된 포토레지스트막을 형성하도록 상기 게이트 전극에 정렬하여 상기 포토레지스트막을 패턴화하는 단계와, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 금속 실리사이드층이 상기 패턴화된 포토레지스트막에 정렬하여 형성되도록 금속막을 침착하는 단계와, 상기 패턴화된 포토레지스트막으로부터 분리된 금속부들이 형성되도록 상기 금속막을 패턴화하는 단계와, 상기 패턴화된 보호 절연막하에 형성될 채널 영역으로부터 상기 금속 실리사이드층이 분리되어 소스 및 드레인 영역들이 형성되도록, 상기 패턴화된 보호 절연막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행함으로써, 상기 경사부의 일부와 상기 금속 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시키는 이온 주입 실행 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 제1포토레지스트막을 형성하는 단계와, 패턴화된 제1포토레지스트막을 형성하도록 상기 게이트 전극에 정렬하여 상기 제1포토레지스트막을 패턴화하는 단계와, 패턴화된 보호 절연막을 형성하도록 상기 패턴화된 제1포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 패턴화하는 단계와, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 금속 실리사이드층이 상기 패턴화된 보호 절연막에 정렬하여 형성되도록 금속막을 침착하는 단계와, 상기 패턴화된 보호 절연막으로부터 분리된 금속부들을 형성하도록 상기 금속막을 패턴화하는 단계와, 상기 패턴화된 제1포토레지스트막을 제거한 후, 상기 패턴화된 보호 절연 막상에 제2포토레지스트막을 형성하는 단계와, 상기 패턴화된 보호 절연막의 단부들로부터 이격되어 상기 패턴화된 보호 절연막상에 패턴화되는 제2포토레지스트막이 형성되도록 상기 제2포토레지스트막을 조사하고 패턴화하는 단계와, 상기 패턴화된 보호 절연막하에 형성될 채널 영역으로부터 상기 금속 실리사이드층이 분리되어 소스 및 드레인 영역들이 형성되도록, 상기 패턴화된 제2포토레지스트막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행함으로써, 상기 패턴화된 보호 절연막의 일부와 상기 금속 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시키는 이온 주입 실행 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서, 투명 절연 기판상에 광차폐 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 반도체막을 형성하는 단계와, 상기 반도체막상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막상에 포토레지스트막을 형성하는 단계와, 패턴화된 포토레지스트막을 형성하도록 상기 게이트 전극에 정렬하여 상기 포토레지스트막을 패턴화하는 단계와, 패턴화된 보호 절연막을 형성하도록 상기 패턴화된 포토레지스트막을 마스크로 사용하여 상기 보호 절연막을 패턴화하는 단계와, 천연 산화물막을 제거하도록 상기 반도체막의 표면을 세척하는 단계와, 금속 실리사이드층이 상기 패턴화된 보호 절연막에 정렬하여 형성되도록 금속막을 침착하는 단계와, 상기 패턴화된 보호 절연막으로부터 분리된 금속부들을 형성하도록 상기 금속막을 패턴화하는 단계와, 상기 패턴화된 보호 절연막의 단부들로부터 이격되어 상기 패턴화된 보호 절연막상에 경사부를 갖는 저감된 포토레지스트막을 형성하도록 상기 포토레지스트막을 저감하는 단계와, 상기 패턴화된 보호 절연막에 형성될 채널 영역으로부터 상기 금속 실리사이드층을 분리하도록 소스 및 드레인 영역들을 형성함으로써, 상기 패턴화된 포토레지스트막의 일부를 마스크로 사용하여 상기 반도체막으로의 불순물 이온들의 이온 주입을 실행하여, 상기 패턴화된 보호 절연막의 일부와 상기 금속 실리사이드층의 일부를 통해 상기 불순물 이온들을 통과시키는 이온 주입 실행 단계를 포함하는 박막 트랜지스터의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-263747 | 1994-10-27 | ||
| JP6263747A JP2661561B2 (ja) | 1994-10-27 | 1994-10-27 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100210549B1 true KR100210549B1 (ko) | 1999-07-15 |
Family
ID=17393732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037464A KR100210549B1 (ko) | 1994-10-27 | 1995-10-27 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5652159A (ko) |
| JP (1) | JP2661561B2 (ko) |
| KR (1) | KR100210549B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3388195B2 (ja) * | 1998-12-22 | 2003-03-17 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6323034B1 (en) | 1999-08-12 | 2001-11-27 | Industrial Technology Research Institute | Amorphous TFT process |
| JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100379684B1 (ko) * | 2001-04-20 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 제조방법 |
| KR100853220B1 (ko) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100500779B1 (ko) * | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| CN101796632A (zh) * | 2007-09-05 | 2010-08-04 | Nxp股份有限公司 | 晶体管及其制造方法 |
| CN101796616A (zh) * | 2007-09-05 | 2010-08-04 | Nxp股份有限公司 | 晶体管及其制造方法 |
| JP2011029610A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US9508601B2 (en) | 2013-12-12 | 2016-11-29 | Texas Instruments Incorporated | Method to form silicide and contact at embedded epitaxial facet |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707765A (en) * | 1970-11-19 | 1973-01-02 | Motorola Inc | Method of making isolated semiconductor devices |
| DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| JP2503656B2 (ja) * | 1989-05-31 | 1996-06-05 | 日本電気株式会社 | 薄膜電界効果型トランジスタ―およびその製造方法 |
| JPH05211166A (ja) * | 1991-12-02 | 1993-08-20 | Nec Corp | 薄膜電界効果型トランジスタ |
| JP2630195B2 (ja) * | 1993-05-13 | 1997-07-16 | 日本電気株式会社 | 薄膜電界効果トランジスタとその製造方法 |
-
1994
- 1994-10-27 JP JP6263747A patent/JP2661561B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-26 US US08/548,559 patent/US5652159A/en not_active Expired - Lifetime
- 1995-10-27 KR KR1019950037464A patent/KR100210549B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5652159A (en) | 1997-07-29 |
| JPH08125190A (ja) | 1996-05-17 |
| JP2661561B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| KR100269521B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US5429962A (en) | Method for fabricating a liquid crystal display | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| US5719078A (en) | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor | |
| KR100210549B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
| US6563135B2 (en) | Thin film transistor and a method of forming the same | |
| KR20070007046A (ko) | 트랜지스터 제조 | |
| JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
| JP3528422B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10209462A (ja) | 薄膜トランジスタおよびその製法 | |
| JP2503656B2 (ja) | 薄膜電界効果型トランジスタ―およびその製造方法 | |
| KR19990075412A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN113658869A (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| JP3489183B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5889290A (en) | Thin film transistor and manufacturing method thereof | |
| JP2930053B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| KR950003939B1 (ko) | 액티브매트리스 기판의 제조 방법 | |
| JPH09139504A (ja) | コプラナ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08181319A (ja) | 薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120329 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |