JPH05211166A

JPH05211166A - 薄膜電界効果型トランジスタ

Info

Publication number: JPH05211166A
Application number: JP31816891A
Authority: JP
Inventors: Shinichi Nishida; 真一西田; Hiroyuki Uchida; 宏之内田; Kazue Takechi; 和重竹知
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-12-02
Filing date: 1991-12-02
Publication date: 1993-08-20

Abstract

(57)【要約】【目的】背面露光により形成したパッシベーション絶縁
膜をマスクとしてイオン注入と金属シリサイド形成を行
ないゲード電極に対して自己整合的にソース・ドレイン
電極を形成する薄膜トランジスタにおいて、該パッシベ
ーション絶縁膜の最終的構造を最適化する。【構成】絶縁性基板上に、ゲート電極１を形成し、これ
にゲート絶縁膜２，非晶質シリコン３，第１の保護膜７
を堆積後、背面露光により第１の保護膜７をゲート電極
の形状にパタン形成を行なう。これをマスクとしてソー
ス・ドレイン領域にイオン注入を行ないｎ型領域を形成
し、しかるのちに第１の保護膜７を除去し、第２の保護
膜８を堆積し、再び背面露光により第２の保護膜８をゲ
ート電極の形状にパタン形成を行ない、これをマスクと
してシリサイド電極を形成し、しかるのちに第２の保護
膜８を除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス表示素子な
どに用いる薄膜電界効果型トランジスタおよびその製造
方法に関する。

【０００２】

【従来の技術】ガラスなどの絶縁性基板上にシリコン薄
膜を用いて薄膜トランジスタを構成する技術は、アクテ
ィブマトリクス液晶表示装置を構成する中心的技術とし
て重要である。アクティブマトリクス液晶表示装置の高
性能化を図る上で、画素のスイッチング素子としての薄
膜電界効果型トランジスタ（以下ＴＦＴと記す。）の高
性能化が要求される。その一つの方策として、ＴＦＴを
自己整合化して作製することにより、フォトリソグラフ
ィプロセスにおける目合わせの負担を軽減し、ＴＦＴの
短チャネル化を行なうことが提案されている。今日一般
的に多く用いられているゲート電極を基板側に配するい
わゆる逆スタガート構造をとるＴＦＴにおいては、ゲー
ト電極とソース・ドレイン電極が非晶質シリコン膜を挟
んで反対側にある。この間の微妙な目合わせを大面積に
おいて、確実に行うことがポイントとなる。

【０００３】これを行う１つの方法として、ゲート電極
をマスクとして背面露光を行うことによりチャネルパッ
シベーション絶縁膜を自己整合的に形成し、これをマス
クとしてイオン注入を行い、選択的にソース・ドレイン
領域にｎ型領域を形成した後、この表面にクロミウム
（Ｃｒ）などの金属を成膜し、非晶質シリコン膜の表面
をシリサイド化させ低抵抗にしてソース・ドレイン電極
として用いる方法が提案されている。この方式では、ゲ
ート電極とソース・ドレイン電極間の微妙な目合わせ
が、背面露光を用いることにより自己整合的に形成され
ているため、その重なりを精密に制御でき、かつ寄生容
量を低く抑えることができる。

【０００４】このとき、ソース・ドレイン電極として用
いる金属シリサイド５が、直接真性半導体層と接する部
分が図６（ａ）の１７で示すような部分に存在すると、
ゲート電極１に負の電圧を印加した場合に、この部分に
電界集中が起き、この強電界により正孔による電流がシ
ョットキー接合を越えて流れ、ドレイン電流（ＯＦＦ電
流）がドレイン電圧に対して非線形的に増大する現象が
見られる。このような金属シリサイドとノンドープ層と
の接合を避けるために、図６（ｂ）に示すようにチャネ
ルパッシベーション絶縁膜の下にもソース・ドレイン電
極の境界からある程度の領域でリンをドーピングする構
造が提案されている。この構造によりＯＦＦ電流は著し
く抑制できる。

【０００５】この構造を形成する方法として、図７に示
す方法が提案されている。図７（ａ）に示す方法では、
チャネルパッシベーション絶縁膜の窒化シリコン薄膜
（ＳｉＮｘ）を２層化し、希弗酸に対するエッチングレ
ートを上部のＳｉＮｘで大きく、下部のＳｉＮｘで小さ
くし、２層を１回の背面露光によりパターニングし、レ
ジストをかぶせたままの状態で希弗酸に浸し上部のＳｉ
Ｎｘのみをサイドエッチさせ、段差構造を形成する。こ
の時、上部のＳｉＮｘを厚く、下部のＳｉＮｘを薄く
し、イオン注入を行う際に下部のＳｉＮｘのみを透過す
るようにしておけば、チャネルパッシベーションの下に
もリンがドーピングされており、しかもＴＦＴのチャネ
ルを形成する領域にはドーピングが行われていない。こ
の方法は簡便ではあるが、ＴＦＴのチャネル部のバック
サーフェスとパッシベーションの界面に注入ダメージを
受けた領域があり、この領域で固着電荷を発生しやす
く、特に短チャネル化した時、特性が不安定になる。

【０００６】これを改良するために、図７（ｂ）に示す
方法が提案されている。この方法では、チャネルパッシ
ベーション絶縁膜を２回にわけて成膜とパターニングを
行う。第１のパッシベーション絶縁膜はイオン注入のマ
スクとして十分厚く成膜し、ゲート電極をマスクとする
背面露光によりパターニングする。イオン注入後、第２
のパッシベーション絶縁膜を成膜し、もう１度ゲート電
極をマスクとして背面露光を行うことによりパターニン
グする。これらの２度にわたる背面露光はいずれもゲー
ト電極をマスクとして行うが、上述の目的を達成するた
めには、第２のチャネルパッシベーション絶縁膜は第１
のチャネルパッシベーション絶縁膜を十分覆うように形
成することが必要となる。このためには、１回目の背面
露光で、露光時間・現像時間を十分に長く行うことによ
りパタンを細らせるか、もしくは基板を紫外線に対して
傾斜させることにより、ゲートのパタンをずらして転写
するかのいずれかの方法を用いてきた。この方法を用い
ることにより、短チャネルにおいても安定に動作するＴ
ＦＴを自己整合的に形成することができた。

【０００７】

【発明が解決しようとする課題】上記の薄膜電界効果型
トランジスタを作成する過程において、不純物導入を行
う際と、ソース・ドレイン電極の金属シリサイドを形成
する際とで、２種類のチャネルパッシベーション絶縁膜
を用いている。これらのチャネルパッシベーション絶縁
膜は、必ずしも最終的なトランジスタの状態で必要とは
限らない。

【０００８】薄膜電界効果型トランジスタは液晶表示素
子の画素のスイッチング素子などのような使われ方をす
る場合が多く、トランジスタ部に凹凸があるとこの部分
で液晶配向が乱れるなどの現象が発生する。このためで
きる限り凹凸が少ないことが望ましい。また不必要な膜
があると、膜応力などにより信頼性の劣化や膜はがれに
よる歩留まりの低下などが引き起こされることがある。
従って、不必要な膜を除いて最終状態のＴＦＴ構造を最
適化する必要がある。

【０００９】本発明の目的は、自己整合型の薄膜電界効
果型トランジスタにおいて、デバイス上の凹凸を最小限
に抑え、かつデバイス信頼性を向上させることのできる
構造と、それを自己整合的に実現する方法を提供するこ
とである。

【００１０】

【課題を解決するための手段】この発明は、絶縁性基板
上に、基板側からゲート電極、ゲート絶縁膜、島状非晶
質シリコン膜の順に配置され、この島状非晶質シリコン
膜上にソース電極およびドレイン電極として金属シリサ
イドがゲート電極に対して自己整合的に配置され、該ソ
ース・ドレイン電極と非晶質シリコン層とのコンタクト
のために不純物導入を行い低抵抗化した領域を有し、こ
の不純物導入領域が該ソース・ドレイン電極よりチャネ
ルよりに３００Ａ以上広がっている構造を有する自己整
合型薄膜電界効果型トランジスタにおいて、該構造を作
成する過程でチャネル上に形成した非晶質絶縁膜をすべ
て除去してある薄型電界効果型トランジスタである。

【００１１】さらに、絶縁性基板上に、基板側からゲー
ト電極、ゲート絶縁膜、島状非晶質シリコン膜の順に配
置され、該島状非晶質シリコン膜上にソース電極および
ドレイン電極として金属シリサイドがゲート電極に対し
て自己整合的に配置され、該ソース・ドレイン電極と非
晶質シリコン層とのコンタクトのために不純物導入を行
い低抵抗化した領域を有し、この不純物導入領域が該ソ
ース・ドレイン電極よりチャネルよりに３００Ａ以上広
がっている構造を有する自己整合型薄膜電界効果型トラ
ンジスタにおいて、該構造を作成する過程でチャネル上
に作成した非晶質絶縁膜のうち、不純物導入を行ってい
ないチャネルの非晶質シリコン層に接している領域に限
定して残し、それ以外の領域で該非晶質絶縁膜を除去し
てある薄膜電界効果型トランジスタである。

【００１２】さらに、絶縁性基板上に、基板側からゲー
ト電極、ゲート絶縁膜、島状非晶質シリコン膜の順に配
置され、該島状非晶質シリコン膜上のソース電極および
ドレイン電極として金属シリサイドがゲート電極に対し
て自己整合的に配置され、該ソース・ドレイン電極と非
晶質シリコン層とのコンタクトのために不純物導入を行
い低抵抗化した領域を有し、この不純物導入領域が該ソ
ース・ドレイン電極よりチャネルよりに３００Ａ以上広
がっている構造を有する自己整合型薄膜電界効果型トラ
ンジスタにおいて、該構造を作成する過程でチャネル上
に作成した非晶質絶縁膜のうち、該ソース・ドレイン電
極を作成する過程で用いた該非晶質絶縁膜を残し、不純
物導入を行う際にマスクとして用いた該非晶質絶縁膜の
一部またはすべてを除去してある薄膜電界効果型トラン
ジスタである。

【００１３】さらに、絶縁性基板上に、基板側からゲー
ト電極、ゲート絶縁膜、島状非晶質シリコン膜の順に配
置され、該島状非晶質シリコン膜上にソース電極および
ドレイン電極として金属シリサイドがゲート電極に対し
て自己整合的に配置され、該ソース・ドレイン電極と非
晶質シリコン層とのコンタクトのために不純物導入を行
い低抵抗化した領域を有し、この不純物導入領域が該ソ
ース・ドレイン電極よりチャネルよりに３００Ａ以上広
がっている構造を有する自己整合型薄膜電界効果型トラ
ンジスタにおいて、該構造を作成する過程でチャネル上
に作成した非晶質絶縁膜のうち、該ソース・ドレイン電
極を作成する過程で用いた非晶質絶縁膜が島状非晶質シ
リコンの端面のゲート電極上の領域を覆っている薄膜電
界効果型トランジスタである。

【００１４】さらに、絶縁性基板上に、基板側からゲー
ト電極、ゲート絶縁膜、島状非晶質シリコン膜の順に配
置され、該島状非晶質シリコン膜上にソース電極および
ドレイン電極として金属シリサイドがゲート電極に対し
て自己整合的に配置され、該ソース・ドレイン電極と非
晶質シリコン層とのコンタクトのために不純物導入を行
い低抵抗化した領域を有し、この不純物導入領域が該ソ
ース・ドレイン電極よりチャネルよりに３００Ａ以上広
がっている構造を有する自己整合型薄膜電界効果型トラ
ンジスタにおいて、該構造を作成する過程でチャネル上
に作成した非晶質絶縁膜の一部もしくは全部を除去した
後、新たに非晶質絶縁膜を堆積させトランジスタ全体を
覆っている薄膜電界効果型トランジスタである。

【００１５】

【作用】ＴＦＴを自己整合的に作成する一つの方法とし
て、ゲート電極形成、ゲート絶縁膜、非晶質シリコン薄
膜を堆積後、チャネル上に背面露光を利用して形成した
パッシベーション絶縁膜をマスクとして不純物導入を行
い、さらに別のパッシベーション絶縁膜を用い、非晶質
シリコンと金属との界面に選択的に金属シリサイドが形
成される性質を利用し、ソース・ドレイン電極として自
己整合的に金属シリサイドを形成する方法がある。

【００１６】本発明の請求項１では、このようにしてＴ
ＦＴのソース・ドレイン電極およびコンタクト層との間
領域の間の自己整合型形成を行った後、その過程で用い
たチャネルパッシベーション絶縁膜を除去した構造を有
することを特徴とする。

【００１７】ＴＦＴの電気特性は、ゲート電極に印加さ
れる電圧で半導体層に誘起されるキャリアにより決定さ
れる。バックチャネルの状態はプロセスの条件によって
変化しうるが、これを制御することにより、バックチャ
ネルに表面準位、固定電荷を非常に少なく制御できる。
このようにバックチャネルが非常に清浄に制御された状
態では、電子状態を安定化させる意味で設けるチャネル
パッシベーション絶縁膜は、必ずしも必要ではない。む
しろ、かなり厚い膜厚で存在することにより、応力によ
る信頼性・歩留まりの劣化等があり、マイナスに作用す
る。

【００１８】このような条件で作成した場合は、ＴＦＴ
を作成する過程で配したパッシベーション絶縁膜を除去
してしまうことにより、最終的な歩留まりを向上させ、
より信頼性の高いＴＦＴアレイを実現できる。また、バ
ックチャネルにパッシベーションが存在しないため、Ｔ
ＦＴの平坦性が増し、液晶ディスプレイなどに用いた場
合にＴＦＴの立体構造に基づく配向乱れなどを、より低
減できる。

【００１９】本発明の請求項２の発明では、作成に用い
たパッシベーション絶縁膜をすべて除去してしまわない
で、ノンドープの非晶質シリコン薄膜上のみに、パッシ
ベーション絶縁膜を残すことを特徴とする。このように
すると、最もバックサーフェスの影響を受けやすいノン
ドープ層が電気的に保護され、バックサーフェスのプロ
セスのマージンが広がる。またプロセスを選択すること
によりこのパッシベーション絶縁膜を非晶質シリコン層
と連続成膜することにより、より安定なバックサーフェ
スを形成することが可能になる。

【００２０】さらに、本発明の請求項３の発明では、作
成に用いたパッシベーション絶縁膜をすべて除去してし
まわないで、不純物導入のマスクとして用いたパッシベ
ーション絶縁膜は除去し、ソース・ドレイン電極を形成
する際に用いたパッシベーション絶縁膜を残すことを特
徴とする。

【００２１】一般的に不純物導入の手段としては、イオ
ン注入法などが用いられる。このため、不純物導入に用
いるマスクとして用いる非晶質絶縁膜はかなり厚くする
必要がある。これを除去することにより、最終的に残る
パッシベーション絶縁膜の膜厚を大幅に低減できる。ま
た、残存するパッシベーション絶縁膜にイオン注入によ
りダメージを受けた領域がないため、より電気的に安定
なＴＦＴを作成できる。

【００２２】さらに、本発明の請求項４の発明では、作
成に用いたパッシベーション絶縁膜のうち、ソース・ド
レイン電極を形成する際に用いたパッシベーション絶縁
膜が、島状非晶質半導体層のゲート電極上の端面を覆っ
ていることを特徴とする。このようにすると、チャネル
の端面が電気的に保護されるため、信頼性がより向上す
る。

【００２３】さらに、本発明の請求項５の発明では、パ
ッシベーション絶縁膜の一部またはすべてを除去したあ
とに、新たに非晶質絶縁膜を堆積させトランジスタ全体
を覆っていることを特徴とする。このようにすると、Ｔ
ＦＴ近傍の電界が強くかかりやすい領域がパッシベーシ
ョン絶縁膜で覆われるため、液晶中の不純物によるＴＦ
Ｔの動作の劣化を防止することができる。

【００２４】

【実施例】図１は、本発明の第１の実施例の薄膜電界効
果型トランジスタのゲート電極に垂直な方向の断面図で
ある。図１の本発明の第１の実施例の薄膜電界効果型ト
ランジスタを作成した例をその構造とともに以下に示
す。図８にこのプロセスの概念図を示す。まず、絶縁性
基板上にクロミウム薄膜をスパッタ法により７００Ａ堆
積させる。ここで、フォトリソグラフィによりゲート電
極のレジストパタン２１を形成する。続いてクロミウム
薄膜を、エッチングによりパターニングしゲート電極１
を形成する（図８（ａ））。

【００２５】レジスト剥離後これを十分に純水で洗浄し
たのち、プラズマＣＶＤ法を用いてゲート絶縁膜２とし
て非晶質窒化シリコン薄膜を４０００Ａ、半導体層とし
てノンドープ非晶質シリコン薄膜３を７００Ａ、第１の
チャネルパッシベーション絶縁膜２２として非晶質窒化
シリコン薄膜を２５００Ａ堆積させる（図８（ｂ））。

【００２６】ここでネガ型の高分子レジスト剤を塗布
後、裏面より紫外線を照射して、非晶質シリコン薄膜７
００Ａを透過した露光光に対してレジストが感光するの
に必要十分な露光時間だけ背面露光を行う。露光後、こ
れを十分に長く現像し、レジストパタンがゲート電極１
のパタンに対して０．５μｍ程度細った形になるように
制御する。このレジストにより、サイドエッチングを５
００Ａ以下にして第１のチャネルパッシベーション絶縁
膜のエッチングを行う。この工程により第１のチャネル
パッシベーション絶縁膜２２がゲート電極１に対して自
己整合的に形成される（図８（ｃ））。

【００２７】レジスト剥離後十分に洗浄した後、加速電
圧２５ｋＶ、ドーズ量４Ｅ１５ｄｏｅｓ／ｃｍ²の条件
でリンをイオン注入する。第１のチャネルパッシベーシ
ョン絶縁膜２２の膜厚は注入イオンの飛程に対して十分
大きく、注入マスクとして機能するので、これにより作
成されるソース・ドレインのｎ型コンタクト領域は第１
のチャネルパッシベーション膜に対して自己整合的に決
定される（図８（ｄ））。ここで、第１のパッシベーシ
ョン絶縁膜はゲート電極に対して自己整合的に形成され
ているので、ｎ型コンタクト領域もまだゲート電極に対
して自己整合的である。

【００２８】イオン注入に引続き、マスクとして用いた
パッシベーション絶縁膜を弗酸を用いて除去する。この
とき、ＴＦＴチャネルになる部分のバックサーフェスは
弗酸により処理されているために、極めて清浄である。
これに続いて、プラズマＣＶＤ法を用いて第２のチャネ
ルパッシベーション絶縁膜２３を５００Ａ堆積させる
（図８（ｅ））。この成膜は２５０℃行うので、成膜時
にイオン注入により受けた非晶質シリコン内部のダメー
ジも回復する。

【００２９】ここでネガ型の高分子レジスト剤を塗布
後、裏面より紫外線を照射して、非晶質シリコン薄膜を
透過した露光光に対してレジストが感光するのに必要十
分な露光時間で背面露光を行う。これを必要最小限度の
現像時間で現像を行い、レジストパタンをゲート電極に
対して、０．２μｍ程度以上細らせないようにする。こ
れをベーク後、このレジストによりサイドエッチングを
５００Ａ以下にして第２のチャネルパッシベーション絶
縁膜のエッチングを行う。これにより、第２のチャネル
パッシベーション絶縁膜２３がゲート電極に対して自己
整合型に形成される（図８（ｆ））。

【００３０】レジスト剥離工程に続いて、この表面は
０．１％に希釈した弗酸に浸し、非晶質シリコン膜の表
面の自然酸化膜を除去した後、速やかにスパッタ法によ
りクロミウム膜を５００Ａ堆積させる。このクロミウム
膜を、図１に示すようにゲート電極から目合わせに問題
にならない程度に十分離れた位置にソース・ドレイン電
極の金属部分にパタンをフォトリソグラフィにより形成
できる（図８（ｇ））。

【００３１】このプロセス中において、第２のチャネル
パッシベーション絶縁膜で覆われていない非晶質シリコ
ン膜の表面でクロミウムとシリコンのアロイ化が進行し
て、低抵抗で安定なクロミウムシリサイドが形成され、
これがソース・ドレイン電極を補う形で機能する。これ
に引き続き、１％に希釈した弗酸に浸し、第２のチャネ
ルパッシベーション絶縁膜をエッチング除去する（図８
（ｈ））。この状態で島状に非晶質シリコン膜をパタン
形成する。

【００３２】以上のプロセスにより図９に示すように良
好な特性を有する非晶質シリコンＴＦＴが形成できた。
しかも、本発明に基づき作成したＴＦＴパッシベーショ
ン絶縁膜が無いため、非常に平坦性に富み、膜応力が少
なく、ＴＦＴ作成の過程で用いたパッシベーション絶縁
膜を残す従来の方式に比べて、これをアレイ化した場合
の信頼性、歩留まりの点で、改良が見られた。

【００３３】図３は本発明の第３の実施例の断面図であ
るが、このＴＦＴは、第１の実施例のＴＦＴの図８
（ｈ）の状態で、第２のパッシベーション絶縁膜をエッ
チングする工程を行わずに、次工程に進むことにより作
成することができる。この場合、第２のパッシベーショ
ン絶縁膜が最終的な構造で残り、平坦性の点で請求項１
の発明に比べて劣るが、最終的な構造でＴＦＴのチャネ
ル部のバックサーフェスがパッシベートされているた
め、この後にＴＦＴを応用する工程での、ＴＦＴの信頼
性の劣化に対してより安定な構造である。

【００３４】図２は、本発明の第２の実施例の薄膜電界
効果型トランジスタの断面図である。このＴＦＴを作成
した例を以下に示す。図１０にこのプロセスの概念図を
示す。まず、絶縁性基板上にゲート電極を形成してお
き、この上にプラズマＣＶＤ法を用いて、ゲート絶縁膜
として非晶質窒化シリコン膜を４０００Ａ、ノンドープ
の非晶質シリコン膜を７００Ａ、さらに第１のパッシベ
ーション絶縁膜２４として弗酸によるエッチングレート
が遅くなる条件で窒化シリコン膜を５００Ａ、さらに第
２のパッシベーション絶縁膜２５として、弗酸によるエ
ッチングレートがこれに比べて１０倍以上早くなる条件
で窒化シリコン膜を２０００Ａ堆積する（図１０
（ａ））。

【００３５】ここでネガ型の高分子レジスト剤を塗布
後、裏面より紫外線を照射して非晶質シリコン薄膜７０
０Ａを透過した露光光に対してレジストが感光するのに
必要十分な露光時間だけ背面露光を行う。露光後、これ
を十分に長く現像し、レジストパタンがゲート電極のパ
タンに対して０．５μｍ程度細った形になるように制御
する。このレジストにより、サイドエッチングを５００
Ａ以下にして第１および第２のチャネルパッシベーショ
ン絶縁膜のエッチングを行う。この工程により第１およ
び第２のチャネルパッシベーション絶縁膜がゲート電極
に対して自己整合的に形成される（図１０（ｂ））。

【００３６】レジスト剥離後十分に洗浄した後、加速電
圧２５ｋＶ、ドーズ量４Ｅ１５ｄｏｓｅ／ｃｍ²の条件
でリンをイオン注入する。第１のチャネルパッシベーシ
ョン絶縁膜の膜厚は注入イオンの飛程に対して十分大き
く、注入マスクとして機能するので、これにより作成さ
れるソース・ドレインのｎ型コンタクト領域は第１のチ
ャネルパッシベーションに対して自己整合的に決定され
る（図１０（ｃ））。ここで、第１および第２のパッシ
ベーション絶縁膜はゲート電極に対して自己整合的に形
成されているので、ｎ型コンタクト領域もまたゲート電
極に対して自己整合的である。

【００３７】ここで、第２のパッシベーション絶縁膜の
うち、イオン注入を受けた部分はさらに弗酸に対するエ
ッチングレートが速くなる。このことを利用して、希弗
酸により第２のパッシベーション絶縁膜のみを選択的に
エッチングする。この時、弗酸の濃度を調節することに
より第１のパッシベーション絶縁膜をほとんどエッチン
グしないようにコントロールできる。これに続いて、プ
ラズマＣＶＤ法を用いて第３のチャネルパッシベーショ
ン絶縁膜２６を５００Ａ堆積させる（図１０（ｄ））。
この成膜は２５０℃で行うので、成膜時にイオン注入に
より受けた非晶質シリコン内部のダメージも回復する。

【００３８】ここでネガ型の高分子レジスト剤を塗布
後、裏面より紫外線を照射して、非晶質シリコン薄膜を
透過した露光光に対してレジストが感光するのに必要十
分な露光時間で背面露光を行う。これを必要最小限度の
現像時間で現像を行い、レジストパタンをゲート電極に
対して、０．２μｍ程度以上細らせないようにする。こ
れをベーク後、このレジストによりサイドエッチングを
５００Ａ以下にして第３のチャネルパッシベーション絶
縁膜のエッチングを行う。これにより、第３のチャネル
パッシベーション絶縁膜２６がゲート電極に対して自己
整合的に形成される（図１０（ｅ））。

【００３９】レジスト剥離工程に続いて、この表面は
０．１％に希釈した弗酸に浸し、非晶質シリコン膜の表
面の自然酸化膜を除去した後、速やかにスパッタ法によ
りクロミウム膜を５００Ａ堆積させる。このクロミウム
膜を、図２に示すようにゲート電極から目合わせに問題
にならない程度に十分離れた位置にソース・ドレイン電
極の金属部分のパタンをフォトリソグラフィにより形成
できる。（図１０（ｆ））。

【００４０】このプロセス中において、第２のチャネル
パッシベーション絶縁膜で覆われていない非晶質シリコ
ン膜の表面でクロミウムとシリコンのアロイ化が進行し
て、低抵抗で安定なクロミウムシリサイドが形成され、
これがソース・ドレイン電極を補う形で機能する。これ
に引き続き、１％に希釈した弗酸に浸し、第３のチャネ
ルパッシベーション絶縁膜をエッチング除去する（図１
０（ｇ））。この状態で不必要な部分の非晶質シリコン
膜をドライエッチングにより除去する。

【００４１】この場合、第１のパッシベーション絶縁膜
９が最終的な構造でノンドープ非晶質シリコン層を覆う
形で残っているため、平坦性の点では請求項１の発明に
比べて劣るが、最終的な構造でＴＦＴのチャネル部のバ
ックサーフェスがパッシベートされているため、この後
にＴＦＴを応用する工程での、ＴＦＴの信頼性の劣化に
対してより安定な構造である。また請求項３の発明に比
べて、パッシベーション絶縁膜の構造が複雑になるが、
最終的にチャネルをパッシベートしている絶縁膜がノン
ドープ層に対して連続的に形成されているため、信頼性
の点で請求項３のＴＦＴに比べさらに安定なものが得ら
える。さらに、図１０（ｆ）の段階で止めておけば、本
発明の請求項３の別の実施例を与える。この場合、パッ
シベーション膜厚は増加するが、工程数が減少する利点
がある。

【００４２】図４は、本発明の第４の実施例の薄膜電界
効果型トランジスタの断面図である。このＴＦＴを作成
した例を以下に示す。図１１にプロセスの概念図を示
す。まず、絶縁性基板上にゲート電極形成後、ゲート絶
縁膜、非晶質シリコン膜、第１のパッシベーション絶縁
膜を堆積し、１回目の背面露光により第１のパッシベー
ション絶縁膜をゲート電極に対して自己整合的に形成
後、第１のパッシベーション絶縁膜をマスクとしてリン
をイオン注入によりソース・ドレイン領域に導入する。

【００４３】この状態で、島状に非晶質シリコン膜を加
工するために、フォトレジストをパターニングする。し
かる後に、ドライエッチング法により、この形状に第１
のパッシベーション絶縁膜２７、非晶質シリコン膜を島
状化する（図１１（ａ））。レジスト剥離後これを十分
に洗浄し、プラズマＣＶＤ法により第２のパッシベーシ
ョン絶縁膜として非晶質窒化シリコン膜を５００Ａ堆積
する（図１１（ｂ））。

【００４４】ここでネガ型の高分子レジスト剤を塗布
後、裏面より紫外線を照射して、非晶質シリコン薄膜を
透過した露光光に対してレジストが感光するのに必要十
分な露光時間で背面露光を行う。これを必要最小限度の
現像時間で現像を行い、レジストパタンをゲート電極に
対して、０．２μｍ程度以上細らせないようにする。こ
れをベーク後、このレジストによりサイドエッチングを
５００Ａ以下にして第２のチャネルパッシベーション絶
縁膜のエッチングを行う。これにより、第２のチャネル
パッシベーション絶縁膜２８がゲート電極に対して自己
整合的に形成される（図１１（ｃ））。この時、第２の
チャネルパッシベーション絶縁膜は、ゲート電極上の島
状非晶質シリコン膜の端面も覆っている。

【００４５】レジスト剥離工程に続いて、この表面は
０．１％に希釈した弗酸に浸し、非晶質シリコン膜の表
面の自然酸化膜を除去した後、速やかにスパッタ法によ
りクロミウム膜を５００Ａ堆積させる。このクロミウム
膜を、図２に示すようにゲート電極から目合わせに問題
にならない程度に十分離れた位置にソース・ドレイン電
極の金属部分のパタンをフォトリソグラフィにより形成
できる（図１１（ｄ））。

【００４６】このプロセス中において、第２のチャネル
パッシベーション絶縁膜で覆われていない非晶質シリコ
ン膜の表面でクロミウムとシリコンのアロイ化が進行し
て、低抵抗で安定なクロミウムシリサイドが形成され、
これがソース・ドレイン電極を補う形で機能する。また
この工程で、島状非晶質シリコン膜の端面にもクロミウ
ムシリサイドが形成されるが、ゲート電極上では第２の
チャネルパッシベーション絶縁膜が端面を覆っているた
め、クロミウムシリサイドは形成されず、これによりＴ
ＦＴのソース・ドレイン間のショートを防ぐことができ
る。

【００４７】以上のプロセスにより図９に示すように良
好な特性を有する非晶質シリコンＴＦＴが形成できた。
しかも、本発明に基づき作成したＴＦＴは、パッシベー
ション絶縁膜がチャネル部の端面を覆っているため、こ
のＴＦＴを応用するために行う後工程におけるＴＦＴの
信頼性の向上に対して大きな効果があった。

【００４８】非晶質シリコン膜の島状化においては、ド
ライエッチング法を用いることにより選択性や精度が増
す。この時、プラズマを用いるためチャージアップなど
の影響で、金属電極がクロスしてる部分があると両金属
電極の間に過大な電流が流れ、この金属電極間の短絡が
起き欠陥を引き起こす原因となる。このため、エッチン
グに用いるプラズマの条件は非常に厳しい制約がある。

【００４９】本発明に基づきＴＦＴを作成する過程で
は、ソース・ドレイン電極を形成する前に、非晶質シリ
コン膜の島状化を行うため、この順序を逆に行う場合に
比べて、短絡が起きやすい箇所は非常に少なくなり、ド
ライエッチングのプロセスマージンが広がる。

【００５０】図５は、本発明の第５の実施例の薄膜電界
効果型トランジスタの断面図で、このＴＦＴは第１の実
施例から第４の実施例で作成したＴＦＴに対して、パッ
シベーション絶縁膜として、非晶質窒化シリコン膜をプ
ラズマＣＶＤ法で１０００Ａから１００００Ａ程度堆積
することにより作成することができる。本発明に基づき
作成した非晶質シリコンＴＦＴは、パッシベーション絶
縁膜がＴＦＴ全体を覆っているため、第１から第４の実
施例のＴＦＴに比べ、さらに後工程においてより信頼性
がある。

【００５１】

【発明の効果】このようにして、第１の実施例の自己整
合型非晶質シリコンＴＦＴでは、作成に用いたパッシベ
ーション絶縁膜を除去してしまうため、膜応力が少な
く、歩留まり・信頼性の点で改良があり、またＴＦＴの
平坦性が増すため、液晶ディスプレイなどに用いた場
合、ＴＦＴの立体的構造に基づく配向乱れを少なくする
などの効果があった。

【００５２】また第２の実施例の自己整合型非晶質シリ
コンＴＦＴでは、作成に用いたパッシベーション絶縁膜
のうち、チャネルのノンドープ非晶質シリコン膜に接し
ている領域に限定して、残しているので、ＴＦＴを応用
する後工程でチャネルのバックサーフェスの電子状態を
安定に保つことができ、信頼性が向上した。

【００５３】また第３の実施例の自己整合型非晶質シリ
コンＴＦＴでは、作成に用いたパッシベーション絶縁膜
のうち、イオン注入のマスクとなる厚いパッシベーショ
ン絶縁膜を除去し、ソース・ドレイン電極の金属シリサ
イドをゲート電極に対して自己整合的に形成するときに
用いる薄いパッシベーション絶縁膜を残すため、簡略な
工程でより薄いチャネルパッシベーション絶縁膜が形成
でき、信頼性が向上した。

【００５４】また第４の実施例の自己整合型非晶質シリ
コンＴＦＴでは、ソース・ドレイン電極の金属シリサイ
ドをゲート電極に対して自己整合的に形成するときに用
いるパッシベーション絶縁膜が、島状非晶質シリコン膜
のゲート電極上の端面を覆っているため、チャネル全体
がパッシベーションで覆われ、後工程での信頼性が向上
した。

【００５５】また第５の実施例の自己整合型非晶質シリ
コンＴＦＴでは、全体にパッシベーション絶縁膜がさら
に覆っているためさらに信頼性が向上した。

【図面の簡単な説明】

【図１】本発明の第１の実施例の薄膜電界効果型トラン
ジスタのゲート電極に垂直方向の断面図である。

【図２】本発明の第２の実施例の薄膜電界効果型トラン
ジスタのゲート電極に垂直方向の断面図である。

【図３】本発明の第３の実施例の薄膜電界効果型トラン
ジスタのゲート電極に垂直方向の断面図である。

【図４】本発明の第４の実施例の薄膜電界効果型トラン
ジスタのゲート電極に平行方向の断面図である。

【図５】本発明の第５の実施例の薄膜電界効果型トラン
ジスタのゲート電極に垂直な方向の断面図である。

【図６】（ａ）は、従来技術からなる自己整合型ＴＦＴ
の断面図を示し、（ｂ）は、ＴＦＴのＯＦＦ電流を下げ
るために、改良した自己整合型ＴＦＴの断面図を示した
ものである。

【図７】（ａ），（ｂ）は、チャネルパッシベーション
絶縁膜を２層化し、自己整合型ＴＦＴを作成した従来例
を示した断面図である。

【図８】（ａ）〜（ｈ）は本発明の図１に示した第１の
実施例の製造工程を示した断面図である。

【図９】本発明の薄膜電界効果型トランジスタのゲート
電圧−ドレイン電流特性を示した図である。

【図１０】（ａ）〜（ｇ）は、本発明の図２に示した第
２の実施例の製造工程を示した断面図である。

【図１１】（ａ）〜（ｄ），（ａ）′〜（ｄ）′は本発
明の図４に示す第４の実施例の構造工程を示す２方向の
断面図である。

【符号の説明】

１ゲート電極２ゲート絶縁膜３島状非晶質シリコン膜４ｎ型非晶質シリコン層５金属シリサイド６ソース・ドレイン電極７，１２除去した第１のパッシベーション膜８，１０除去した第２のパッシベーション膜９，１４，２２，２４，２７第１のパッシベーショ
ン膜１１除去した第３のパッシベーション膜１３，１５，２３，２５，２８第２のパッシベーシ
ョン膜１６新たに施したパッシベーション膜１７電界が集中しやすい部分１８パッシベーション膜１９第１のパッシベーション絶縁膜２０第２のパッシベーション絶縁膜２１フォトレジスト２６第３のパッシベーション膜

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に、基板側からゲート電
極、ゲート絶縁膜、島状非晶質シリコン膜の順に配置さ
れ、該島状非晶質シリコン膜上にソース電極およびドレ
イン電極として金属シリサイドがゲート電極に対して自
己整合的に配置され、該ソース・ドレイン電極と非晶質
シリコン層とのコンタクトのために不純物導入を行い低
抵抗化した領域を有し、この不純物導入領域が該ソース
・ドレイン電極よりチャネルよりに３００Ａ以上広がっ
ている構造を有する自己整合型薄膜電界効果型トランジ
スタにおいて、該構造を作成する過程でチャネル上に形
成した非晶質絶縁膜をすべて除去してあることを特徴と
する薄膜電界効果型トランジスタ。
【請求項２】絶縁性基板上に、基板側からゲート電
極、ゲート絶縁膜、島状非晶質シリコン膜の順に配置さ
れ、該島状非晶質シリコン膜上にソース電極およびドレ
イン電極として金属シリサイドがゲート電極に対して自
己整合的に配置され、該ソース・ドレイン電極と非晶質
シリコン層とのコンタクトのために不純物導入を行い低
抵抗化した領域を有し、この不純物導入領域が該ソース
・ドレイン電極よりチャネルよりに３００Ａ以上広がっ
ている構造を有する自己整合型薄膜電界効果型トランジ
スタにおいて、該構造を作成する過程でチャネル上に作
成した非晶質絶縁膜のうち、不純物導入を行っていない
チャネルの非晶質シリコン層に接している領域に限定し
て残し、それ以外の領域で該非晶質絶縁膜を除去してあ
ることを特徴とする薄膜電界効果型トランジスタ。
【請求項３】絶縁性基板上に、基板側からゲート電
極、ゲート絶縁膜、島状非晶質シリコン膜の順に配置さ
れ、該島状非晶質シリコン膜上にソース電極およびドレ
イン電極として金属シリサイドがゲート電極に対して自
己整合的に配置され、該ソース・ドレイン電極と非晶質
シリコン層とのコンタクトのために不純物導入を行い低
抵抗化した領域を有し、この不純物導入領域が該ソース
・ドレイン電極よりチャネルよりに３００Ａ以上広がっ
ている構造を有する自己整合型薄膜電界効果型トランジ
スタにおいて、該製造を作成する過程でチャネル上に作
成した非晶質絶縁膜のうち、該ソース・ドレイン電極を
作成する過程で用いた該非晶質絶縁膜を残し、不純物導
入を行う際にマスクとして用いた該非晶質絶縁膜の一部
またはすべてを除去してあることを特徴とする薄膜電界
効果型トランジスタ。
【請求項４】絶縁性基板上に、基板側からゲート電
極、ゲート絶縁膜、島状非晶質シリコン膜の順に配置さ
れ、該島状非晶質シリコン膜上にソース電極およびドレ
イン電極として金属シリサイドがゲート電極に対して自
己整合的に配置され、該ソース・ドレイン電極と非晶質
シリコン層とのコンタクトのために不純物導入を行い低
抵抗化した領域を有し、この不純物導入領域が該ソース
・ドレイン電極よりチャネルよりに３００Ａ以上広がっ
ている構造を有する自己整合型薄膜電界効果型トランジ
スタにおいて、該構造を作成する過程でチャネル上に作
成した非晶質絶縁膜のうち、該ソース・ドレイン電極を
作成する過程で用いた非晶質絶縁膜が島状非晶質シリコ
ンの端面のゲート電極上の領域を覆っていることを特徴
とする薄膜電界効果型トランジスタ。
【請求項５】絶縁性基板上に、基板側からゲート電
極、ゲート絶縁膜、島状非晶質シリコン膜の順に配置さ
れ、該島状非晶質シリコン膜上にソース電極およびドレ
イン電極として金属シリサイドがゲート電極に対して自
己整合的に配置され、該ソース・ドレイン電極と非晶質
シリコン層とのコンタクトのために不純物導入を行い低
抵抗化した領域を有し、この不純物導入領域が該ソース
・ドレイン電極よりチャネルよりに３００Ａ以上広がっ
ている構造を有する自己整合型薄膜電界効果型トランジ
スタにおいて、該構造を作成する過程でチャネル上に作
成した非晶質絶縁膜の一部もしくは全部を除去した後、
新たに非晶質絶縁膜を堆積させトランジスタ全体を覆っ
ていることを特徴とする薄膜電界効果型トランジスタ。