KR100204694B1 - 유기물 칩 캐리어의 제조방법 - Google Patents

유기물 칩 캐리어의 제조방법 Download PDF

Info

Publication number
KR100204694B1
KR100204694B1 KR1019950041786A KR19950041786A KR100204694B1 KR 100204694 B1 KR100204694 B1 KR 100204694B1 KR 1019950041786 A KR1019950041786 A KR 1019950041786A KR 19950041786 A KR19950041786 A KR 19950041786A KR 100204694 B1 KR100204694 B1 KR 100204694B1
Authority
KR
South Korea
Prior art keywords
resin layer
thickness
cavity
photosensitive resin
layer
Prior art date
Application number
KR1019950041786A
Other languages
English (en)
Other versions
KR960019549A (ko
Inventor
시라이마사하루
데라다겐지
즈카다유타카
즈치타슈헤이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR960019549A publication Critical patent/KR960019549A/ko
Application granted granted Critical
Publication of KR100204694B1 publication Critical patent/KR100204694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

비어 홀에 대한 도전층의 부착을 용이하게, 또한 균일하게 실행하기 위한 비어 홀을 거의 주발형 형성으로 하는데에 바람직한 유기물 칩 캐리어의 제조방법을 제공한다. 감광성 수지(3)가 최종적으로 절연층으로서 필요한 두께에 후속공정인 감광성 수지(3)의 연삭에 의해 제거되는 두께를 더한 두께로 되도록 기판(1) 위에 형성된다. 이어서 감광성 수지(3)에 노광·현상·에칭에 의해 소정의 패턴으로 공동을 형성하며, 공동(8)이 형성된 감광성 수지(3)를 열경화시킨다. 그후 도면에서 파선으로 도시하는 광경화층(6a)과 열경화층(3a)의 일부를 연삭제거하면, 거의 주발형 형상의 비어 홀(9)이 형성된다.

Description

유기물 칩 캐리어의 제조방법.
제1도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서의 감광성 수지층의 형성 공정을 도시한 단면도.
제2도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서의 노광 공정을 도시한 단면도.
제3도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서의 현상 공정을 도시한 단면도.
제4도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서의 제거 공정을 도시한 단면도.
제5도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서 비어 홀을 포함하는 면에 도전층을 형성하는 공정을 도시한 단면도.
제6도는 본 발명에 따른 유기물 칩 캐리어의 제조방법에 있어서의 제5도의 도전층을 패터닝하는 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 구리 단자(copper terminal)
3 : 감광성 수지 5 : 마스크
6 : 광 경화층 7 : 구멍
8 : 공동(cavity) 9 : 비어 홀(via hole)
10 : 도전층
본 발명은 인쇄 회로 기판과 같은 유기물 칩 캐리어를 제조하는 방법에 관한 것으로서, 특히 유기물 칩 캐리어의 절연층내에 실질적으로 주발형(bowl-shaped)인 비어 홀을 형성하는 방법에 관한 것이다.
인쇄 회로 기판과 같은 유기물 칩 캐리어의 절연층에 신호 접속을 위해 비어홀을 형성하는 경우, 비어 홀의 측벽상에 도전층이 균일한 두께로 쉽게 적층되도록 비어 홀의 개구부를 바닥부 보다도 넓게 하며, 이 바닥부의 경사를 완만하게 만들기 위하여 특별한 처리 공정이 이루어지고 있다.
종래에 이와 같은 처리 수단으로서 (1) 감광성 수지를 레지스터에 의해 패터닝한 후, 감광성 수지에 열을 가하여 연화시켜, 비어 홀의 하부를 느슨하게 하는 것에 의해 하부의 개구부를 윗쪽으로 향하여 넓힘과 동시에 하부의 바닥부 경사를 완만하게 하는 방법과, (2) 절연층 위에 레지스트를 칠해 패터닝한 후, 또한 별도의 저점도(low viscosity) 레지스트를 입혀 레지스트의 바닥부에 완만한 경사를 형성하며, 그후에 드라이 에칭에 의해 레지스트 바닥부의 경사를 따라 하부의 절연층에 형성하는 방법이 알려져 있다.
그러나 상기 (1) 방법의 경우 감광성 수지를 열에 의해 연화시키는 것이기 때문에 가열온도나 가열시간 등에 의해 비어 홀의 하부를 원하는 형상으로 만드는 것이 곤란하며, 반면 상기 (2) 방법의 경우 통상의 레지스트에 의한 처리 이외에 별도의 저점도 레지스트에 의한 처리를 필요로 하여 처리 공정이 복잡하게 되는 문제가 있다.
본 발명의 목적은 유기물 칩 캐리어의 절연층내에 비어 홀을 상대적으로 간단히 형성하는 방법으로서, 비어 홀의 측벽상에 도전성 층을 쉽고 용이하게 적층시키는 방법을 제공함에 있다.
상기한 목적을 달성하기 위해 본 발명에 따른 유기물 칩 캐리어의 제조방법은 ① 감광성 수지를 포함하는 수지층을 기판상에 적층시키는 공정-여기서, 감광성 수지는 상부 표면상에 위치하며, 수지층은 제1두께보다 큰 두께를 가짐-과, ② 수지층을 노광·현상·에칭하여 소정의 패턴으로 공동을 형성하는 공정과, ③ 공동을 형성한 수지층을 열경화시키는 공정과, ④ 열경화된 수지층이 제1두께가 될 때까지 그 일부를 제거하므로써, 공동의 일부로 구성되는 비어 홀을 형성하는 공정을 포함한다.
또한, 바람직하게는 본 발명에 따라 유기물 칩 캐리어를 제조하는 방법에 있어서, 에칭은 수지층의 두께 방향과 거의 직교하는 방향으로 부분적으로 이루어져서, 비어 홀의 개구부의 면적이 바닥의 면적보다도 크다.
기판 위에 수지층을 형성하는 경우에, 수지층을 형성하는 수지는 감광성 수지 단독, 또는 비감광성 수지의 표면에 감광성 수지가 얇게 코팅된 수지층으로 이루어질 수 있다. 이 수지층의 제1두께는 예를 들어, 최종 절연층의 두께이다. 기판 위에 수지층을 형성하는 경우 제1두께 이상의 두께로 수지층을 형성한다.
감광성 수지에 노광·현상·에칭에 의해 소정의 패턴으로 공동을 형성하는 공정에 있어서, 에칭은 수지층의 두께 방향으로 뿐만 아니라 두께 방향과 직교하는 방향으로도 진행한다. 이 에칭에 의해 형성되는 공동은 수지층의 두께 길이 보다도 약간 긴 길이를 직경으로 하는 거의 원형의 단면을 갖는다.
그후, 수지층을 열경화시키면 절삭 처리가 가능하게 된다. 이어서 광경화층과 열경화층의 일부가 제거(연삭)되어 실질적으로 원형인 공동의 실질적으로 윗쪽 절반인 부분이 제거되면, 실질적으로 주발형인 홀이 공동으로부터 형성된다.
이하, 본 발명의 실시예를 도면에 기초하여 설명한다. 제1도 내지 제6도는 본 발명에 따른 유기물 칩 캐리어의 제조방법의 한 실시예를 도시하는 주요부 공정도이다.
제1도에 있어서, 절연체 기판(1) 위에 구리가 도금되며 패터닝에 의해 소정의 위치에 구리 단자(2)가 형성된다. 이 구리 단자(2)는 뒤에 비어 홀이 형성되는 도전층을 접속하기 위한 배선의 단자로 된다.
제2도에 있어서, 구리 단자(2)가 형성된 기판(1) 표면에 감광성 수지(3)가 도포된다. 이 감광성 수지(3)의 두께는 최종적으로 절연층으로서 필요한 두께에 후속 공정인 감광성 수지의 절삭 가공을 위한 두께를 더한 층 두께로 되어 있으며, 통상의 절연층으로써 필요한 감광성 수지의 두께 보다 두껍게 되어 있다. 감광성 수지(3)로는, 예를 들어 치바 가이드(Chiba-Geigy Ltd.)에서 시판되고 있는 감광성 에폭시 수지(상표명 : Probimer 52)등이 사용된다. 이어서 감광성 수지(3)에 대하여 1차 열처리가 수행된다. 이러한 1차 열처리는 감광성 수지(3)와 패터닝을 위한 마스크(5) 사이의 부착을 저지하기 위한 처리이다.
그리고 비어 홀 형성용 마스크(5)가 구리 단자(2)에 대응하는 위치에 배치되며, 그후 감광성 수지(3)는 마스크(5)를 통하여 노광된다. 이것에 의해 비어 홀이 형성되는 마스크(5) 위치 이외의 부위(구멍(4))가 노광되며, 광경화된다. 이 광경화에 의해 형성되는 광경화층(6)은 감광성 수지(3)의 표면에 형성된다.
제3도에 있어서, 현상액에 의해 감광성 수지(3)의 표면에서 광경화되지 않은 부분이 현상된다. 마스크(5) 직경에 실질적으로 해당하는 직경을 갖는 구멍(7)이 광경화되지 않은 영역에 열린다. 이 구멍(7)을 통하여 현상액이 감광성 수지(3)로 침투하여 감광성 수지(3)를 에칭하므로써 공동(8)을 형성한다. 이 경우, 구멍(7)의 직경은 감광성 수지(3)의 하부에 위치하는 구리 단자(2)에 공동(8)이 도달하도록 한다.
현상액의 에칭에 의해 공동(8)을 형성하는 경우, 감광성 수지(3)에 형성되는 공동(8)의 깊이 방향에 대하여 거의 직교하는 방향으로도 에칭(사이드 에칭)이 이루어지며, 제3도에 도시된 바와 같이 단면이 거의 아치 형상을 갖는다. 즉, 이때의 공동(8)의 단면 형상은, 감광성 수지(3)의 층 두께보다도 약간 긴 길이를 직경으로 하는 거의 원형 형상으로 되며 구리 단자(2) 부근 공동(8)의 바닥부는 완만한 경사를 갖는다.
이어서 제4도에 있어서, 감광성 수지(3)를 완전히 경화시킨 후 절연층으로 필요한 두께를 남기어 도면에서 파선으로 도시하듯이 광경화층(6a)과 열경화층(3a)의 일부를 연삭한다. 이 공정에 의해 제4도에 도시하듯이 완전히 경화된 감광성 수지(3)에 형성된 공동(8)의 대략 상부 절반 정도가 연삭제거 되며, 공동(8)의 일부로 구성되는 비어 홀(9)이 형성된다. 이 비어 홀(9)의 형상은 그 개구부의 면적이 바닥부의 면적보다도 크며, 그 깊이 방향으로 서서히 면적이 작아짐과 함께 바닥부의 경사는 완만하여 그의 주발형으로 되어 있다.
이 비어 홀(9)을 형성한 상태에서 제5도에 도시하듯이 표면에 도금을 실행하여, 구리 단자(2)와 표면의 구리 도금(10)이 비어 홀(9) 내면의 구리 도금층을 거쳐 접속된다. 이 공정에서는 구리 도금층이 비어 홀(9)의 내주면에 균일한 두께로 형성된다.
이어서 제6도에 도시된 바와 같이 감광성 수지(3)의 상부 표면상의 구리 도금(10)은 구리 단자(2)에 필요로 하는 전기 접속을 형성하도록 패터닝된다.
본 발명에 있어서, 제1도에 있어서의 감광성 수지(3)의 층은 절연층으로서 최종적으로 필요한 두께에, 제4도에 있어서의 연삭 수단에 의해 연삭되는 두께를 더한 총 두께로 설정된다. 따라서, 제4도에 있어서, 연삭 후의 경화된 감광성 수지(3)의 두께는 절연층으로서 필요한 두께로 된다.
제4도에 있어서, 연삭 수단에 의해 연삭되는 것은 광경화층과 열경화층의 일부이다. 그러나 감광성 에폭시 수지(Probimer 52)와 같이 표면층만 광경화되는 수지의 경우 연삭되는 절연층의 두께는 예를 들면, 절연층의 표면 즉, 광경화층(6)의 상부 표면에서 5㎛ 이상, 보다 바람직하게는 10㎛ 이상이다.
상기한 실시예에 있어서는 기판(1)상의 광 조사에 의해 표면층만 광경화되는 감광성 수지가 제공된 예를 도시하였지만 본 발명은, 기판(1) 위에 설치된 절연층이 비감광성 수지와 그 표면에 얇게 코팅된 감광성 수지로 구성된 수지인 경우도 포함한다. 이 경우 비감광성 수지층의 표면에 감광성 수지를 코팅하고, 본 발명에 있어서의 연삭 가공에 의해 적어도 감광성 수지층을 연삭하여 잔존하는 비감광성 수지층의 두께가 최종적인 절연층의 두께로 되도록 할 수 있다.
또한 본 발명에 있어서의 감광성 수지에는 이중화 반응 수지(dimerization resin)가 적절하게 사용될 수 있다. 이 수지와 함께 다른 수지를 사용하고 에칭 마스크를 조합하여 유사한 효과를 얻을 수 있다.
상기한 바와 같은 본 발명에 의하면, 연삭과 같은 두께 조정 공정만을 요하는 방법에 의해 도전층이 균일한 두께를 갖는 주발형 비어 홀을 용이하게 제공할 수 있다는 효과가 있다.

Claims (9)

  1. 유기물 칩 캐리어를 제조하는 방법에 있어서, ① 감광성 수지를 포함하는 수지층을 기판에 형성하는 공정-여기서, 상기 수지층은 상기 기판의 상부 표면상에 위치하며, 제1두께보다 큰 두께를가짐-과, ② 상기 수지층을 노광·현상·에칭하여 상기 수지층상에 소정의 패턴으로 공동을 형성하는 공정과, ③ 공동을 형성한 상기 수지층을 열경화시키는 공정과, ④ 상기 열경화된 수지층이 상기 제1두께로 될 때까지 그 일부를 제거시켜서, 상기 공동의 일부로 구성되는 비어 홀(via hole)을 형성하는 공정을 포함하는 유기물 칩 캐리어의 제조방법.
  2. 제1항에 있어서, 상기 에칭은 상기 수지층의 두께 방향과 실질적으로 직교하는 방향으로 적어도 부분적으로 수행되는 유기물 칩 캐리어의 제조방법.
  3. 제1항에 있어서, 상기 비어 홀은 그 개구부의 면적이 바닥부의 면적보다도 큰 유기물 칩 캐리어의 제조방법.
  4. 유기물 칩 캐리어를 형성하는 방법에 있어서, ① 절연 기판을 제공한 공정과, ② 상기 기판 위에 도전 단자를 형성하는 공정과, ③ 상기 기판과 상기 도전 단자 위에 수지층을 형성하는 공정-여기서, 상기 수지층은 감광성 부분을 포함하며, 제1두께보다 큰 두께를 가짐-과, ④ 상기 수지층을 노광·현상·에칭하여 상기 수지층내에 적어도 하나의 공동을 형성하는 공정-여기서, 상기 적어도 하나의 공동은 상기 도전 단자 위에 위치함-과, ⑤ 상기 수지층을 경화시키는 공정과, ⑥ 상기 경화된 수지층이 상기 제1두께로 되도록 그 일부를 제거시켜서 상기 적어도 하나의 공동으로부터 비어를 형성하는 공정-여기서, 상기 비어는 상기 수지층의 상기 제1두께 전체에 걸쳐 형성됨-과, ⑦ 상기 비어내와 상기 도전 단자상에 도선 재료를 도금하는 공정을 포함하는 유기물 칩 캐리어 형성방법.
  5. 제4항에 있어서, 상기 공동은 아치형의 측벽을 갖도록 형성되는 유기물 칩 캐리어의 형성방법.
  6. 제4항에 있어서, 상기 경화된 수지층의 일부를 제거시키는 공정은 상기 수지층을 연삭하는 과정을 포함하는 유기물 칩 캐리어 형성방법.
  7. 제4항에 있어서, 상기 수지층은 하나의 광이미지성(photoimageable) 재료인 유기물 칩 캐리어 형성방법.
  8. 제4항에 있어서, 상기 비어는 상기 도전 단자와의 교차부에서보다 그 개구부에서 더 큰 면적을 갖는 유기물 칩 캐리어 형성방법.
  9. 제4항에 있어서, 상기 경화된 수지층의 일부를 제거하는 공정 후에 상기 비어내의 도전 재료와 전기적으로 접촉하는 회로가 상기 수지층의 상부상에 형성되는 유기물 칩 캐리어 형성방법.
KR1019950041786A 1994-11-22 1995-11-17 유기물 칩 캐리어의 제조방법 KR100204694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-288114 1994-11-22
JP6288114A JP2571677B2 (ja) 1994-11-22 1994-11-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960019549A KR960019549A (ko) 1996-06-17
KR100204694B1 true KR100204694B1 (ko) 1999-06-15

Family

ID=17725989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041786A KR100204694B1 (ko) 1994-11-22 1995-11-17 유기물 칩 캐리어의 제조방법

Country Status (3)

Country Link
US (1) US5784781A (ko)
JP (1) JP2571677B2 (ko)
KR (1) KR100204694B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
KR100577784B1 (ko) * 1999-06-25 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시소자의 제조방법
US6569604B1 (en) * 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP6779697B2 (ja) * 2016-07-29 2020-11-04 株式会社ジャパンディスプレイ 電子機器及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH04181749A (ja) * 1990-11-16 1992-06-29 Sumitomo Metal Mining Co Ltd ２層ｔａｂ製造用フォトマスク
JPH0752744B2 (ja) * 1991-04-04 1995-06-05 チッソ株式会社 リ−ド強度のすぐれたフィルムキャリアの製造方法
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法

Also Published As

Publication number Publication date
JPH08148566A (ja) 1996-06-07
KR960019549A (ko) 1996-06-17
US5784781A (en) 1998-07-28
JP2571677B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
CA1215788A (en) Integrated circuit processing methods
JPH0744330B2 (ja) 相互接続構造およびその製造方法
KR100204694B1 (ko) 유기물 칩 캐리어의 제조방법
KR100270758B1 (ko) 반도체 장치 및 그 제조방법
JPH0682926B2 (ja) 多層配線基板の製造方法
US5316894A (en) Method of making printed wiring boards
JP2625968B2 (ja) 印刷配線板
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
KR100293177B1 (ko) 연성볼그리드어레이기판및그제조방법
TW202027568A (zh) 基板結構及其製作方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
US20220015231A1 (en) Printed wiring board and method for manufacturing printed wiring board
JPH07176565A (ja) 配線基板およびその製造方法
JP2919423B2 (ja) 印刷配線板の製造方法
JP2000269326A (ja) 半導体装置の製造方法
JP3716327B2 (ja) プリント基板の加工方法
JP2661231B2 (ja) プリント配線板の製造方法
KR100282417B1 (ko) 반도체소자의제조방법
JPH02121387A (ja) 電子回路装置の製造方法
JPS59114889A (ja) 導電体パタ−ンの形成方法
KR100571388B1 (ko) 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법
JP2022176709A (ja) プリント配線板
JPS6232617A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee