KR100201384B1 - 투명창을구비한반도체패키지및그제조방법 - Google Patents
투명창을구비한반도체패키지및그제조방법 Download PDFInfo
- Publication number
- KR100201384B1 KR100201384B1 KR1019950036167A KR19950036167A KR100201384B1 KR 100201384 B1 KR100201384 B1 KR 100201384B1 KR 1019950036167 A KR1019950036167 A KR 1019950036167A KR 19950036167 A KR19950036167 A KR 19950036167A KR 100201384 B1 KR100201384 B1 KR 100201384B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent window
- ceramic plate
- adhesive
- lead frame
- bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 투명창을 구비한 반도체 패키지 및 그 제조방법에 관한 것이다. 본 발명의 반도체 패키지는 반도체 칩과; 반도체 칩을 수용하기 위한 세라믹 판과; 세라믹판과 접착되며, 절곡형성된 리드 프레임과; 리드 프레임의 상부에 설치된 투명창과; 세라믹판 및 투명창의 일측에 부착된 접착제로 구성된다. 아울러, 반도체 패키지 제조방법은 계단형태로 절곡된 세라믹판을 제공하는 단계와; 세라믹판 상단부에 세라믹판 접착제를 제공하는 단계와; 리드 프레임을 상기 세라믹판 접착제의 상부에 위치시키는 단계와; 세라믹판과 리드 프레임을 고온로에 통과시키는 단계와; 세라믹판에 다이 접착제를 도포시키는 단계와; 다이 접착제상에 반도체 칩을 부착시키는 단계와; 반도체 칩의 패드와 리드 프레임의 인너 리드를 와이어 본딩시키는 단계와; 투명창 접착제가 부착된 투명창을 리드 프레임상에 안착시키는 단계와; 리드 프레임과 투명창을 고온로에 통과시켜 부착시키는 단계와; 리드 프레임을 절단하는 단계로 구성된다. 이와같이 구성된 반도체 패키지 및 그 제조방법은 세라믹 윗판과 세라믹판 접착제를 사용하지 않으므로 재료비 절감 및 공정을 줄이는 이점이 있다. 아울러, 리드 프레임과 패키지가 부착된 면을 모두 활용할 수 있으므로 부착면적이 넓게 되는 이점이 있었다.
Description
제1도는 종래의 세라믹형 반도체 패키지의 개략적인 단면도.
제2도는 제1도에 도시된 세라믹형 반도체 패키지의 분해 조립도.
제3도는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도.
제4도는 제3도에 도시된 세라믹형 반도체 패키지의 분해 조립도.
제5도는 본 발명의 투명창을 구비한 반도체 패키지의 상면도.
제6도의 (a)는 본 발명의 요부인 리드 프레임의 상부에 형성된 통기구멍을 나타낸 측면도.
제6도의 (b)는 리드 프레임에 투명창을 부착한 후의 상태를 나타낸 측면도.
제7도의 (a)는 본 발명의 요부의 리드 프레임의 측면에 형성된 통기구멍을 나타낸 측면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 12 : 세라믹 판
12a : 벽체 12a' : 투명창 접합부
12a : 인너리드 지지부 12b : 요홈부
13 : 다이 접착제 14 : 리드 프레임
14a : 인너리드 14a' : 접착고정부
14a'' : 와이어 본딩부 16 : 세라믹판 접착제
17 : 투명창 접착제 18 : 와이어
20 : 투명창 23, 23a : 통기구멍
본 발명은 투명창을 구비한 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 반도체 장치의 중앙부분에 별도의 세라믹 윗판 및 접착제를 사용하지 않은 투명창을 구비한 반도체 패키지 및 그 제조방법에 관한 것이다.
최근, 전자부품의 고밀도화, 고속화, 저원가화에 수반되어 패키지의 재료는 더 저유전율이며, 열전도성이 우수하고 탑재되는 반도체 소자의 열팽창률에 가까운 열팽창율을 갖는 것과 더불어 기계적 강도가 높고 또한 저원가로 제조할 수 있는 것이 요청되고 있다.
이것에 대응하여 근년에 투명창(Transparent Window)을 구비한 반도체 패키지의 하나로 제1도에 도시된 바와 같은 CCD(Charge Coupled Devices)- CERDIP(Ceramic Dual-in-line Package)가 사용되고 있다. 제1도에 도시된 바와 같이, 투명창을 구비한 세라믹 패키지는, 세라믹 밑판(2)에 세라믹 접착제(Sealent)(6)를 바르고 그 위에 리드 프레임(4)을 올려놓은 후, 세라믹 밑판(2)의 중앙 요홈부(2a)에 다이 접착제(3)을 도포하여 반도체 칩(1)을 부착한다. 그리고, 통전이 가능한 도선 즉, 와이어(8)로 반도체 칩(1)과 리드 프레임(4)을 접합한 후, 투명창(10)을 투명창 접착제(7)로 밀봉하여 패키지를 완성하게 된다.
전술한 바와 같은 세라믹 패키지를 제2도를 참조하여 상세히 설명하면 다음과 같다.
제2도는 종래의 세라믹 패키지의 분해 조립도이다. 제2도에 도시한 바와 같이, 종래의 세라믹 패키지는 세라믹 밑판(2)에 세라믹판 접착제(6)을 도포하고, 꺽쇠 형태의 리드 프레임(4)을 올려놓게 된다. 그리고, 세라믹판 접착제(6)가 한쪽면(하부면)에 부착된 세라믹 윗판(5)을 상기 리드 프레임(4)의 상부에 올려놓은 후, 고온로(도시되지 않음)에 통과시키면서 세라믹판 접착제(6)를 녹여 용응 접합하게 된다.
한편, 다이 접착제(3)를 세라믹 밑판(2)의 중앙의 소정부위에 도포한 후, 반도체칩(1)을 올려놓고 열경화시키게 된다.
이와 같이 구성된 세라믹 패키지에서, 반도체 칩(1)과 리드 프레임(4)의 인너리드 (9)를 와이어(8)로 와이어 본딩하여 연결하게 된다. 그리고, 한쪽면에 투명창 접착제(7)가 부착된 투명창(10)을 세라믹 윗판(5)에 올려놓고, 고온로(도시되지 않음)에 통과시켜 상기 투명창접착제(7)를 녹여 투명창(10)을 세라믹 윗판(5)과 접착되게 하면서 완전히 밀봉시키게 된다.
이후, 밀봉된 세라믹 패키지는 리드 프레임(4)의 불필요한 부분을 절단한 후, 소정의 기능시험을 거쳐서 완성된 패키지로의 제작을 완료하게 된다.
이와 같이 구성된 종래의 세라믹형 반도체 패키지 및 그 제조방법은 다음과 같은 문제점이 있다.
첫째, 세라믹 윗판과, 세라믹 윗판에 도포된 별도의 세라믹판 접착제를 사용하여야 하므로 별도의 재료비가 부담됨과 아울러 공정이 복잡하게 된다.
둘째, 별도의 세라믹 윗판에 투명창을 부착하게 되므로 세라믹판 특성상 투명창 접착제와 친화력이 취약하여 밀봉의 효과가 떨어지고 아울러 패키지의 내수성 및 항온, 항습성이 떨어지게 된다.
따라서, 본 발명의 목적은 평판상의 투명창을 사용하면서도 세라믹 윗판과 세라믹판 접착제를 사용하지 않음으로써 재료비가 절감됨과 아울러 공정을 줄일 수 있게 한 투명창을 구비한 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 투명창과 리드 프레임 및 세라믹판 접착제 사이의 접착되는 면적을 넓게 해줌으로써 밀봉효과가 증대되고, 이에 따라 패키지의 내수성, 항온 및 항습성을 향상시킬 수 있도록 함에 있다.
이러한 본 발명의 목적을 달성하기 위하여, 반도체 칩과; 상기 반도체 칩을 수용하기 위한 요홈부가 형성되며 상기 요홈부을 한정하는 벽체의 상단부가 계단형으로 형성되어 상측에는 투명창 접합부가 형성되고 그 내측에는 인너리드 지지부가 형성된 세락믹 판과; 상기 세라믹판의 투명창 접합부에 일치하는 접합고정부와 이 접합고정부에서 하방으로 절곡형성되어 상기 인너리드 지지부에 지지되면 반도체 칩과 와이어로 연결되는 와이어 본딩부를 가지는 계단형 인너리드를 구비한 리드 프레임과; 상기 세라믹판의 투명창 접합부와 리드프레임의 접합고정부에 접합되는 투명창과; 상기 세라믹판의 투명창 접합부에 도포되어 리드 프레임을 접합함과 아울러 상기 인너리드의 접합고정부들 사이에서 인너리드의 접합고정부의 높이와 다른 높이로 노출되어 세라믹판의 투명창 접합부와 투명창 사이에 통기구멍이 형성되도록 하는 세라믹판 접착제와; 상기 투명창의 일측에 도포되어 상기 인너리드의 접합고정부 및 세라믹판 접착제에 접착되는 투명항 접착제; 로 구성되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지가 제공된다.
또한 본 발명의 목적을 달성하기 위하여 반도체 칩을 수용하기 위한 요홈부가 형성되며 상기 요홈부를 한정하는 벽체의 상단부가 계단형으로 형성되어 상측에는 투명창 접합부가 형성되고 그 내측에는 인너리드 지지부가 형성된 세라믹 판을 정치하는 단계와; 상기 세라믹판의 투명창 접합부에 인너리드의 두께와 다른 두께로 세라믹판 접착제를 도포하는 단계와; 상기 세라믹판의 투명창 접합부에 일치하는 접합고정부와 이 접합고정부에서 하방으로 절곡형성되어 상기 인너리드 지지부에 지지되며 반도체 칩과 와이어로 연결되는 와이어 본딩부를 가지는 계단형 인너리드를 구비한 리드 프레임을 세라믹판의 상부에 올려놓으면서 상기 접합고정부를 투명창 접합부에 일치시켜 세라믹판 접착제에 의하여 접착시킴과 아울러 세라믹판 접착제가 인접하는 접착고정부사이에서 노촐된 상태로 경화시킴과 아울러 상기 와이어 본딩부가 상기 인너리드 지지부에 얹혀져 지지되게 하는 단계와; 투명창의 일측면에 투명창 접착제를 도포하는 단계와; 상기 투명창을 세라믹판의 투명창 접합부와 인너리드의 접합고정 부위에 올려놓아 투명창과 세라믹판의 투명창 접합부 사이에 인너리드의 두께와 세라믹 접착제의 도포 두께의 차이에 의하여 형성된 통기구멍을 통해 요홈부 내에 잔류하고 있는 공기가 배출되도록 하면서 투명창이 세라믹판과는 접합고정부들 사이에서 노출되어 있는 세라믹판 접착제와 투명창 접착제에 의하여 접합되고 접합고정부와는 투명창 접착제에 의하여 접착되도록 하는 단계; 로 구성되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지으 제조방법이 제공된다.
이하, 첨부된 도면을 참고로하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제3도는 본 발명의 일실시예에 따른 반도체 패키지의 단면도이고, 제4도는 제3도에 도시된 반도체 패키지의 분해사시도이다. 제3도 및 제4도에 도시한 바와 같이, 본 발명의 일 실시예에 따른 세라믹형 반도체 패키지는 세라믹판(12)과, 리드프레임(14)과, 반도체 칩(11)과, 리드프레임(14)과 반도체 칩(11)를 전기적으로 연결하는 와이어(18)와, 상기 세라믹판(12)의 상면을 덮는 투명창(20)으로 구성된다.
상기 세라믹판(12)는 상면이 개방된 요홈부(12c)를 한정하는 벽체(12a)의 상단부가, 투명창(20)이 접합되는 투명창 접합부(12a')와, 이 투명창 접합부(12a')의 내측에서 상기 요홈부(12b)보다 높고 투명창 접합부(12a')보다 낮은 인너리드 지지부(12a'')를 가지는 계단형으로 형성되어 있다.
상기 리드프레임(14)의 인너리드(14a)는 상기 세라믹판(12)의 투명창 접합부(12a')에 대응하는 접합고정부(14a')와, 상기 단턱부(12b)에 대응하는 와이어 본딩부(14a'')를 가지는 계단형으로 형성된다.
본 발명에 의하여 반도체 패키지를 제조함에 있어서는 상기 세라믹판(12)의 투명창 접합부(12a')에 세라믹판 접착제(16)를 도포하고, 그 위에 리드 프레임(14)을 올려놓으면서 그 인너리드(14a)의 접합고정부(14a')가 투명창 접합부(12a')에 일치되게 함과 아울러 그 인너리드(14a)의 와이어 본딩부(14a'')가 인너리드 지지부(12a'')에 얹혀져 지지되도록 한다.
다음, 세라믹판(12)과 리드 프레임(14)을 고온로(도시하지 않음)에 통과시켜 상기 세라믹판 접착제(16)를 녹여 리드 프레임(14)의 접합고정부(14a')가 세라믹판(12)의 투명창 접합부(12a')에 접착 고정되도록 한다.
이때 상기 리드 프레임(14)의 인너리드(14a)는 다수개가 일정 간격을 두고 배치되는 것이므로 인접하는 인너리드(14a)들 사이에는 세라믹판 접착제(16)가 노출되는 상태로 된다. 즉, 인너리드(14a)의 접합고정부(14a')와 세라믹판 접착제(16)가 교호로 배치됨과 아울러 세라믹판 접착제(16)는 인너리드(14a)의 접합고정부(14a')보다 약간 노출된 상태로 유지된다.
이와 같이 세라믹판(12)의 투명창 접합부(12a')에 리드 프레임(14)의 접합고정부(14a')가 접착되면, 세라믹판(12)의 중앙 요홈부(12b)에 소정 두께로 제3도에 도시한 바와 같이 다이 접착제(13)를 도포하고, 이 다이 접착제(13)위에 반도체 칩(11)을 올려놓고 상기 다이 접착제(13)를 열경화시킨다. 이때 상기 반도체 칩(11)은 제5도 도시된 바와같이 세라믹판(12)의 중앙에 위치하게 된다.
상기 반도체 칩(11)의 패드(도시되지 않음)와 리드 프레임(14)의 인너리드(14a)의 와이어 본딩부(14a'')를 제3도 및 제5도에 도시한 바와같이, 와이어(18)를 이용하여 와이어 본딩(Wire Bonding)하여 연결시킨다.
그리고, 투명창 접착제(17)가 한쪽면(도면에서는 저면) 가장자리에 도포된 투명창(20)을 리드 프레임(14)과 세라믹 접착제(16)가 있는 부분에 올려놓고 고온로(도시하지 않음)에 통과시켜 투명창(20)을 완전히 부착한다
이때, 상기 투명창 접착제(17)가 융용 접착되면서 인너리드(14a)의 접합고정부((14a')들 사이에서 돌출되어 있는 세라믹판 접착제(16)과 접착되면서 투명창(20)과 세라믹판(12)간의 접착이 견고하게 이루어지게 된다.
여기서 상기 리드 프레임(14)과 투명창(20)은 동일한 폭으로 하고, 상기 투명창(20)은 투명창 접착제(17)가 도포되어 있는 부분이 상기 세라믹판(12)의 투명창 접합부(12a')와 일치하는 범위로 하는 것에 의하여 그 접합 작업이 더욱 간편하게 될 수 있다.
다음, 최종적으로 반도체 칩(11)을 밀봉시킨 후, 리드 프레임(14)의 불필요한 부분을 절단하게 제품이 기능시험을 거쳐 패키지를 완성하게 된다.
이제, 본 발명의 반도체 패키지의 제조 시, 그 특징에 대하여 제6도 및 제7도의 (a),(b)를 참고로 하여 설명하면 다음과 같다.
우선, 제6도는 (a), (b)는 세라믹판(12)에 리드프레임(14)를 접착하는 과정에서 투명창 접합부(12a')에 세라믹판 접착제(16)를 도포하고 이에 인너리드(14a)의 접합고정부(14a')를 일치되게 하여 올려놓았을 때 아직 경화되지 않은 세라믹판 접착제(16)는 인너리드(14a)의 접합고정부(14a')에 의하여 눌리면서 접합고정부(14a')의 상면보다 약간 상부로 돌출되는 상태로 되고, 이후 경화공정에 의하여 그 상태를 유지한 채 경화된 경우를 나타낸 것이다.
이 경우에는, 세라믹판(12)위에 투명창 접착제(17)가 도포된 투명창(20)을 올려놓았을 때, 초기에는 제6도의 (a)에 도시된 바와 같이 투명창 접착제(17)는 돌출되어 있는 세라믹판 접착제(16)에만 접하게 되고 투명한 접착제(17)보다 낮은 위치에 있는 접합고정부(14a')에는 접하지 않게 되어 접합고정부(14a')의 상면과 투명창 접착제(17)의 사이에는 통기구멍(23)이 형성된다.
따라서 리드프레임(14)이 부착된 세라믹판(12)위에 투명창(20)을 접착시키는 과정에서 상기 요험부(12b)내에 잔류하던 공기는 제6도의 (a)의 화살표 표시와 같이 통기구멍(23)을 통하여 외부로 배출된다.
한편, 제6도의 (b)는 리드 프레임(14)에 투명창 접착제(17)를 구비한 투명창(20)을 부착한 후를 나타낸 측면도이다. 제6도의 (b)에 도시된 바와 같이, 에폭시(Epoxy)와 같은 재질로 형성된 투명창 접착제(17)는 고온로(도시되지 않음)를 통과하면서 세라믹판 접착제(16)과 접착됨과 동시에 리드 프레임(14)의 인너리드(14a)의 접합고정부(14a')상면과도 접착된다. 여기서, 전술한 제6도의 (a)에 나타난 통기구멍(23)은 점차 공기를 배출하면서 투명창 접착제(17)로 채워져서 막혀지게 된다. 그러므로, 완성된 패키지의 내부는 거의 진공상태를 유지할 수 있게 된다.
제7도의 (a)는 투명창을 구비한 반도체 패키지의 제조시, 다른 특징을 나타낸 측면도이다.
제7도의 (a),(b)는 세라믹판(12)에 리드프레임(14)를 접착하는 과정에서 투명창 접합부(12a')에 세라믹판 접착제(16)를 도포하고 이에 인너리드(14a)의 접합고정부(14a')를 일치되게 하여 올려놓았을 때 아직 경화되지 않은 세라믹판 접착제(16)는 인너리드(14a)의 접합고정부(14a') 상면보다 낮은 상태로 되고, 이후 경화공정에 의하여 그 상태로 유지한 채 경화된 경우를 나타낸 것이다.
이 경우에는 제7도의 (a)에 도시된 바와 같이, 세라믹판 접착제(16)의 상면과 부착된 리드 프레임(14)의 접합고정부(14a')과, 투명창 접착제(17)사이에는 통기구멍(23a)이 형성된다.
즉, 상기 통기구멍(23a)은 도면상에 나타난 바와 같이, 리드 프레임(14)과 리드 프레임(14)의 접합고정부(14a') 사이에서 투명창 접착제(17)와 세라믹판 접착제(16)의 세로방향 크기(즉, 폭)차이로 인하여 생기게 되는데, 이것도 역시 전술한 바와 같이 내부공기를 외부로 배출시키는 통로의 역할을 하게 되며, 상기 공기의 흐름은 도면상에서 화살표로 나타낸 바와 같다. 여기서, 상기 통기구멍(23a)은 투명창 접착제(17)와 세라믹판 접착제(16)의 폭을 조절함에 의해 그 크기도 조절할 수 있게 구성된다.
제7도의 (b)는, 제6도의 (b)와 유사하게 리드 프레임(14)에 투명창 접착제(17)를 구비한 투명창(20)을 부착한 후의 상태를 나타낸 측면도이다. 제7도의 (b)에 도시된 바와 같이, 에폭시(Epoxy)와 같은 재질로 형성된 투명창 접착제(17)와 글라스 에폭시(Glass Epoxy)와 같은 재질로 형성된 세라믹판 접착제는 각기 다른 고온로(도시되지 않음)를 통과하면서 녹으면서 리드 프레임(14)의 인너리드(14a)의 상면 및 하면에 각기 부착된다. 여기서, 전술한 제7도의 (a)에 나타난 통기구멍(23a)도 점차 공기를 외부로 배출하면서 투명창 접착제(17)로 채워져서 막혀지게 된다.
그러므로, 완성된 페키지의 내부는 전술한 특징과 유사히게 거의 진공상태를 유지할 수 있게 된다.
이와 같이 구성된 본 발명의 투명창을 구비한 반도체 패키지 및 그 제조방법은 종래의 세라믹 윗판과 이를 접착하게 위한 세라믹판 접착제를 사용하지 않으므로 재료비가 절감됨과 아울러 공정을 줄일 수 있는 이점이 있다.
또한, 투명창과 리드 프레임 및 세라믹판 접착제 사이의 접착되는 면적을 넓게 해줌으로써 밀봉효과가 증대되고, 이에 따라 패키지의 내수성, 항온 및 항습성을 향상시킬 수 있다.
또한, 투명창을 접합하는 단계에서 투명창 접착제가 도포된 투명창을 세라믹판의 투명창 접합부 상에 올려놓았을 때 1차적으로 투명창 접합부와 투명창 사이 또는 투명창과 인너리드의 접합고정부의 사이에 통기구멍이 형성되어 요홈부에 잔류하고 있던 공기가 통기구멍을 통해 배출되면서 접합이 이루어지게 되기 때문에 제품의 신뢰성이 향상되는 것이다.
Claims (6)
- 반도체 칩과; 상기 반도체 칩을 수용하기 위한 요홈부가 형성되며 상기 요홈부를 한정하는 벽체의 상단부가 계단형으로 형성되어 상측에는 투명창 접합부가 형성되고 그 내측에는 인너리드 지지부가 형성된 세라믹 판과; 상기 세라믹판의 투명창 접합부에 일치하는 접합고정부와 이 접합고정부에서 하방으로 절곡형성되어 상기 안너리드 지지부에 지지되며 반도체 칩과 와이어로 연결되는 와이어 본딩부룰 가지는 계단형 인너리드를 구비한 리드 프레임과; 상기 세라믹판의 투명창 접합와 리드프레임의 접합고정부에 접합되는 투명창과; 상기 세라믹판의 투명창 접합부에 도포되어 리드 프레임을 접합함과 아울러 상기 인너리드의 접합고정부들 사이에서 인너리드의 접합고정부의 높이와 다른 높이로 노출되어 세라믹판의 투명창 접합부와 투명창 사이에 통기구멍이 형성되도록 하는 세라믹판 접착제와; 상기 투명창의 일측에 도포되어 상기 인너리드의 접합고정부 및 세라믹판 접착제에 접착되는 투명창 접착제; 로 구성되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지.
- 제1항에 있어서, 상기 리드 프레임과 투명창은 접착을 용이하게 하기 위하여 동일한 폭으로 배설되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지.
- 반도체 칩을 수용하기 위한 요홈부가 형성되며 상기 요홈부를 한정하는 벽체의 상단부가 계단형으로 형성되어 상측에는 투명창 접합부가 형성되고 그 내측에는 인너리드 지지부가 형성된 세라믹 판을 정치하는 단계와; 상기 세라믹판의 투명창 접합부에 인너리드의 두께와 다른 두께로 세라믹판 접착제를 도포하는 단계와; 상기 세라믹판의 투명창 접합부에 일치하는 접합고정부와 이 접합고정분에서 하방으로 절곡형성되어 상기 언너리드 지지부에 지지되며 반도체 칩과 와이어로 연결되는 와이어 본딩부를 가지는 계단형 인너리드를 구비한 리드 프레임을 세라믹판의 상부에 올려놓으면서 상기 접합고정부를 투명창 접합부에 일치시켜 세라믹판 접착제에 의하여 접착시킴과 아울러 세라믹판 접착제가 인접하는 접합고정부사이에서 노출된 상태로 경화시킴과 아울러 상개 와이어 본딩부가 상기 인너리드 지지부에 얹혀져 지지되게 하는 단계와; 투명창의 일측면에 투명창 접착제를 도포하는 단계와; 상기 투명창을 세라믹판의 투명창 접합부와 인너리드의 접합고정 부위에 올려놓아 세라믹판의 투명창 접합부 사이에 인너리드의 두께와 세라믹 접착제의 도포 두께의 차이에 의하여 형성된 통기구멍을 통해 요홈부 내에 잔류하고 있는 공기가 배출되도록 하면서 세라믹판과는 접합고정부들 사이에서 노출되어 있는 세라믹판 접착제에 의하여 접합되고 접합고정부와는 투명창 접착제에 의하여 접착되도록 하는 단계; 로 구성되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지의 제조방법.
- 제3항에 있어서, 상기 세라믹판에 세라믹판 접착제룰 도포하고 리드 프레임을 접합하는 단계에서는 세라믹판 접착제가 리드 프레임의 인너리드의 접합고정 상면보다 높게 돌출되게 하여 투명창을 부착하는 단계에서 투명창에 도포된 투명창 접착제와 인너리드의 접합고정부의 상면 사이에 통기구멍이 형성되도록 하여 투명창을 부착하는 단계에서 세라믹판의 요홈부내의 공기가 통기구멍을 통하여 배출되도록 하는 것을 특징으로 하는 투명창을 구비한 반도체 패키지의 제조 방법.
- 제4항에 있어서, 상기 통기구멍은 투명창 접착제와 세라믹판 접착제의 폭을 조절함에 의해 그 크기를 조절할 수 있도록 형성되는 것을 특징으로 하는 투명창을 구비한 반도체 패키지의 제조방법.
- 제3항에 있어서, 상기 상기 세라믹판에 세라믹판 접착제를 도포하고 리드 프레임을 접합하는 단계에서는 세라믹판 접착제가 리드 프레임의 인너리드의 접합고정부 상면보다 낮은 상태로 노출되게 하여 투명창을 부착하는 단계에서 투명창에 도포된 투명창 접착제와 인너리드의 접합고정부 사이의 세라믹판 접착제 상면 사이에 통기구멍이 형성되도록 하여 투명창을 부착하는 단계에서 세락믹판의 요홈부내의 공기가 통기구멍을 통하여 배출되도록 하는 것을 특징으로 하는 투명창을 구비한 반도체 패키지의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036167A KR100201384B1 (ko) | 1995-10-19 | 1995-10-19 | 투명창을구비한반도체패키지및그제조방법 |
| JP8012759A JP2813873B2 (ja) | 1995-10-19 | 1996-01-29 | 透明窓を有した半導体パッケージ及びその製造方法 |
| CN96109668A CN1061174C (zh) | 1995-10-19 | 1996-09-06 | 一种带有透明窗口的半导体封装的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036167A KR100201384B1 (ko) | 1995-10-19 | 1995-10-19 | 투명창을구비한반도체패키지및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024033A KR970024033A (ko) | 1997-05-30 |
| KR100201384B1 true KR100201384B1 (ko) | 1999-06-15 |
Family
ID=19430680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036167A KR100201384B1 (ko) | 1995-10-19 | 1995-10-19 | 투명창을구비한반도체패키지및그제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2813873B2 (ko) |
| KR (1) | KR100201384B1 (ko) |
| CN (1) | CN1061174C (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3129275B2 (ja) * | 1998-02-27 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| KR100373699B1 (ko) * | 2000-08-04 | 2003-02-26 | 에쓰에쓰아이 주식회사 | 반도체 소자 패키지 및 그 제조방법 |
| EP2013905A1 (en) * | 2006-04-28 | 2009-01-14 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | A microwave chip supporting structure |
| US9142426B2 (en) * | 2011-06-20 | 2015-09-22 | Cyntec Co., Ltd. | Stack frame for electrical connections and the method to fabricate thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388157B1 (en) * | 1989-03-15 | 1994-02-16 | Ngk Insulators, Ltd. | Ceramic lid for sealing semiconductor element and method of sealing a semiconductor element in a ceramic package |
-
1995
- 1995-10-19 KR KR1019950036167A patent/KR100201384B1/ko not_active IP Right Cessation
-
1996
- 1996-01-29 JP JP8012759A patent/JP2813873B2/ja not_active Expired - Fee Related
- 1996-09-06 CN CN96109668A patent/CN1061174C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1061174C (zh) | 2001-01-24 |
| CN1149765A (zh) | 1997-05-14 |
| JP2813873B2 (ja) | 1998-10-22 |
| KR970024033A (ko) | 1997-05-30 |
| JPH09181096A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263514B1 (ko) | 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 | |
| US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JP2001524264A (ja) | 集積回路パッケージ | |
| KR100428271B1 (ko) | 집적회로패키지와그제조방법 | |
| US5877546A (en) | Semiconductor package with transparent window and fabrication method thereof | |
| KR100201384B1 (ko) | 투명창을구비한반도체패키지및그제조방법 | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| JPS58207645A (ja) | 半導体装置 | |
| JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JP2505068Y2 (ja) | 半導体装置のパッケ―ジ構造 | |
| JPH065726A (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| US5661900A (en) | Method of fabricating an ultrasonically welded plastic support ring | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH0438859A (ja) | 電子部品組立構造及びその組立方法 | |
| JPH01102947A (ja) | 樹脂封止型半導体デバイスおよびリードフレーム | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPS5812445Y2 (ja) | 半導体集積回路容器 | |
| TWI357664B (en) | Process of making image sensor packages | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JPH0370163A (ja) | 半導体装置 | |
| JPH04115540A (ja) | 放熱板付き半導体装置の製造方法 | |
| US20020173071A1 (en) | Method for packaging an image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |