KR100198661B1 - 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법 - Google Patents

반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법 Download PDF

Info

Publication number
KR100198661B1
KR100198661B1 KR1019960026091A KR19960026091A KR100198661B1 KR 100198661 B1 KR100198661 B1 KR 100198661B1 KR 1019960026091 A KR1019960026091 A KR 1019960026091A KR 19960026091 A KR19960026091 A KR 19960026091A KR 100198661 B1 KR100198661 B1 KR 100198661B1
Authority
KR
South Korea
Prior art keywords
chip
conductive bond
screening member
lead frame
coating method
Prior art date
Application number
KR1019960026091A
Other languages
English (en)
Other versions
KR980005936A (ko
Inventor
홍이연
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960026091A priority Critical patent/KR100198661B1/ko
Publication of KR980005936A publication Critical patent/KR980005936A/ko
Application granted granted Critical
Publication of KR100198661B1 publication Critical patent/KR100198661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 제조를 위한 칩 본딩 공정시 전도성 본드가 칩에 균일하게 도포되는 한편, 리드프레임에 본딩되는 칩의 부착강도가 향상될 수 있도록 한 것이다.
이를 위해, 본 발명은 스크리닝 부재(1)에 도포된 전도성 본드(2)가 리드프레임(3)의 칩부착면(4)에 일치하도록 스크리닝 부재(1)를 리드프레임(3) 상면에 밀착시킨 상태에서 가압수단이 스크리닝 부재(1)를 가압함에 따라 스크리닝 부재(1)에 도포된 전도성 본드(2)가 리드 프레임(3)의 칩 부착면(4)으로 옮겨져 코팅되도록 한 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법이다.

Description

반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법
제1도(a) 내지 (d)는 종래의 칩 본딩 공정 순서를 나타낸 종단면도.
제2도는 제1도의 리드프레임에 본드가 도팅된 상태를 나타낸 평면도.
제3도(a) 내지 (c)는 종래 본드 도팅 방식의 문제점을 설명하기 위한 평면도.
제4도는 제3도의 A-A선을 나타낸 종단면도.
제5도(a) 내지 (d)는 본 발명에 따른 칩 본딩 공정 순서를 나타낸 종단면도.
제6도는 제5도의 리드프레임에 본드가 코팅된 상태를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스크리닝 부재 2 : 전도성 본드
3 : 리드프레임 4 : 칩 부착면
5 : 가압롤러 6 : 칩
본 발명은 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법에 관한 것으로서, 더욱 상세하게는 반도체 제조를 위한 칩(다이) 본딩 공정시 전도성 본드가 칩에 균일하게 도포되는 한편, 리드프레임에 본딩되는 칩의 부착강도가 향상되도록 한 것이다.
일반적으로, 칩 본딩에 관련된 전도성 본드 코팅시에는 본드 디스펜서(Bond Dispenser)를 이용한 도팅(Dotting)방식이 주로 사용되었다.
이를 위해, 종래의 칩 본딩 공정시에는, 먼저 제1도의(a)에 나타낸 바와 같이, 공정 라인 상에 리드프레임(3)을 로딩시킨 후, 제1도의 (b)에 나타낸 바와 같이 리드프레임(3)을 한쪽 방향으로 이동시키면서 본드 디스펜서(7)를 이용하여 전도성 본드(2a)를 리드 프레임(3) 상면의 칩 부착면(4)에 도팅하게 된다.
이와 같이 하여, 도팅이 끝난 후에는 제1도(c)에 나타낸 바와 같이 칩(6)을 리드프레임(3) 상에 도팅된 전도성 본드(2a) 위에 올려 놓은 다음, 적당한 힘으로 눌러 제1도(d)에 나타낸 바와 같이 부착시킨다.
또한, 제 1도(d)에 나타낸 바와 같이 칩(6)이 리드프레임(3)의 전도성 본드(2a)에 부착된 후에는 칩(6)이 부착된 리드프레임(3)을 오븐 내에 삽입하여 소결시키므로써 본딩 공정을 완료하게 된다.
그러나, 이와 같은 종래에는 제2도(a) 및 제3도(a)에 나타낸 바와 같이 리드프레임(3)의 칩 부착면(4) 상에 전도성 본드(2a)가 도팅된 후, 도팅된 본드위에 칩(6)을 올려 놓고 칩(6)을 적절한 힘으로 가압하여 본딩시키게 되는데, 이 때 전도성 본드(2a)가 적당량 도팅된 경우에는 제3도의 (b)에 나타낸 바와 같이 전도성 본드(2a)의 코팅 부위가 칩 부착면(4)의 중심부에 주로 집중된다.
따라서, 칩(6)의 에지(edge) 부분에는 본드가 미치지 못하므로 리드프레임(3)에 대한 칩(6)의 부착 강도가 균일하지 못하게 되며, 칩(6) 부착 강도의 불균일성은 칩(6)의 크기가 클수록 증가하게 된다.
또한, 칩(6)의 에지부를 고려하여 제3도(c)에 나타낸 바와 같이 도팅되는 전도성 본드(2a)의 양을 늘린 경우에는 제4도에 나타낸 바와 같이 칩(6)의 측면을 따라 전도성 본드(2a)가 넘쳐 칩(6) 상면을 오염시키므로써 칩의 단락을 유발시키게 되는 등 많은 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 제조를 위한 칩 본딩 공정시 전도성 본드가 칩에 균일하게 도포되는 한편, 리드프레임에 본딩되는 칩의 부착 강도가 향상되도록 한 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은 스크리닝 부재에 도포된 전도성 본드가 리드프레임의 칩 부착면에 일치하도록 스크리닝 부재를 리드프레임 상면에 밀착시킨 상태에서 가압수단이 스크리닝 부재를 가압함에 따라 스크리닝 부재에 도포된 전도성 본드가 리드 프레임의 칩 부착면으로 옮겨져 코팅되도록 한 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법이다.
이하, 본 발명의 일 실시예를 첨부도면 제5도 및 제6도를 참조하여 상세히 설명하면 다음과 같다.
제5도(a) 내지 (d)는 본 발명에 따른 칩 본딩 공정 순서를 나타낸 종단면도이고, 제6도는 제5도의 리드프레임에 본드가 코팅된 상태를 나타낸 평면도로서, 본 발명은 스크리닝 부재(1)에 도포된 전도성 본드(2)가 리드프레임(3)의 칩 부착면(4)에 일치하도록 스크리닝 부재(1)를 리드프레임(3) 상면에 밀착시킨 상태에서 가압수단이 스크리닝 부재(1)를 가압함에 따라 스크리닝 부재(1)에 도포된 전도성 본드(2)가 리드 프레임(3)의 칩 부착면(4)으로 옮겨져 코팅되도록 구성된다.
이때, 상기 스크리닝 부재(1)로서는 실크 스크린 또는 메탈 스크린이 사용된다.
또한, 상기 가압수단으로서는 가압 롤러(5)가 설치되어 구성된다.
한편, 상기 스크리닝 부재(1)에 도포되는 전도성 본드(2)의 면적이 칩(6)의 면적과 동일한 크기로 형성되어 구성된다.
그리고, 상기 리드 프레임(3)에 코팅되는 전도성 본드(2)의 두께는 스크리닝 부재(1)의 두께에 비례하는 한편 스크리닝 부재(1)의 그물눈 수인 메시(mesh)에 반비례하여 형성되도록 구성된다.
이와 같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.
반도체 제조를 위한 칩(6) 본딩 공정시에는, 먼저 제5도(a)에 나타낸 바와 같이, 공정 라인 상에 리드프레임(3)을 로딩시킨 후, 제5도(b)에 나타낸 바와 같이 리드프레임(3)을 상면에 전도성 본드(2)가 도포된 실크 스크린 또는 메탈 스크린 등의 스크리닝 부재(1)를 밀착시키게 된다.
이 때, 스크리닝 부재(1)에 도포된 전도성 본드(2)는 리드프레임(3)의 칩 부착면(4)과 동일 면적으로 형성되며, 칩(6)의 크기에 따라 전도성 본드(2)의 면적 또한 가변시킬 수 있음은 물론이다.
한편, 상기한 바와 같이 리드프레임(3)과 스크리닝 부재(1)가 일치된 후에 스크리닝 부재(1) 상부에 성치된 가압 롤러(5) 또는 스퀴저(Spueezer) 등의 가압수단이 하강하여 스크리닝 부재(1) 상부면을 일정한 힘으로 누른 상태에서 일측 방향으로 이동하면 스크리닝 부재(1)의 전도성 본드(2)는 제6도에 나타낸 바와 같이 리드프레임(3) 상면으로 옮겨져 코팅된다.
또한, 전도성 본드(2)의 코팅이 끝난 후에는 제5도(c)에 나타낸 바와 같이 칩(6)을 리드프레임(3) 상에 코팅된 본드 위에 올려 놓고, 적당한 힘으로 눌러 제5도(d)에 나타낸 바와 같이 부착시키게 된다.
이 때, 상기 리드 프레임(3)에 코팅되는 전도성 본드(2)의 두께는 스크리닝 부재(1)의 두께에 비례하는 한편 스크리닝 부재(1)의 그물눈 수인 메시수에 반비례하여 가변된다.
즉, 스크리닝 부재(1)의 두께가 두꺼울수록, 메시가 작으면 작을수록 리드프레임(3)에 코팅되는 전도성 본드(2)의 두께는 두꺼워지게 되므로 이를 적절히 이용하여 코팅되는 전도성 본드(2)의 두께를 조절할 수 있게 된다.
한편, 제5도(d)에 나타낸 바와 같이 칩(6)이 리드프레임(3)의 본드에 부착된 후에는 칩(6)이 부착된 리드프레임(3)을 오븐내에 삽입하여 소결시키므로써 본딩 공정을 완료하게 된다.
즉, 본 발명은 스크리닝(Screening) 방식을 이용하여 스크리닝 부재(1)에 일정 두께로 도포된 전도성 본드(2)를 리드프레임(3)의 칩 부착면(4)으로 옮긴 후, 상기 리드 프레임(3) 상면에 코팅된 전도성 본드(2) 위에 칩(6)을 본딩하게 되며, 이에 따라 다음과 같은 여러가지 효과를 거둘 수 있게 된다.
먼저, 전도성 본드(2)를 칩(6)이 부착될 리드프레임(3)의 칩 부착면(4)에 골고루 균일하게 코팅시킬 수 있어 칩(6)의 부착후 발생하는 들뜸 현상을 방지할 수 있을 뿐만 아니라, 패키지시 발생하는 스트레스에 의한 본드의 균열을 방지할 수 있다.
그리고, 본드 도팅 방식에서 발생하는 본드의 넘침에 따른 칩의 단락을 방지할 수 있을 뿐만 아니라, 전기적인 안정성을 향상시킬 수 있다.
또한, 전도성 본드(2)의 코팅 두께를 스크린의 두께 및 스크리닝 부재(1)의 메시수에 따라 조절할 수 있으므로 칩(6)의 규격에 따른 다양한 요구에 효과적으로 부응할 수 있게 된다.
이상에서와 같이, 본 발명은 반도체 제조를 위한 칩 본딩 공정시 전도성 본드(2)가 칩(6)에 균일하게 도포되어 리드프레임(3)에 본딩되는 칩의 부착강도가 증가되도록 하므로써 패키지 공정의 수율을 향상시킬 수 있도록 한 매우 유용한 발명이다.

Claims (5)

  1. 스크리닝 부재에 도포된 전도성 본드가 리드프레임의 칩 부착면에 일치하도록 스크리닝 부재를 리드프레임 상면에 밀착시킨 상태에서 가압수단이 스크리닝 부재를 가압함에 따라 스크리닝 부재에 도포된 전도성 본드가 리드 프레임의 칩 부착면으로 옮겨져 코팅 되도록 한 것을 특징으로 하는 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법.
  2. 제1항에 있어서, 상기 스크리닝 부재로서는 실크 스크린 또는 메탈 스크린이 사용되는 것을 특징으로 하는 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법.
  3. 제1항에 있어서, 상기 가압수단으로서는 가압 롤러가 설치되는 것을 특징으로 하는 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법.
  4. 제1항에 있어서, 상기 스크리닝 부재에 도포되는 전도성 본드의 면적이 칩의 면적과 동일한 크기로 형성되는 것을 특징으로 하는 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법.
  5. 제1항에 있어서, 상기 리드 프레임에 코팅되는 전도성 본드의 두께가 스크리닝 부재의 두께에 비례하는 한편 스크리닝 부재의 메시수에 반비례하여 형성되는 것을 특징으로 하는 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅 방법.
KR1019960026091A 1996-06-29 1996-06-29 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법 KR100198661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026091A KR100198661B1 (ko) 1996-06-29 1996-06-29 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026091A KR100198661B1 (ko) 1996-06-29 1996-06-29 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법

Publications (2)

Publication Number Publication Date
KR980005936A KR980005936A (ko) 1998-03-30
KR100198661B1 true KR100198661B1 (ko) 1999-06-15

Family

ID=19464907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026091A KR100198661B1 (ko) 1996-06-29 1996-06-29 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법

Country Status (1)

Country Link
KR (1) KR100198661B1 (ko)

Also Published As

Publication number Publication date
KR980005936A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US4450471A (en) Semi-conductor power device assembly and method of manufacture thereof
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
KR100344912B1 (ko) 반도체소자의기판장착구조및그장착방법
KR100198661B1 (ko) 반도체 제조시의 칩 본딩 공정용 전도성 본드 코팅방법
JP3018050B2 (ja) 半導体装置およびその製造方法
US6402009B1 (en) Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
JPS63289824A (ja) 集積回路装置の実装方法
EP1065711A2 (en) Method of manufacturing a plated electronic termination
JPH04171949A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH011295A (ja) 半導体製造装置
WO1996013066A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JPH02155257A (ja) 半導体実装装置
JP3064843B2 (ja) チップのボンディング方法
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
JP2004253529A (ja) 半導体装置及びその製造方法
JPH03141655A (ja) プレス金型
KR100206944B1 (ko) 반도체 패키지의 다이본딩방법
JPS63239852A (ja) 半導体装置
KR200213531Y1 (ko) 반도체 제조장비의 히터블럭
JPH0379044A (ja) 半導体素子の樹脂封止方法
KR950006468B1 (ko) 칩형 탄탈콘덴서의 소자와 리드프레임의 접착방법
JPS58222531A (ja) ペレツトボンデイング方法
JPH04212443A (ja) リードフレーム
JPH04142049A (ja) 電子部品の接続方法
JPH0473958A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee