KR100198604B1 - 반도체장치의 커패시터 제조방법 - Google Patents
반도체장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR100198604B1 KR100198604B1 KR1019910005955A KR910005955A KR100198604B1 KR 100198604 B1 KR100198604 B1 KR 100198604B1 KR 1019910005955 A KR1019910005955 A KR 1019910005955A KR 910005955 A KR910005955 A KR 910005955A KR 100198604 B1 KR100198604 B1 KR 100198604B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- forming
- polysilicon
- oxide film
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 커패시턴스를 증대시킬 수 있는 반도체장치의 커패시터 제조방법에 관한 것으로, 기판(1)에 필드산화막(2)을 성장시키고 게이트(3), 비트라인(4)을 형성한 후 질화막(5)을 덮고 패터닝하여 노드콘택을 형성하는 공정과, 전 표면에 제1노드 폴리실리콘(6)을 형성하고 그 위에 CVD 산화막(7)을 형성하여 패터닝한 후 제2노드 폴리실리콘(8)을 형성하는 공정과, R/R을 사용하여 에치-백함으로 노드를 격리시키는 공정과, 상기 제2노드 폴리실리콘(8)의 중심부를 식각하고 CVD 산화막(7)을 제거하는 공정과, 유전체막(9)을 형성하고 플레이트 폴리실리콘(10)을 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 반도체장치의 커패시터 제조방법.
Description
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3 : 게이트 4 : 비트라인
5 : 질화막 6 : 제1노드 폴리실리콘
7 : CVD 산화막 8 : 제2노드 폴리실리콘
9 : 유전체막 10 : 플레이트 폴리실리콘
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로, 특히 커패시턴스를 증대시키기에 적당하도록 한 것이다.
종래에는 커패시턴스를 증대시키기 위하여 제1(a)도와 같이 기판(11) 위에 게이트(12)를 형성하고 산화막(13)을 형성하여 패터닝한 후 질화막(14)을 형성하여 패터닝한다.
그리고 제1(b)도와 같이 패드폴리실리콘(15)을 형성하고 패터닝한 후 제1(c)도와 같이 전표면에 CVD 산화막(16)을 형성하고 패터닝한 상태에서 스토리지 노드 폴리실리콘(17)을 형성한다.
다음에 제1(d)도와 같이 에치백하여 스토리지 노드 폴리실리콘(17)을 격리시키고 CVD 산화막(16)을 제거한 후 제1(e)도와 같이 유전체막(18)과 플레이트 폴리실리콘(19)을 형성하여 패터닝한다.
그러나 상기와 같은 종래의 제조방법에 있어서는 노드 폴리실리콘(17) 격리시 노드전극으로 사용되는 폴리의 손상으로 누설전류가 발생되기 쉽고 끝단에 첨점이 발생되며 커패시터 영역을 확장시키는데 제한이 따르는 결점이 있다.
본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 노드격리시 끝단에 첨점이 발생되지 않을 뿐만아니라 넓은 면적의 커패시터를 갖는 반도체장치를 제조할 수 있는 방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저 제2(a)도와 같이 기판(1)에 필드산화막(2)을 성장시키고 게이트(3)를 형성한 후 비트라인(4)을 형성하고 질화막(5)을 덮은 후 패터닝하여 노드콘택을 형성한다.
그리고 제2(b)도와 같이 전표면에 제1노드 폴리실리콘(6)을 형성하고 제2(c)도와 같이 CVD 산화막(7)을 형성한 후 패터닝한 상태에서 제2노드 폴리실리콘(8)을 형성한다.
다음에 제2(d)도와 같이 P/R을 사용하여 제2노드 폴리실리콘(8)을 에치-백함으로 노드를 격리시키고 제2(e)도와 같이 제2노드 폴리실리콘(8)의 중심부분을 제거한 후 CVD 산화막(7)을 제거한다.
이어서 (f)와 같이 유전체막(9)을 형성하고 플레이트 폴리실리콘(10)을 형성하여 커패시터를 완성한다.
이상에서 설명한 바와같은 본 발명은 노드 격리시 끝단에 첨점이 형성되지 않아 소자의 특성을 향상시킬 수 있으며 넓은 면적의 커패시터를 얻을 수 있어 커패시터를 증대시킬 수 있는 효과가 있다.
Claims (1)
- 기판(1)에 필드산화막(2)을 성장시키고 게이트(3), 비트라인(4)을 형성한 후 질화막(5)을 덮고 패터닝하여 노드콘택을 형성하는 공정과, 전 표면에 제1노드 폴리실리콘(6)을 형성하고 그 위에 CVD 산화막(7)을 형성하여 패터닝한 후 제2노드 폴리실리콘(8)을 형성하는 공정과, P/R을 사용하여 에치-백함으로 노드를 격리시키는 공정과, 상기 제2노드 폴리실리콘(8)의 중심부를 식각하고 CVD 산화막(7)을 제거하는 공정과, 유전체막(9)을 형성하고 플레이트 폴리실리콘(10)을 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 반도체장치의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005955A KR100198604B1 (ko) | 1991-04-13 | 1991-04-13 | 반도체장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005955A KR100198604B1 (ko) | 1991-04-13 | 1991-04-13 | 반도체장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020601A KR920020601A (ko) | 1992-11-21 |
| KR100198604B1 true KR100198604B1 (ko) | 1999-08-02 |
Family
ID=19313247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005955A KR100198604B1 (ko) | 1991-04-13 | 1991-04-13 | 반도체장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198604B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064833A (ko) | 2014-11-28 | 2016-06-08 | (주)신영포엠 | 접이식 의료용 스탠드 |
-
1991
- 1991-04-13 KR KR1019910005955A patent/KR100198604B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064833A (ko) | 2014-11-28 | 2016-06-08 | (주)신영포엠 | 접이식 의료용 스탠드 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020601A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009053B1 (en) | Manufacturing method of semiconductor device | |
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR940009616B1 (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| KR100198604B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950004533A (ko) | 캐패시터 제조방법 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR100336770B1 (ko) | 커패시터 형성방법 | |
| KR100286336B1 (ko) | 커패시터제조방법 | |
| KR0157975B1 (ko) | 집적회로의 스택트 캐패시터 제조방법 | |
| KR0147418B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR100198603B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940003590B1 (ko) | 메모리 셀 제조방법 | |
| KR960012574B1 (ko) | 반도체장치의 제조방법 | |
| KR100306902B1 (ko) | 반도체장치의캐피시터제조방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR100322891B1 (ko) | 복합반도체 소자의 게이트 전극 제조방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100649968B1 (ko) | 반도체소자의 제조방법 | |
| KR100232205B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR940001286B1 (ko) | 반도체 장치의 고부하 저항기 및 그 제조방법 | |
| KR0172812B1 (ko) | 기억소자의 구조 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR0143343B1 (ko) | 반도체소자의 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |