KR100649968B1 - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 소정방향으로 더미커패시터와 셀커패시터가 반복되는 형태로 구성된 셀 블록에서 셀 블록의 가장자리를 둘러싸는 형태로 형성된 가드링커패시터와 상기 셀 블록 가장자리에 형성되는 더미커패시터를 연결하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법을 제공한다.

가드링 커패시터, 더미 커패시터, 셀 커패시터, 셀 블록

Description

반도체소자의 제조방법{Method for fabricating semiconductor device}

도1 및 도2는 본 발명에 의한 커패시터 제조방법을 도시한 단면도.

도3은 본 발명의 제1실시예에 의한 셀커패시터, 더미커패시터 및 가드링커패시터의 연결배치도.

도4는 본 발명의 제2실시예에 의한 셀커패시터, 더미커패시터 및 가드링커패시터의 연결배치도.

도5는 본 발명의 제3실시예에 의한 셀커패시터, 더미커패시터 및 가드링커패시터의 연결배치도.

도6은 본 발명의 제4실시예에 의한 셀커패시터, 더미커패시터 및 가드링커패시터의 연결배치도.

도7은 종래의 일반적은 셀커패시터와 더미커패시터 및 가드링커패시터의 연결배치도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비트라인 2 : 제1산화막

3 : 제1질화막 4 : 스토리지노드 콘택 플러그

5 : 제2산화막 6 : 하부전극

7 : 포토레지스트 8 : 1/2컬럼위의 끝단에서의 더미커패시터

9 : 셀커패시터 10 : 더미커패시터

11 : 셀 블록 12 : 가드링 커패시터

13 : 1/2컬럼위의 더미커패시터 14 : 1컬럼위의 더미커패시터

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 셀 블록 가장자리에 형성되는 더미커패시터를 가드링(Guardring)커패시터와 연결하여 형성하는 방법에 관한 것이다.

셀 블록 가장자리의 커패시터는 컬럼방향으로 더미커패시터와 셀커패시터가 반복되는 형태이므로 셀 블록 가장자리의 커패시터는 공정상의 어려움과 이에 따른 커패시터 크기가 셀 블록 내부에 있는 것들에 비해 많은 영향을 받게 된다.

커패시터 크기가 작으면 커패시터용량이 작아지므로 소자가 동작하는데 잡음의 영향을 받으며 감지증폭기의 감지속도가 저하되게 된다.

본 발명은 상기 문제점을 해결하기 위한 것으로써, 셀 블록 가장자리에 형성 되는 커패시터 중에서 더미커패시터를 가드링 커패시터와 연결하여 형성하되, 더미커패시터를 셀 커패시터보다 작게 형성하여 셀 블록 가장자리에 있는 셀커패시터에 미치는 영향을 최소화할 수 있는 커패시터 형성방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 반도체소자의 제조방법에 있어서, 소정방향으로 더미커패시터와 셀커패시터가 반복되는 형태로 구성된 셀 블록에서 셀 블록의 가장자리를 둘러싸는 형태로 형성된 가드링커패시터와 상기 셀 블록 가장자리에 형성되는 더미커패시터를 연결하여 형성하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

반도체소자가 고집적화되면서 셀 블록을 보호하기 위하여 커패시터 형성시 도7에 나타낸 바와 같이 셀 블록(11)의 가장자리를 따라 가드링 커패시터(12)를 형성하게 된다. 이와 같이 가드링 커패시터의 형성에 따라 컬럼방향으로 더미커패시터(10)와 셀커패시터(9)가 반복되는 형태로 형성된다. 본 발명은 셀 블록의 가장자리에 형성되는 더미커패시터를 가드링 커패시터와 연결하여 형성하는 것이다.

먼저, 도1에 나타낸 바와 같이 반도체기판상에 비트라인(1)을 형성한 후에 제1산화막(2)과 제1질화막(3)을 차례로 증착하고 스토리지노드 콘택 마스크를 이용 한 식각공정에 의해 스토리지노드 콘택을 개방한다. 이어서 스토리지노드 콘택 플러그(4)를 증착하고 CMP공정을 거쳐 스토리지노드 콘택을 격리시킨다.

다음에 도2를 참조하면, 스토리지노드 콘택 플러그(4)위에 제2산화막(5)을 증착하고 스토리지노드 마스크를 이용한 식각공정을 거쳐 스토리지노드 콘택을 노출시킨 후, 제2산화막위에 하부전극(6)을 증착하고 MPS 성장을 시킨 후에 포토레지스트(7)를 도포하고 CMP공정을 거쳐 커패시터를 격리시킨다.

상기와 같은 공정을 거치면서 도3과 같이 컬럼방향으로 더미커패시터(10)와 셀커패시터(9)가 셀 블록(11)의 가장자리에 형성되는데 본 발명에서는 이러한 더미커패시터를 가드링커패시터(12)와 연결시킨다. 셀 블록 가장자리에 형성되는 더미커패시터가 셀블록 가장자리에 형성된 셀커패시터에 영향을 주지 않도록 커패시터의 크기를 작게 하여 형성하는 것이 바람직하다.

도3은 셀 블록내에 1/2컬럼(1개의 비트라인)이 더미(13)로 형성되어 있는 것에서 셀 블록 내에 형성되어 있는 커패시터를 평면으로 나타낸 것이다. 도3에서 참조부호 8은 1/2컬럼위의 끝단에서의 더미커패시터를 나타낸다.

도4는 도3과 거의 동일하며 컬럼 더미커패시터 다음에 있는 셀커패시터 중에 더미커패시터를 가드링 커패시터와 연결한 것을 나타낸 평면도이다.

도5는 도3과 거의 동일한 구조로서 1컬럼(2개의 비트라인)이 더미로 형성된 것(14)을 나타낸 평면도이며, 도6은 도4와 거의 동일한 구조로서 1컬럼이 더미로 형성된 것을 나타낸 평면도이다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 셀 블록 가장자리에 형성되는 커패시터 중에서 더미커패시터를 가드링 커패시터와 연결하여 형성하되, 더미커패시터를 셀 커패시터보다 작게 형성하여 셀 블록 가장자리에 있는 셀커패시터에 미치는 영향을 최소화할 수 있다.

Claims (7)

1. 소정방향으로 더미커패시터와 셀커패시터가 반복되는 형태로 구성된 셀 블록에서 셀 블록의 가장자리를 둘러싸는 형태로 형성된 가드링커패시터와 상기 셀 블록 가장자리에 형성되는 더미커패시터를 연결하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
2. 제1항에 있어서,

   컬럼방향으로 셀 블록 가장자리의 1/2컬럼 위에 더미커패시터를 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
3. 제1항에 있어서,

   컬럼방향으로 셀 블록 가장자리의 1컬럼 위로 더미커패시터를 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제1항에 있어서,

   로우방향으로 셀블록 내에서 더미커패시터와 셀커패시터를 반복하여 형성하 는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제1항에 있어서,

   상기 더미커패시터를 컬럼방향으로 상기 셀커패시터보다 크기가 작게 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
6. 제1항에 있어서,

   컬럼방향으로 셀 블록 가장자리에 있는 더미커패시터 중에서 컬럼의 처음과 끝에 있는 커패시터를 가드링 커패시터와 연결하는 것을 특징으로 하는 반도체소자의 제조방법.
7. 제1항에 있어서,

   상기 커패시터들을 형성하는 공정은,

   반도체기판상에 비트라인을 형성하는 단계와;

   상기 비트라인상에 제1산화막과 제1질화막을 차례로 증착하는 단계;

   스토리지노드 콘택 마스크를 이용한 식각공정에 의해 스토리지노드 콘택을 개방하는 단계;

   스토리지노드 콘택 플러그를 증착하고 CMP공정을 거쳐 셀별로 스토리지노드 콘택을 격리시키는 단계;

   상기 스토리지노드 콘택 플러그위에 제2산화막을 증착하고 스토리지노드 마스크를 이용한 식각공정을 거쳐 스토리지노드 콘택을 노출시키는 단계;

   상기 제2산화막위에 커패시터 하부전극을 증착하는 단계; 및

   기판 전면에 포토레지스트를 도포하고 CMP공정을 거쳐 셀별로 커패시터를 격리시키는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.

Images