KR100192065B1 - 반도체 집적회로장치 - Google Patents

Abstract

3층이상의 배선구조를 갖는 반도체집적회로장치를 여러개의 기능블럭의 집합으로서 계층적으로 파악할 때 각 기능블럭은 배선의 주된 연장방향이 X방향으로 규정된 제1배선층과 배선의 주된 연장방향이 Y방향으로 규정되어 있고, 제1배선층위에 형성된 제2배선층에 의해 결선되고, 이때 주된 배선방향이 제2배선의 층배선과 동일하고, 제2배선층위에 형성된 제3배선층을 제1 및 제2배선층과 함께 기능블럭간의 신호배선으로서 이용함과 동시에 기능블럭에 전원을 공급하는 전원배선으로 이용하고, 기능블럭으로의 전원공급경로를 전원패드와 같은 전원공급전극을 기점으로 여러개의 전원배선을 분기시켜서 종단시키도록 함과 동시에 고전위측의 전원공급전극과 저전위측의 전원공급전극을 반도체기판의 대향가장자리부에 각각 배치하고, 목적기능블럭까지의 전원배선을 반도체기판의 가장자리부근방에서 굴곡시켜 목적위치까지 직선적으로 배치하는 패턴으로 한다.

이것에 의해 다른층의 배선상호간에 기생하는 용량성분을 작게 하도록 작용하여 배선상호간에서의 누화를 저감할 수 있다.

Description

반도체 집적회로장치

제1도는 본 발명의 1 실시예에 관한 반도체집적회로장치에서의 블록간의 신호배선구조도.

제2도는 기능블럭내부의 1예의 전원배선구조도.

제3도는 본 발명의 1 실시예에 관한 반도체집적회로장치에서의 기능블럭으로의 전원공급배선구조도.

제4도는 본 발명의 1 실시예에 관한 반도체집적회로장치에 적용되는 VTR용 신호처리 LSI의 라이트계 기능블럭도.

제5도(a), (b), (c)는 반도체 집적회로장치에 포함되는 1예의 트리밍회로의 등가회로도, 디바이스단면구조도, 디바이스평면도.

제6도(a), (b)는 비파괴테스트를 고려한 다층배선구조의 디바이스단면도, 평면도.

제7도(a), (b)는 비파괴테스트를 고려하지 않는 경우의 다층배선구조의 디바이스단면도, 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기관 3∼11 : 기능블럭

AL1,AL2,AL3 : 1층째, 2층째, 3층째 알루미늄 배선

20,21 : 전원배선 24,25 : 전원패드

30∼36 : 고전위측전원배선 40∼46 : 저전위측전원배선

본 발명은 반도체집적회로장치의 다층배선구조, 더 나아가서는 전원배선이나 신호배선 상호간의 누화대책, 그리고 전원배선을 거쳐서 전달되는 잡음 대책 등에 관한 것으로, 예를들면 아날로그 신호 처리부를 갖는 반도체집적회로장치에 적용해서 유효한 기술에 관한 것이다.

반도체집적회로장치의 미세화에 따라 고집적화 또는 고밀도화의 수단의 하나로서 다층배선구조가 채용되고 있다. 이 다층배선구조는 기본적으로 하층의 배선패턴위에 절연막을 피복하여 그곳에 접속구멍을 마련한 후 다음층의 배선을 얹어간다는 구조이다.

예를들면, 비디오 테이프 레코더용의 아날로그 신호 처리는 종래 신호(색신호)처리용 LSI와 신호(휘도신호)처리용 LSI의 2칩구조로 실행하는 것이 주류였다. 이 C신호처리계와 Y신호처리계를 1칩화한 예는 닛케이 매크로힐사 발행의 닛케이 일렉트로닉스 제455호(1988년 9월 5일 발행)의 179페이지에서 183페이지에 기재되어 있다.

고집적화, 시스템온칩화의 요청이 진행되는 가운데 그 다층배선구조에 대해서는 배선면적의 감소뿐만 아니라 처리해야할 신호나 회로의 특성에 따라 누화등도 고려하지 않으면 안되는 것을 본 발명자는 발견하였다.

이하, 그 예로서 C신호처리계와 Y신호처리계를 1칩화하는 경우의 다층배선구조에 대해서 설명한다.

C신호처리계와 Y신호처리계를 1칩화하게 되면, 내부에서 취급하는 신호수나 배선이 증가하여 2층배선구조에서는 동일배선층에서의 다른 배선의 교차를 해결하기 위해 비교적 큰 배선영역을 기능블럭간에 확보해두지 않으면 안되고, 이것에 의해 칩면적이 증대하고 만다.

그래서 본 발명자는 3층배선구조를 채용해서 그 칩 크기를 소형화하는 검토를 실행하였다. 배선층수가 증가하면, 상하배선에 기생하는 바라지 않는 용량성분이 많게 되어 배선상호간에서의 누화증대에 연관된다. 여기서 검토하는 비디오 테이프 레코더용의 아날로그 처리 LSI는 주파수가 중복하거나 또는 신호주파수가 높은 Y신호계와 C신호계에 대해서 동일칩상에서 아날로그 처리를 실행하는 성질상, 다층배선간에서의 누화의 영향은 크고, 이와같은 누화가 발생하면 C신호에 Y신호가 혼입하는 크로스컬러나 Y신호에 C신호가 혼입하는 도트방해 등이 발생하여 화질의 현저한 저하를 일으킨다. 이때 해상도를 올리기 위해 신호주파수를 높게 하면, 상하의 배선과 그 사이에 위치하는 절연막에 의해 등가적으로 형성되는 바라지 않는 용량성분의 임피던스가 작게 되어 누화가 더욱 증가하고, 기대에 반하여 고품위의 화질을 얻을 수 없게 된다.

특히 C신호와 Y신호의 주파수 성분은 중복하고 있으므로, 양신호 상호간에서 누화의 영향이 크게 된다.

또, 서로 인접하는 배선층의 배선이 X방향과 Y방향이라는 교차적인 관계를 가진 3층배선구조를 채용하는 경우, 배선의 교차적 부분의 대부분은 1층만큼의 층간절연막의 두께에 의해 규정되는 비교적 큰 기생용량을 구성하고, 이 점에 있어서도 상기와 마찬가지로 그 용량성분의 임피던스가 작게 되어 누화를 증대시키는 경향을 갖는다.

여기서 문제로 되는 누화는 신호배선 상호간에서의 누화에 한정되지 않고, 전원배선과의 사이에서 발생하는 누화도 고려된다. 즉, 누화에 의해 발생한 전원배선을 공유하는 다른 회로부분에 전달되면, 그 회로의 바이어스 상태등이 변동하거나 해서 C신호계나 Y신호계의 신호에 바라지 않는 변동을 일으키는 원인으로 된다. 이 누화를 저감시키기 위해 배선간격을 크게 하면 칩크기가 증대하여 고집적화에 방해가 된다.

또, 다층배선구조는, 예를들면 게이트 어레이, 표준셀 LSI에 적용되어 LSI의 대규모화, 아날로그-디지탈혼합화가 진척됨과 동시에 이와같은 대규모 LSI를 단기간에 개발할 수 있는 ASIC(Application Specific IC)기술, 예를들면 CAD(Computer Aided Design)기술 개발의 필요성이 증대하고 있다.

또한 아날로그 회로 및 디지털회로를 혼합해서 탑재한 반도체집적회로를 CMOS를 기본셀로 사용한 게이트 어레이로 설계한 예로서는 1989년 6월 16일에 공개된 일본국 특허공개공보 평성 1-154533호에 기재되어 있다. 이 문헌은 전원배선, 접지배선 모두 디지털회로 및 아날로그 회로에 의해 분리되는 기술을 취급하고 있다. 상세하게는 각 셀열에 따라 칩이 1변측에서 평행하게 연장하는 1쌍의 전원배선 및 접지배선 모두 배선영역상에 형성되며, 또한 여러개의 기능블럭에 접속하고 있다. 이와같이 비교적 배선폭이 넓은 전원배선 및 접지배선을 셀열간에 위치하는 배선영역상에 형성하고 있으므로 배선영역의 면적을 축소하기 곤란하여 칩면적이 증대한다. 또, 이 문헌의 제2도에는 CMOS 게이트 어레이의 셀열이 연장하는 방향과 평행하며, 또한 셀열상을 연장하는 전원배선이 도시되어 있다. 이 전원배선은 모든 셀에 공통으로 접속되도록 구성되어 있다.

본 발명의 목적은 동작의 신뢰성 향상이나 칩의 소형화 등의 점에서 유용한 다층배선구조를 가진 반도체집적회로장치를 제공하는 것이다.

본 발명의 다른 목적은 배선상호간에서의 누화를 작게할 수 있는 반도체집적회로장치를 제공하는 것이다.

본 발명의 다른 목적은 다층배선구조라는 관점에서 아날로그 신호처리 동작의 정밀도를 높일 수 있는 반도체집적회로장치를 제공하는 것이다.

본 발명의 또다른 목적은 칩의 소형화를 희생하는 일 없이, 또는 칩면적의 소형화를 도모하면서 누화저감에 기여하는 다층배선구조를 갖는 반도체집적회로장치를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

즉, 각 배선층마다 배선의 주된 연장방향이 규정된 3층 이상의 배선구조를 갖는 반도체집적회로에 있어서, 상하로 인접하는 소정2층에서의 각각의 배선의 주된 연장방향을 X방향 또는 Y방향중 어느 한쪽으로 공통화하는 것이다. 이와같은 다층배선구조에서 주된 배선방향이 공통화된 2층의 배선층과 이것에 인접하는 또한층의 배선층에서 서로 다른층의 배선이 교차적 배치를 취할 때 이 교차적 부분에서는 2층만큼의 층간절연막이 개재되는 것으로 되어서 그 교차적 배선간의 기생용량은 작게 된다.

더욱 상세하게는 3층이상의 배선구조를 갖는 반도체집적회로장치를 여러개의 기능블럭의 집합으로서 계층적으로 파악할 때, 각 기능블럭은 배선의 주된 연장방향이 X방향으로 규정된 제1배선층과 배선의 주된 연장방향이 Y방향으로 규정되어 있고 상기 제1배선층위에 형성된 제2배선층에 의해서 최적하게 배선되고, 이때 주된 배선방향이 상기 제2배선층의 배선과 동일하고 이 제2배선층위에 형성된 제3배선층을 상기 제1 및 제2배선층과 함께 기능블럭간의 신호배선으로서 이용한다. 제2 및 제3배선층의 주된 배선방향은 동일하므로 기능블럭간의 배선채널에서 교차적 배치관계를 취하는 배선은 제1 및 제3배선층의 배선으로 되고, 이 배선의 교차적 부분에서는 2층만큼의 층간절연막이 개재되게 되어서 그 교차적 배선간의 기생용량은 작게 된다. 이 교차적 부위에서의 제2배선층에는 전원에 접속되는 실드배선을 용이하게 마련할 수 있게 된다. 또, 배선채널 및 기능블럭상에서 그 제2배선층의 배선과의 중첩을 피하는 위치에 제3배선층의 배선을 통하게 하는 것에 의해서도 배선상호간의 기생용량이 작게 된다.

기능블럭위에 제3배선층의 배선을 통하게 할 때 기능블럭내의 제2배선층의 배선과 상기 기능블럭위를 통과하는 제3배선층의 배선사이에 형성되는 기생용량을 더욱 작게 하는 데는 각각의 기능블럭을 획정하는 장방형영역의 Y방향 길이를 서로 같게 정의해서 기능블럭내의 제2배선층의 배선과 상기 기능블럭위를 통과하는 제3배선층의 배선이 근접해서 병렬로 할 때도 그 병렬 길이가 짧게 되도록 하면 좋다.

신호배선과 전원배선 상호간에 기생하는 용량성분의 저감이라는 관점에서도 상기 제2배선층 및 제3배선층의 배선의 주된 방향을 동일하게 한다는 구성을 적용할 수 있고, 그 경우에 전원배선으로서 제3배선층을 이용한다.

전원배선에 발생한 누화 또는 전원잡음의 영향을 특정한 기능블럭에 부여하지 않게 하는 데는 각각의 기능블럭의 회로특성이나 처리내용에 따라 기능블럭으로의 전원공급경로를 전원패드와 같은 전원공급전극을 기점으로 여러개의 전원배선을 분기시켜서 종단시키도록 하면 좋다.

이와 같이해서 제3배선층을 전원배선으로도 이용할 때, 1층의 제3배선층에 고전위측의 전원배선과 저전위측의 전원배선이 형성되며, 또 신호배선도 혼합해 있을 때 각 배선의 자유도를 높이며, 또한 배선설계를 용이화함과 동시에 전원배선의 불필요한 둘러침을 적게 하는 데는 고전위측의 전원공급전극과 저전위측의 전원공급전극을 반도체기관의 대향하는 가장자리부에 각각으로 배치하고, 목적기능블럭까지의 전원배선을 반도체기관의 가장자리변부분 근방에서 굴곡시켜 목적위치까지 직선적으로 배선하는 패턴으로하면 좋다.

다층배선구조의 반도체집적회로장치에서, 회로의 특성해석이나 고장해석을 전자빔테스터 등으로 실행하는 경우를 고려하면 최상층의 배선층에는 그 아래쪽으로 위치하는 목적배선에 전기적으로 접속되어 있고, 최상층 이외의 배선과는 전기적으로 독립된 도전도출부를 형성하고, 비교적 하층의 배선이나 아래로 중첩된 부분의 배선을 용이하게 관측할 수 있게 해두는 것이 바람직하다.

또, 다층배선구조를 갖는 반도체집적회로장치에서, 프로그램링크의 도통 비도통 상태에 따라 다른 회로상태가 설정되는 프로그램회로의 프로그램상태결정을 배선공정을 대충 거쳐서 반도체집적회로를 동작시키면서 상기 집적회로의 전체적인 동작특성을 고려해서 실시가능하게 하는 데는 그 프로그램링크를 최상배선층의 배선으로 형성하면 좋다.

상기한 수단에 의하면 상하로 인접하는 소정의 2층배선의 주된 연장방향을 동일하게 하는 것, 이 인접한 2층배선중 그 상층배선을 기능블럭위를 통과할 수 있는 기능블럭간 배선으로 하는 경우에 그 기능블럭간 배선의 주된 연장방향과 평행한 장방형 기능블럭의 1변의 길이를 비교적 짧은 것으로 통일해두는 것등은 다른층의 배선상호간에 기생하는 용량성분을 작게 하도록 작용하여 배선상호간에서의 누화저감을 달성한다.

이와같은 다층배선구조가 아날로그 신호 처리부를 포함하는 반도체집적회로장치에 적용되는 경우, 배선상호간에서의 기생용량 그 자체가 작게 되어 있는 것은 그만큼 신호주파수를 올려도 이와 같은 기생용량의 임피던스가 작게 되는 것을 억제하여 기대한대로의 신호처리 정밀도의 향상을 달성한다.

또, 기능블럭으로의 전원배선을 공급원에서 분기시켜서 종단시키는 것은 전원계통에서의 각 기능블럭간의 공통 임피던스에 의한 전원잡음의 영향이 바라지 않게 특정한 기능블럭에 전달되는 악영향을 저지하도록 작용한다.

또한, 목적기능블럭까지의 전원배선으로서 반도체기관의 가장자리부 근방에서 굴곡시켜 목적위치까지 직선적으로 배선하는 패턴을 채용하는 것은 전원배선 뿐만아니라 그것과 동일한 배선층에 포함되는 신호배선의 자유도를 높이며, 또한 배선설계를 용이화함과 동시에 전원배선의 불필요한 둘러침을 적게 하도록 작용한다. 이것과 함께 상기 인접한 2층배선중 그 상층배선을 기능블럭위를 통과할 수 있는 기능블럭간 배선으로 하는 것은 칩면적을 감속시키도록 작용한다.

그리고, 상기 각각의 수단 및 상대적으로 하층의 목적배선에 접속되어서 최상층에 도전도출하는 부분을 형성하거나 프로그램회로의 프로그램링크를 최상층의 배선층으로 구성한다는 수단은 각각 반도체집적회로장치에서의 유용한 다층배선구조를 제공하는 것으로 된다.

이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것을 동일한 부호를 붙이고 그 반복적인 설명은 생략한다.

제1도에는 본 발명의 1 실시예에 관한 반도체집적회로장치의 블록간의 신호배선구조예가 도시되어 있다. 전원배선구조에 대해서는 후술한다.

제1도에 도시된 반도체집적회로장치는 MOS(메탈옥사이드세미콘덕터)형 또는 바이폴라형등 공지된 반도체집적회로제조기술에 의해 단결정 실리콘등 1개의 반도체기관(1)에 형성되어 있지만, 그 구체적인 회로구성이나 디바이스구조는 특히 제한된 것은 아니다.

이 반도체집적회로장치는, 예를들면 CAD 기구를 사용해서 계층적인 방법으로 설계되고, LSI 전체로서 필요한 기능을 여러개의 기능블럭의 집합에 의해 달성하는 것이고, 제1도에는 일부의 기능블럭(3)∼(9)가 대표적으로 도시되어 있다. 각각의 기능블럭의 기능을 어느 기능레벨에서 분할하는가는 특히 제한되지 않고, 그 분할수나 미리 준비되어 있는 셀블럭 라이브러리등과의 관계에 따라 적절히 결정할 수가 있다. 또, 특히 제한되지 않지만 기능블럭(3)∼(9)는, 예를들면 CAD 기구를 사용해서 블록배치가 실행된다.

제1도에 도시되는 반도체집적회로는 3층의 금속(알루미늄)배선구조를 갖고, AL1은 배선의 주된 연장방향이 X방향으로 규정된 1층째 알루미늄배선, AL2는 배선의 주된 연장방향이 Y방향으로 규정되어 있고, 상기 1층째 알루미늄배선 AL1 위에 도시하지 않은 층간절연막을 거쳐서 형성된 2층째 알루미늄배선, AL3은 주된 배선방향이 상기 2층째 알루미늄배선 AL2와 같은 Y방향으로 규정되어 있고, 이 2층째 알루미늄배선 AL2 위에 도시하지 않은 층간절연막을 거쳐서 형성된 3층째 알루미늄배선이다. 여기서 각 알루미늄배선의 주된 연장방향은 X방향 또는 Y방향이지만, 어떤 일정한 배선 격자수의 범위이면 도면에도 도시한 바와 같이 약간의 직각방향으로의 굴곡이 허용되고 있다.

각 기능블럭(3)∼(9) 내부의 결선은 상기 1층째 알루미늄배선 AL1과 2층째 알루미늄배선 AL2에 의해 실행되고, 소정의 기능을 갖는 회로가 구성된다.

X방향으로 인접하는 기능블럭간의 배선은 1층째 알루미늄배선 AL1에 의해 실행되고, Y방향으로 인접하는 기능블럭간의 배선은 2층째 알루미늄배선 AL2에 의해 실행된다. X방향으로 인접하지 않는 기능블럭간의 배선은 1층째 알루미늄배선 AL1 및 2층째 알루미늄배선 AL2에 의해 실행된다. 따라서 X방향 및 Y방향에서 각 기능블럭 사이에는 1층째 알루미늄배선 AL1 및 2층째 알루미늄배선 AL2에 의한 블록간 배선을 위한 배선채널(15)가 확보되어 있다. 배선채널(15)는, 특히 제한되지 않지만 도시하지 않은 반도체기관 주면위에 형성된 필드산화막 위에 설정된다.

Y방향으로 인접하지 않는 기능블럭간의 배선은 3층째 알루미늄배선 AL3을 거쳐서 실행된다. 다라서 기능블럭접속을 위해 3층째 알루미늄배선 AL3 전용의 배선채널을 특히 확보할 필요는 없이 상기 배선 AL3은 기능블럭의 상층도 통과할 수가 있다. 즉, 1층째 알루미늄배선 AL1을 X방향, 2층째 알루미늄배선 AL2와 3층째 알루미늄배선 AL3을 Y방향으로 연장시킴과 동시에 기능블럭간의 결선을 배선채널(15)상의 1층째 및 2층째 알루미늄배선 AL1, AL2와 배선채널(15) 및 기능블럭위를 연장하는 3층째 알루미늄배선 AL3에 의해 실행하며, 또 기능블럭내의 결선을 1층째 및 2층째 알루미늄배선 AL1, AL2에 의해 실행한다.

이와 같은 3층 알루미늄배선구조에서 알루미늄배선이 다른층에서 교차적배치를 취하는 부분, 예를들면 A부분에서는 1층째 알루미늄배선 AL1과 3층째 알루미늄배선 AL3이 교차적 배치를 취하고, 그 사이에는 1층째 및 2층째의 합계 2층분만큼의 층간절연막이 개재되게 되고, 이 교차적 부위의 배선 상호간에 기생하는 용량성분은 상하로 인접하는 알루미늄배선의 교차부위에서의 기생용량의 약 절반값으로 감소된다.

또, A부분의 교차적 부위에서는 2층째 알루미늄배선 AL2를 이용해서 그 사이에 실드배선을 용이하게 삽입할 수가 있다. 이 실드배선에는 고레벨측 또는 저레벨측의 전원이 부이되고, 그 상하의 배선 상호간에서의 누화를 저감한다. 이것에 의해 배선패턴의 자유도가 증대하고, 설계자유도가 증대한다.

또, 3층째 알루미늄배선 AL3에 기생하는 용량성분은 인접하는 2층째 알루미늄배선 AL2와의 사이에도 존재하지만, 양쪽 배선의 주된 연장방향은 동일방향(Y방향)으로 되기 때문에 일체 교차적 배치를 취하지 않고, 또 양쪽 배선이 근접해서 겹친 상태를 취하지 않도록 한쪽을 옆쪽으로 어긋나게해서 배치하는 것도 용이하며, 가령 B부분에 도시된 바와 같이 양쪽의 알루미늄배선 AL2, AL3의 일부가 상하로 겹쳐지는 경우에도, 예를들면 제3 알루미늄배선 AL3을 약간 굴곡시키면 그 중첩상태는 용이하게 해결되고, 이것에 의해 제3 알루미늄배선 AL3과 제2 알루미늄배선 AL2 상호간에 기생하는 용량성분도 용이하게 감소할 수 있다.

제1도에 표시된 바와 같이 기능블럭(3)∼(9)는 X방향에 실질적으로 직선형상으로 배치된다. 각 기능블럭의 영역을 획정하는 장방형의 Y방향길이 H는 모든 기능블럭에서 통일화되고, 그 길이 H는 반도체기판의 변의 길이에 비해서 비교적 작은값에 설정되어 있다. X방향의 길이 W는 기능블럭의 회로규모에 따라 임의로 결정된다. 이것에 의해 B부분과 같이 제3 알루미늄배선 AL3과 제2알루미늄배선 AL2가 비교적 가까운 거리를 갖고 병렬시키지 않을 수 없는 경우에도 양쪽의 배선 AL2, AL3의 최대병렬길이는 비교적 짧게 되고, 이점에 있어서도 제2알루미늄배선 AL2와 제3알루미늄배선 AL3 상호간에 기생하는 용량값은 작게 된다. 또, 특히 제한되지 않지만 제1도 및 제3도에 표시한 바와 같이 실질적으로 X방향으로 연장하는 배선채널(15)는 소정의 폭을 갖고 칩의 한쪽변에서 대향하는 다른쪽변까지 연장하고 있다.

이상과 같이 제1도에 도시된 알루미늄배선 3층 배선구조에서는 배선 상호간에 기생하는 바라지 않는 용량성분이 작게 되는 결과 신호배선의 누화가 억제되어 각 기능블럭내부에서의 오동작방지 및 처리정밀도저하의 억제가 도모된다. 예를들면, 신호배선에 디지털신호가 전달되는 경우에는 입력측회로에서 입력버퍼와 같은 회로에 의해 파형성형 또는 레벨정형되지만, 누화에 의한 변동이 극단적인 경우에는 해당 버퍼의 출력이 반전해서 오동작을 일으킬 염려가 있지만, 이 실시예의 3층배선구조에 의하면 그와같은 레벨반전에 이르는 것과 같은 큰 누화의 발생을 예방할 수가 있다. 또, 신호배선에 아날로그 신호가 전달되는 경우 누화에 의한 신호 변동만큼 그대로 아날로그처리에 반영되어도 누화 그 자체가 작게 억제되는 결과, 신호처리정밀도의 저하를 억제할 수가 있다. 또한, 아날로그신호처리정밀도를 높이기 위해 신호주파수를 높게 하면 신호배선 상호간의 기생용량의 임피던스가 작게 되는 경향이 있지만 그 기생용량의 용량값 자체가 작게 되어 있으므로 그만큼 신호주파수를 올려도 이와같은 기생용량의 임피던스가 작게되는 것을 억제하여 아날로그 신호처리정밀도를 기대한대로 향상시킬 수 있다.

제2도에는 기능블럭내부의 전원배선구조의 예가 도시되어 있다. 이 반도체집적회로의 각 기능블럭 내부에서의 전원배선은 1층째 알루미늄배선 AL1 및 2층째 알루미늄배선 AL2로 형성되고, 특히 블록외부에서의 전원공급을 받기 위해 기능블럭의 위가장자리에는 VCC와 같은 고전위측 전원의 배선(20)이 1층째 알루미늄배선 AL1로 형성되고, 기능블럭의 아래가장자리에는 GND와 같은 저전위측 전원의 배선(21)이 1층째 알루미늄배선 AL1로 형성되어 있다. 배선(20), (21) 각각은 기능블럭의 한쪽변에서 대향하는 다른쪽변까지 X방향과 평행하게 연장하고 있다. 또한, 특히 제한되지 않지만 각 기능블럭 내부의 배선(20)은 패드(24)측에, 배선(21)은 패드(25)측에 구성되어 있다.

제3도에는 본 발명의 1 실시예에 관한 반도체집적회로장치에서의 기능블럭으로의 전원배선구조의 예가 도시되어 있다.

반도체기판(1)의 상변측 중앙부에 고전위측 전원패드(24)(VCC)가 배치되고, 하변측 중앙부에 저전위측 전원패드(25)(GND)가 배치되어 있고, 패드(24)(VCC), (25)(GND)에서 각 기능블럭(3)∼(11)로의 전원공급은 VCC와 같은 고전위측 및 GND와 같은 저전위측의 양쪽 모두 3층째 알루미늄배선 AL3에 의해 실행된다. 이 3층째 알루미늄배선 AL3으로 구성된 전원배선에도 하층의 신호배선과의 사이에서 누화가 발생하거나, 내부회로 특히 출력회로의 전류소비상태에 따라 전원잡음이 발생하거나 한다. 본 실시예에서는 그들의 영향이 광범위하게 미치지 않게 하기 위해 각각의 기능블럭(3)∼(11)의 회로특성이나 처리내용에 따라 고전위측 전원패드(24)를 기점으로 여러개의 고전위측전원배선(30)∼(36)을 분기시켜서 종단시키고, 마찬가지로 저전위측 전원패드(25)를 기점으로 여러개의 저전위측전원배선(40)∼(46)을 분기시켜서 종단시키고 있다. 각 전원배선(30)∼(36), (40)∼(46)은 목적위치에서 소요의 기능블럭(3)∼(11)에 포함되는 전원배선(20), (21)에 결합된다. 1층째 알루미늄배선 AL1로 형성된 전원배선(20), (21)과 3층째 알루미늄배선 AL3으로 형성된 전원배선의 결합은 소정의 1층째 알루미늄배선 AL1과 소정의 2층째 알루미늄배선 AL2를 도시하지 않은 접속구멍에서 접속함과 동시에 그 2층째 알루미늄배선 AL2와 소정의 3층째 알루미늄배선 AL3을 도시하지 않은 접속구멍에서 접속하여 실행된다. 또한, 전원패드(24), (25)에서의 전원공급계를 공통화할 수 있는 기능블럭, 예를들면 기능블럭(4)와 (5)나 기능블럭(6)과 (7)에 대해서는 기능블럭내부의 전원배선(20), (21)을 연장해서 서로 접속할 수가 있다.

신호배선도 혼합되어 있는 3층째 알루미늄배선 AL3에 의해서 구성되는 각종 전원배선의 배선패턴은 제3도에서도 알 수 있는 바와 같이 전원패드(24), (25)에서의 분기방향이 반도체기판(1)의 가장 바깥둘레부의 상변 또는 하변과 평행(X방향)하게 되고, 도중(소정위치)에서 직각으로 굴곡되어서 목적기능블럭까지 직선적(Y방향)으로 연장하는 패턴을 갖고 있다. 또한, 이들 전원배선(30)∼(36), (40)∼(46)의 빈영역에는 제1도에 도시된 바와 같은 3층째 알루미늄배선 AL3으로 형성된 신호배선이 마련되어 있다. 또한 기능블럭간 및 3층째 배선으로 구성되는 각종 전원배선은, 예를들면 CAD 기구를 사용해서 설계된다. 이와같이 3층째 알루미늄배선을 사용해서 피드(24), (25)에서 각기능블럭(3)∼(11)에 전원을 공급하는 전원배선(30)∼(36), (40)∼(46)을 형성함과 동시에 전원배선이 기능블럭위를 Y방향으로 연장하도록 구성한다.

이와 같은 전원배선구조에 의하면 반도체기판(1)의 중앙부분(기능블럭배치영역)에서 각종 전원배선(30)∼(36), (40)∼(46)은 굴곡하지 않으므로 배선설계가 용이하게 됨가 동시에 전원배선의 불필요한 둘러치기가 감소되며, 또 신호배선도 혼합되어 있는 3층째 알루미늄배선 AL3의 배치의 자유도를 증가시킨다. 즉, 고전위측 전원패드(24)(Vcc)와 저전위측 전원패드(25)(GND)를 칩의 대향하는 변에 마련하고, 각각의 패드에서 각 기능블럭까지 연장한다. 전원배선을 기능블럭위를 통과하는 제3배선층으로 형성하고 있으므로 전원배선의 배치시의 자유도를 향상시킬 수가 있다. 또, 기능블럭(3)∼(11)의 상층을 통과할 수 있는 3층째 알루미늄배선 AL3에 의해 신호배선과 함께 고저 양쪽의 전원배선도 형성할 수 있으므로 칩의 소형화를 더욱 촉진할 수가 있다. 또, 반도체기판의 가장 바깥둘레변부에서 각 기능블럭(3)∼(11)까지 Y방향으로 연장하는 전원배선을 2층째 알루미늄배선을 개재시키지 않고, 3층째 알루미늄배선만으로 형성하고 있으므로, 배선채널(15)의 영역을 통과할 필요가 없이 전원배선을 기능블럭위를 연장하도록 형성할 수가 있다. 이것에 의해 전원배선의 배치의 자유도를 향상시킬 수 있음과 동시에 배선채널영역의 면적을 감소하여 칩크기를 감소할 수가 있다. 또, CAD로 전원배선, 신호배선을 배치할 때의 자유도를 향상시킬 수 있어 개발기간을 단축할 수가 있다. 또한, 각 기능블럭(3)∼(11)내의 블록내 배선을 AL1, AL2를 사용해서 최적하게 설계할 수 있어 각 블록의 면적을 축소할 수가 있다.

제4도에는 상기 다층배선구조의 반도체집적회로장치를 VTR(비디오 테이프 레코더)용 신호처리 LSI에 적용한 경우의 회로블럭도, 특히 라이트계의 회로블럭도가 도시되어 있다.

이 VTR용 신호처리 LSI는 C신호처리계와 Y신호처리계를 1칩화한 것이고, Y신호처리계는 VHS 처리계와 SVHS 처리계를 포함하고 있다. 이 VTR용 신호처리 LSI의 비디오 입력에는 휘도신호로서의 Y신호와 색신호로서의 C신호가 혼합되어 있고, 분리회로(50)에서 Y신호와 C신호로 분리된다. 특히 제한되지 않지만, Y신호의 주파수는 0∼5㎒, C신호의 주파수는 3.58±0.5㎒로 된다.

Y신호는 입력셀렉터(51)을 거쳐서 SVHS용 휘도신호처리계(52) 또는 VHS용 휘도신호처리계(53)에 선택적으로 부여된다. SVHS용 휘도신호처리계(52)에서는 Y신호가 5㎒의 저역필터(LPF)(54)를 통해서 AGC(Automatic Gain Control)회로(55)에 부여되어 이득조정되고, 여기서 이득조정된 신호의 고역성분이 서브 엠피시스회로(56) 및 메인 엠퍼시스회로(57)에서 강조되고, 그후 FM 변조회로(58)에서 FM변조된다. 여기서 그 FM변조 신호의 주파수는, 예를들면 0∼15㎒로 된다. 한편, VHS용 휘도신호처리계(53)은 3㎒의 저역필터(LPF)(60), AGC회로(61), 엠퍼시스회로(62) 및 FM변조회로(63)을 마련하고, 예를들면 0∼8㎒의 FM변조신호를 얻는다. SVHS용 휘도신호처리계(52) 또는 VHS용 휘도신호처리계(53)의 출력은 출력셀렉터(65)에서 선택되어서 고역필터(HPF)(66)에 공급되고, 여기서, 예를들면 1.3㎒이하의 주파수 성분이 커트되어 후단에 공급된다.

상기 C신호는 ACC(Automatic Color-level Control)회로(70)에서 이득조정된후 주파수변환회로(71)에서 저역측으로 주파수변환되어서 저역필터(LPF)(72)에 공급된다. 이 저역필터(LPF)(72)에서는 1.3㎒ 이상의 주파수 성분이 커트된다.

비디오 입력에 대한 이와 같은 휘도신호처리와 색신호처리에 의해 양쪽의 출력신호주파수가 분리되어서 출력된 후 양출력신호가 믹서(74)에서 합성되고, 그 합성신호에 의해 기록앰프(75)를 구동해서 도시하지 않은 기록헤드에서 화상의 기록이 실행된다.

또한, SVHS용 휘도신호처리계(52)와 VHS용 휘도신호처리계(53)은 어느 한쪽이 선택적으로 동작되기 때문에 양쪽의 처리계에 개별적으로 포함되는 AGC회로나 FM변조회로는 양쪽처리계에서 공통화할 수 있다.

또한, 라이트계의 회로 이외의 회로블럭에 대해서는, 예를들면 1990년 6월 15일에 출원된 미국특허출원 No. 538448에 기재되어 있다. 여기에 이 문헌의 내용을 참고러서 삽입한다. 또, 이들 회로블럭은 1개 또는 여러개의 상기 기능블럭으로 구성되고, 셀블럭 라이브러리(레이아우트 라이브러리)에 등록되어 있다. 바이폴라 프로세스를 사용한 이와 같은 기능블럭의 설계는, 예를들면 1989년 9월에 개최된 제15차 유럽고체회로회의(ESSCIRC '89), p.121∼124에 기재되어 있다. 여기에 이 문헌을 참고로서 삽입한다.

제4도에 도시된 바와 같이 1칩상에서 휘도신호처리와 색신호처리를 실행하는 VTR용 신호처리 LSI에 제1도 내지 제3도에서 설명한 다층배선구조를 채용하면, 다층의 신호배선이나 전원배선 상호간에 기생하는 용량성분의 값이 작게 되어 있으므로 비교적 높은 주파수의 신호를 처리해도 누화에 의한 크로스컬러나 도트방해 등이 저감되어 화질의 저하를 방지할 수가 있다. 또, 아날로그 신호 처리의 성질상 신호주파수가 높게 됨에 따라서 기생용량의 임피던스가 작게 되는 경향을 취해도 기생용량값 자체가 작게 되어 있기 때문에 누화를 최소한으로 억제할 수가 있고, 이것에 의해 신호주파수를 올리면 기대한대로 해상도를 향상시킬 수 있게 된다.

또, 기능블럭으로의 전원배선구조에서도 처리내용이나 처리대상 신호주파수등이 크게 상이한 회로블럭에 대해서는 제3도와 같이 전원배선을 개별화하는 것에 의해, 예를들면 SVHS용 휘도신호처리계(52)를 위한 FM변조회로(58)을 제3도의 기능블럭(3)에 할당하고, 그 입력측의 LPF(54)나 AGC회로(55)를 기능블럭(4), (5)에 할당해서 전원배선을 개별화하는 것에 의해 전원계의 누화나 전원잡음이 공통 임피던스를 거쳐서 양쪽 기능블럭에 작용하는 사태를 방지할 수가 있다. 이점에서도 신호처리정밀도를 향상시킬 수가 있다.

또한, 1칩에 휘도신호처리계와 색신호처리계를 집적하면 그것에 따라 신호배선수가 증가함과 동시에 칩면적도 크게 되는 경향을 갖지만, 제1도 내지 제3도에서 설명한 다층배선구조의 채용에 의해 3층째 알루미늄배선 AL3을 위한 전용배선채널을 기능블럭간 영역에 확보해두지 않아도 누화를 증대시키는 일없이 높은 자유도로써 배선을 실행할 수 있으므로 칩면적의 증대를 최소한으로 억제할 수 있다.

제5도(a), (b), (c)에는 3층 배선구조를 갖는 반도체집적회로장치에 포함되는 트리밍회로의 1예가 등가회로도, 디바이스단면구조도, 디바이스평면도에 의해 도시되어 있다.

각 도면에 도시된 트리밍회로(80)은 프로그램링크의 도통 비도통 상태에 따라 다른 회로상태를 취하는 프로그램회로의 1예이고, 제5도(A)의 등가회로도에 도시된 바와 같이 저항 R에 3개의 저항 r1∼r3이 직렬접속되고, 각 저항 r1∼r3에는 프로그램링크 PL1∼PL3이 병렬접속되고, 어느 프로그램링크를 그대로 하는가 절단하는가에 의해 합성저항값을 7종류로 조정설정할 수가 있다. 이 트리밍회로(80)에서 상기 저항 r1∼r3은, 특히 제한되지 않지만 n형의 반도체기판(1)에 p형 불순물을 주입해서 이루어지는 소위 확산저항에 의해 구성되고, 각각의 저항 R, r1∼r3은 실리콘 산화막(81)위에 1층째 알루미늄배선 AL1로 형성된 도전층(82) 및 접속구멍(83)을 거쳐서 순차로 직렬접속된다. 각 도전층(82)는 각각에 1대1로 대응하는 2층째 알루미늄배선 AL2로 이루어지는 도전층(84)에 접속구멍(85)을 거쳐서 접속되며, 또 각각의 도전층(84)는 3층째 알루미늄배선 AL3으로 이루어지는 1개의 도전층(86)에 접속구멍(87)을 거쳐서 접속된다. 이 도전층(86)이 제5도(a)에서의 프로그램링크 PL1∼PL3에 해당한다. 또한, 제5도(b)에서(88)은 층간절연막, (89)는 표면보호막이다.

이와 같이 트리밍회로(80)의 프로그램링크 PL1∼PL3을 최상층의 3층째 알루미늄배선 AL3으로 구성하는 것에 의해 배선공정을 모두 끝나고나서 반도체집적회로를 동작시키면서 전체적인 동작 특성과의 상관을 고려해서 트리밍회로(80)의 조정설정을 실행할 수 있다. 본 실시예와 같은 아날로그 신호 처리 LSI에서는 앰프의 이득조정, 필터의 주파수특성조정, 적분회로의 귀환용량이나 입력저항값의 조정등 조정설정부위가 비교적 많고, 그들은 일련의 신호처리특성에 상관으로써 영향을 주기 때문에 이 실시예와 같은 반도체집적회로를 동작시키면서 상기 집적회로의 전체적인 동작특성과의 상관에서 트리밍회로등의 조정설정을 실행할 수 있는 것은 동작특성의 균일화 및 조정작업의 용이화를 가져온다.

제6도(a), (b)에는 다층배선구조의 반도체집적회로장치에서 회로의 특성해석이나 고장해석을 전자빔테스터 등으로 실행하는 경우를 고려했을 때의 배선구조예가 디바이스 단면구조도, 평면도로 도시되어 있다.

예를들면, 반도체집적회로장치의 어떤 부분에 착안했을 때 반도체기판(1)위에 순차로 실리콘 산화막(81), 1층째 알루미늄배선 AL1, 층간절연막(88), 2층째 알루미늄배선 AL2, 층간절연막(88), 3층째 알루미늄배선 AL3, 표면보호막(89)가 적층되어 있다고 하면, 제7도(a), (b)에 도시된 바와 같은 그대로의 상태에서 1층째 알루미늄배선 AL1의 신호를 전자빔테스터 등으로 관측하고자 해도 그위의 알루미늄배선 AL3이 방해가 되어 관측할 수가 없다. 이와 같은 장소에 대해서는 제6도(a), (b)에 도시된 바와 같이 목적으로 하는 1층째 알루미늄배선 AL1에 접속구멍(90)을 거쳐서 접속하는 2층째 알루미늄배선 AL2로 이루어지는 도전도출부(91)과 이 도전도출부(91)에 접속구멍(92)를 거쳐서 접속하는 3층째 알루미늄배선 AL3으로 이루어지는 도전도출부(93)을 마련하고, 각각의 도전도출부(91), (93)을 그밖의 배선과는 전기적으로 독립시켜둔다. 이것에 의해 최상층의 도전도출부(93)에 전자빔을 방사하는 것에 의해 비교적 하층의 배선이나 상층의 배선과 겹친 아래쪽의 배선을 관측할 수 있게 되어 다층배선구조의 반도체집적회로에 대해서도 회로의 특성해석이나 고장해석을 전자빔테스터 등으로 용이하게 실행할 수 있게 된다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

예를들면, 제1도나 제3도의 다층배선구조에서 기능블럭의 분할 수는 각 도면에 도시된 상태에 한정되지 않고, 적절히 변경할 수가 있다.

제3도의 구조에서 전극패드 근방에 위치하는 기능블럭으로의 전원배선에 대해서는 다른 1층째 알루미늄배선 AL1로 대신할 수 있다.

또, 제3도의 구성에서 Vcc, GND 측 각각의 전원패드의 수는 각각 1개로 한정되지 않고, 여러개로 증가할 수도 있다. 그 경우에 전원배선을 공통화하지 않고자하는 기능블럭의 집합마다 각각의 전원패드를 이용하도록 해도 좋다. 또, 전원패드는 와이어본딩되는 형식의 패드에 한정되지 않고, 범프전극등 와이어레스 본딩형식의 전극이라도 좋다.

또, 제5도(a)∼(c)에서는 저항트리밍회로를 1예로 설명했지만 프로그램회로는 그것에 한정되지 않고, 용량선택 또는 논리선택을 위한 프로그램회로에도 적용할 수가 있다.

또, 도전도출부는 2층째 알루미늄배선을 최상층으로 유도하는 경우에도 적용할 수가 있다.

또한, 상기 각 실시예에서는 알루미늄배선의 3층구조를 1예로 설명했지만, 층수는 그 이외라도 좋으며, 또 배선은 알루미늄에 한정되지 않고, 텅스텐이나 몰리브덴등 저융점금속배선, 더 나아가서는 다결정 실리콘이나 실리사이드 등이라도 좋다. 또한 알루미늄이라 할 때는 통상 알루미늄에 동이나 실리콘 등의 불순물이 첨가되어 있어 볼록부, 접촉부에서의 실리콘기판과의 반응, 전자이동 등의 신뢰성상의 문제점을 개선하는 일이 실행되고 있다.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 한 이용분야인 C신호처리계와 Y신호처리계를 1칩에 혼합시킨 VTR용 신호처리 LSI에 적용한 경우에 대하여 설명했지만, 본 발명은 그것에 한정된 것은 아니고, 그 이외의 아날로그 처리 LSI, 디지털 아날로그 혼합형 반도체집적회로, 더 나아가서는 마이크로 컴퓨터나 메모리등 일반적인 디지털 LSI 등의 각종 반도체집적회로에도 널리 적용할 수가 있다.

본 출원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.

즉, 상하로 인접하는 소정의 2층배선의 주된 연장방향을 동일하게 하는 것에 의해 해당인접배선층의 배선상호간은 병렬화되어서 교차적인 배치에서 도피하며, 또 서로 다른 층에서 교차적인 배치를 취하는 배선 사이에는 2층분 만큼의 층간절연막이 개재된다. 이것에 의해 배선상호간에 기생하는 용량성분을 작게 할 수가 있다.

특히, 다른층에서 교차적인 배치를 취하는 배선 사이에는 또한 층의 배선층이 개재되어 있으므로 이것을 이용하는 것에 의해 전원전위등이 부여되는 실드배선을 용이하게 개재시킬 수 있게 된다.

또, 인접2층의 배선중 그 상층배선을 기능블럭위를 통과할 수 있는 기능블럭간 배선으로 하는 경우에 그 기능블럭간 배선의 주된 연장방향과 평행한 장방형의 기능블럭의 변의 길이를 비교적 짧은 값으로 통일하게 해두는 것에 의해 소정의 인접2층의 배선상호간의 병렬길이를 짧게 할 수 있어 이 부분에서의 기생용량을 더욱 작게할 수가 있다.

상기 각각의 효과는 배선간의 누화를 저감하는 효과를 갖는다.

이와 같은 다층배선구조를 아날로그 신호 처리부를 포함하는 반도체집적회로에 적용하는 것에 의해 배선상호간에서의 기생용량 그 자체가 작게 되어 있으므로, 그만큼 신호주파수를 올려도 이와 같은 기생용량의 임피던스가 작게 되는 것을 억제하여 기대한대로의 신호처리 정밀도 향상을 달성할 수 있다는 효과가 있다.

또, 기능블럭으로의 전원배선을 공급원에서 분기시켜 종단시키는 것에 의해 전원계통에서의 각 기능블럭간의 공통 임피던스에 으해 전원잡음이 특정한 기능블럭에 바라지 않게 전달되는 사례를 저지할 수 있다는 효과가 있다.

또한, 목적기능블럭까지의 전원배선으로서 반도체기판의 가장자리부분 근방에서 굴곡시켜서 목적위치까지 직선적으로 배선하는 패턴을 채용하는 것에 의해 반도체기판의 중앙부분에서 각종 전원배선은 굴곡하지 않기 때문에 배선설계가 용이하게 됨과 동시에 전원배선의 불필요한 둘러치기가 감소되며, 또 전원배선과 함께 신호배선도 혼합하는 배선층에서의 배선배치의 자유도를 증가시킬 수가 있다.

그리고, 기능블럭으로의 전원공급배선과 이것에 인접하는 하층의 배선에 대해서도 그들 배선의 주된 연장방향을 동일하게 하는 것에 의해 신호배선과 전원배선 상호간에 기생하는 용량성분도 작게 할 수 있어, 이점에서도 누화저감에 기여한다.

또, 그들 전원배선구조의 채용에 의해 기능블럭의 상층을 통과할 수 있는 배선층에 신호배선과 함께 고저양쪽의 전원배선도 형성할 수 있으므로 칩의 소형화를 더욱 촉진할 수가 있다.

신호배선이나 전원배선 각각에 대하여 상기 다층배선구조를 채용하는 것에 의해 칩의 소형화를 희생으로 하는 일없이, 더 나아가서는 칩면적을 소형화하면서 누화를 저감할 수 있다는 효과가 있다.

다층배선구조의 반도체집적회로에서 최상층의 배선층에는 그 아래쪽에 위치하는 목적배선에 전기적으로 접속되어 있고, 최상층 이외의 배선과는 전기적으로 독립된 도전도출부를 형성해 두는 것에 의해 회로의 특성해석이나 고장해석을 전자빔테스터 등으로 실행하는 경우에 비교적 하층의 배선이나 아래로 중첩된 부분의 배선을 용이하게 관측할 수 있게 된다.

그리고, 다층배선구조를 갖는 반도체집적회로에서 프로그램링크의 도통, 비도통상태에 따라서 다른 회로상태가 설정되는 프로그램회로의 프로그램링크를 최상배선층의 배선으로 형성하는 것에 의해 대충 배선공정을 끝내고나서 반도체집적회로를 동작시키면서 상기 집적회로의 전체적인 동작특성을 고려해서 프로그램회로를 프로그램할 수 있고, 이것에 의해 반도체집적회로의 동작특성의 균일화 및 프로그램회로에 의한 조정작업의 용이화에 기여한다.

Claims (22)

1. 그 주면에 여러개의 반도체소자를 갖는 반도체기판, 상기 반도체기판상에 형성되고, 주된 연장방향이 X방향으로 규정된 제1배선층으로 형성된 제1배선, 주된 연장방향이 Y방향으로 규정되어 있고 상기 제1배선층상에 형성된 제2배선층으로 형성된 제2배선, 상기 반도체기판상에 형성되고, 상기 제1배선 및 제2배선에 의해서 내부배선된 여러개의 기능블럭 및 주된 배선방향이 상기 제2배선과 동일하고 상기 제2배선층상에 형성된 제3배선층으로 형성된 제3배선을 갖는 반도체집적회로장치.
2. 그 주면에 여러개의 반도체소자를 갖는 반도체기판, 상기 반도체기판상에 형성되고, X방향 및 Y방향으로 배열된 여러개의 기능블럭, 상기 Y방향으로 배열된 기능블럭 사이에 위치하는 배선채널영역, 상기 배선채널영역에 형성되고, 주된 연장방향이 X방향으로 규정되고, 상기 반도체기판상에 형성된 제1배선층으로 형성되어 있는 제1배선, 상기 배선채널영역에 형성되고, 주된 연장방향이 Y방향으로 규정되고, 상기 제1배선층상에 형성된 제2배선층으로 형성되어 있는 제2배선 및 상기 배선채널영역에 형성되고, 주된 연장방향이 Y방향으로 규정되고, 상기 제2배선층상에 형성된 제3배선층으로 형성되어 있는 제3배선을 갖는 반도체집적회로장치.
3. 제2항에 있어서, 상기 여러개의 기능블럭은 각각 구형영역에 포함되고, 개개의 구형영역은 Y방향의 길이가 서로 동일하게 정의된 반도체집적회로장치.
4. 제1항에 있어서, 상기 제1, 제2 및 제3배선층은 금속배선층인 반도체집적회로장치.
5. 4각형의 주면을 갖는 반도체기판, 상기 반도체기판에 형성된 여러개의 기능블럭, 상기 반도체기판의 주면의 하나의 변부에 형성된 제1전위공급전극, 상기 반도체기판의 주면의 하나의 변부에 대향하는 다른쪽의 변부에 분리배치된 제2전위공급전극, 상기 제1전위공급전극에서 분기해서 여러개의 기능블럭으로 제1전위를 병렬적으로 공급하는 여러개의 제1전위공급배선 및 상기 제2전위공급전극에서 분기해서 여러개의 기능블럭으로 제2전위를 병렬적으로 공급하는 여러개의 제2전위공급배선을 갖고, 상기 제1전위공급배선은 제1전위공급전극 근방의 하나의 변부 근방에 있어서 그것과 평행한 제1연장방향과 이것과 직각인 방향으로써 소정의 기능블럭에 이르는 제2연장방향을 갖고, 상기 제2전위공급배선은 제2전위공급전극 근방의 하나의 변부 근방에 있어서 그것과 평행한 제1연장방향과 이것과 직각인 방향으로써 소정의 기능블럭에 이르는 제2연장방향을 갖는 반도체집적회로장치.
6. 제5항에 있어서, 상기 제1전위공급배선 및 제2전위공급배선은 동일 배선층에 포함되어 이루어지는 반도체집적회로장치.
7. 제6항에 있어서, 각 배선층마다 배선의 주된 연장방향이 규정된 제1∼제3배선층을 또 갖고, 제1배선층 및 그 위에 형성된 제2배선층은 상기 기능블럭내부의 배선을 포함하고, 상기 제2배선층상에 형성된 제3배선층은 상기 전위공급전극에서 기능블럭으로 소정의 전위를 공급하는 상기 제1 및 제2전위공급배선을 포함하는 반도체집적회로장치.
8. 제7항에 있어서, 서로 인접하는 상기 제2 및 제3배선층의 배선은 그 주된 연장방향이 동일하게 규정되어 이루어지는 반도체집적회로장치.
9. 제8항에 있어서, 소정의 주파수성분을 갖는 신호를 처리하는 아날로그 신호 처리부를 또 갖는 반도체집적회로장치.
10. 제8항에 있어서, 상기 제1, 제2 및 제3배선층은 금속배선층인 반도체집적회로장치.
11. 제8항에 있어서, 상기 제3배선층으로 형성된 제3배선은 상기 기능블럭상을 연장하는 반도체집적회로장치.
12. 제11항에 있어서, 상기 여러개의 기능블럭은 각각 구형영역에 포함되고, 개개의 구형영역은 제3배선이 연장하는 방향의 길이가 동일한 반도체집적회로장치.
13. 제12항에 있어서, 상기 제1 및 제2전위공급전극은 각각 본딩패드전극인 반도체집적회로장치.
14. 제13항에 있어서, 상기 제1전위공급배선은 전원배선이고, 상기 제2전위공급배선은 접지배선인 반도체집적회로장치.
15. 제14항에 있어서, 상기 제1 및 제2전위공급배선에 의한 기능블럭으로의 전위공급경로를 전원패드와 같은 전위공급전극을 기점으로 여러개의 전위배선을 분기시켜서 종단시키는 반도체집적회로장치.
16. 반도체기판상에 있어서 X 및 Y방향으로 배치되고, Y방향에 있어서 그 폭이 동일한 여러개의 4각형의 기능블럭, Y방향에 있어서 상기 기능블럭사이에 배치되고, X방향으로 연장하는 배선채널, 제1금속층으로 이루어지고, 상기 기능블럭 및 배선채널에 있어서 주로 X방향으로 연장하는 제1배선, 상기 제1배선층상에 형성된 제2금속층으로 이루어지고, 상기 기능블럭 및 상기 배선채널에 있어서 주로 Y방향으로 연장하는 제2배선, 상기 제2금속층상에 형성된 제3금속층으로 이루어지는 제3배선 및 제3금속층으로 이루어지는 제1전극을 갖고, 상기 제3배선은 상기 제1전극에서 상기 기능블럭으로 연장해서 상기 기능블럭으로 제1전위를 공급함과 동시에 상기 기능블럭 및 배선채널상을 Y방향으로 연장하고, X방향으로 배치된 상기 기능블럭사이는 상기 제1 및 제2배선에 의해 전기적으로 접속되고, Y방향으로 배치된 기능블럭사이는 상기 제2배선에 의해 전기적으로 접속되어 있는 반도체집적회로장치.
17. 제16항에 있어서, 상기 제1금속층과 제2금속층사이에 형성된 제1절연막 및 제2금속층과 제3금속층사이에 형성된 제2절연막을 또 갖는 반도체집적회로장치.
18. 제17항에 있어서, 상기 제3배선은 Y방향에 있어서 인접하고 있지 않은 2개의 기능블럭사이를 전기적으로 접속하는 반도체집적회로장치.
19. 제18항에 있어서, X방향에 있어서 인접하는 2개의 기능블럭은 상기 제1배선만으로 접속되는 반도체집적회로장치.
20. 제19항에 있어서, 상기 금속층은 알루미늄인 반도체집적회로장치.
21. 제16항에 있어서, 상기 제3금속층으로 형성된 제4배선 및 제3금속층으로 형성된 제2전극을 또 갖고, 상기 제4배선은 상기 제2전극에서 상기 기능블럭으로 연장해서 상기 기능블럭으로 제1전위와 다른 제2전위를 공급함과 동시에 상기 기능블럭 및 배선채널상을 Y방향으로 연장하는 반도체집적회로장치.
22. 제21항에 있어서, 상기 기능블럭내에 있어서 X방향으로 연장하는 제5, 제6배선을 또 갖고, 상기 제5배선은 상기 제3배선을 거쳐서 상기 제1전극에 전기적으로 접속되어 있고, 상기 제6배선은 상기 제4배선을 거쳐서 상기 제2전극에 전기적으로 접속되어 있는 반도체집적회로장치.