KR0170270B1 - 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법 - Google Patents

인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법 Download PDF

Info

Publication number
KR0170270B1
KR0170270B1 KR1019950069722A KR19950069722A KR0170270B1 KR 0170270 B1 KR0170270 B1 KR 0170270B1 KR 1019950069722 A KR1019950069722 A KR 1019950069722A KR 19950069722 A KR19950069722 A KR 19950069722A KR 0170270 B1 KR0170270 B1 KR 0170270B1
Authority
KR
South Korea
Prior art keywords
contact hole
profile
psg layer
improving
thickness
Prior art date
Application number
KR1019950069722A
Other languages
English (en)
Other versions
KR970052517A (ko
Inventor
권혁경
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950069722A priority Critical patent/KR0170270B1/ko
Priority to JP8354622A priority patent/JPH09199585A/ja
Priority to US08/772,431 priority patent/US5912185A/en
Publication of KR970052517A publication Critical patent/KR970052517A/ko
Application granted granted Critical
Publication of KR0170270B1 publication Critical patent/KR0170270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

인규산화유리충에 형성된 콘택트 홀의 프로파일을 개선하는 방법이 개시된다.
본 발명에 따른 콘택트 홀의 프로파일 개선 방법은 PSG층에 형성된 콘택트 홀의 프로파일을 개선하는 방법에 있어서, PSG층을 그에 형성될 콘택트 홀의 두께보다 높게 증착하는 과정; 상기 증착 과정을 통하여 증착된 PSG층을 리플로우 처리하는 과정: 상기 리플로우 과정을 통하여 리플로우된 PSG층을 콘택트 홀의 두께만큼만 남기고 박리하는 과정; 및 상기 박리 과정의 결과물 상에 콘택트 홀을 형성하는 과정을 포함함을 특징으로 한다.
본 발명에 따른 프로파일 개선 방법은 PSG층을 콘택트 홀이 형성될 두께보다 높게 형성하고 이를 리플로우 처리 후에 제거시킴으로써 PSG층에 형성되는 콘택트 홀의 프로파일을 개선하는 효과를 갖는다.

Description

인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법
제1도는 종래의 PSG층에 형성된 콘택트 홀의 프로파일을 보이는 단면도이다.
제2a도 내지 제2c도는 본 발명에 따른 프로파일 개선 방법의 흐름을 보이는 공정 단면도이다.
제3도는 제2a도 내지 제2c도에 도시된 방법에 의해 형성된 콘택트 홀의 프로파일을 보이는 단면도이다.
제4a도 내지 제4b도는 종래의 방법에 의한 콘택트 홀의 프로파일과 제2도에 도시된 방법에 의해 형성된 프로파일을 각각 보이는 도면이다.
본 발명은 인규산화유리층에 형성된 콘택트 홀의 프로파일을 개선하는 방법 에 관한 것이다.
큰 단차를 갖는 반도체 장치의 표면에 인규산화유리(Pospho-Silicate Glass : PSC)를 증착하고 그 위에 메탈 배선을 형성할 경우에는 하부의 단차에 의해 메탈의 스텝 커버리지(step coverage)가 불량해지지 않도록 PSG층을 리플로우시켜주는 것을 필수 불가결하다.
그런데, PSG는 저온에서 생성되므로 Si - O - Si의 결합 각도 분포가 넓고 기공이 큰 소위 개방 구조(open structure)를 갖게 된다. 따라서, 리플로우 시 증기압이 높은 P2O5가 표면으로부터 쉽게 증발되어 버린다.
이에 따라 상부의 인(P)의 농도는 하부의 그것보다 낮게 되어, 상부의 식각률이 하부의 그것보다 적게 된다.
이러한 PSG층에 콘택트 홀 형성을 위한 습식 식각 처리를 행하면 제1도에 도시된 바와 같이 PSG층의 상부에 네거티브 슬로브(negative slope)가 생겨서 콘택트 홀의 프로파일이 불량해진다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서 PSG층에 형성된 콘택트 홀의 프로파일이 개선되는 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 따른 콘택트 홀의 프로파일 개선 방법은 PSG층에 형성된 콘택트 홀의 프로파일을 개선하는 방법에 있어서 PSG층을 그에 형성될 콘택트 홀의 두께보다 높게 증착하는 과정; 상기 증착 과정을 통하여 증착된 PSG층을 리플로우 처리하는 과정; 상기 리플로우 과정을 통하여 리플로우된 PSG층을 콘택트 홀의 두께만큼만 남기고 박리하는 과정; 및 상기 박리 과정의 결과물 상에 콘택트 홀을 형성하는 과정을 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 콘택트 홀의 프로파일 개선 방법의 흐름을 보이는 공정 단면도이다.
제2a도는 형성될 콘택트 홀의 두께보다 높은 두께를 갖도록 증착된 PSG층을 보이는 단면도이다. 여기서, 증착된 PSG층(10)의 두께는 콘택트 홀의 그것보다 약 1,000Å 정도 높게 하는 것이 바람직하다.
제2b도는 증착된 PSG층을 리플로우 처리 후 박리한 것을 보이는 것이다. 구체적으로는 리플로우 처리된 PSG층을 10:1의 불산(BHF)에서 식각하여 박리될 PSG층(12)을 벗겨낸다. 건식 식각 10:1의 HF, 10:1 BOF 등도 가능하다. 제2b도에 있어서 남은 부분(10')은 인의 농도가 거의 일정하게 분포되어 있는 것을 알 수 있다.
제2c도는 박리된 PSG층에 콘택트 홀을 형성한 것을 보이는 단면도이다. 구체적으로는 먼저 습식 식각을 통하여 콘택트 홀의 개구부를 형성하고, 이어서 건식 식각을 통하여 콘택트 홀의 몸체를 형성한다.
콘택트 홀이 형성될 PSG층(10')은 인의 농도가 거의 일정하게 분포되어져 있으므로 습식 식각에 대한 식각률이 거의 일정하여 네거티브 슬로프가 발생될 소지가 매우 적다.
따라서, 형성된 콘택트 홀의 프로파일이 대폭적으로 개선되게 된다.
제3도는 제2도에 도시된 방법에 의해 처리된 콘택트 홀의 일측 단면을 보이는 것이다. 제3도의 A부분에 보여지는 프로파일이 매우 양호한 것을 알 수 있다.
제4a도 내지 제4b도는 종래의 방법에 의해 형성된 프로파일과 본 발명의 방법에 의해 형성된 그것을 서로 형성된 그것을 서로 비교하기 위한 것이다. 제4a도의 종래의 방법에 형성된 프로파일을 보이는 것으로서 B부분에 오목한 즉, 네거티브 슬로프를 보이는 부분이 보여진다.
제4b도는 본 발명의 방법에 의해 형성된 것을 보이는 것으로서 B부분에 제4a도와 같은 네거티브 슬로프가 보여지지 않은 것을 알 수 있다.
상술한 바와 같이 본 발명에 따른 프로파일 개선 방법은 PSG층을 콘택트 홀이 형성된 두께보다 높게 형성하고 이를 리플로우 처리 후에 제거시킴으로써 PSG층에 형성되는 콘택트 홀의 프로파일을 개선하는 효과를 갖는다.

Claims (1)

  1. PSG층에 형성된 콘택트 홀의 프로파일을 개선하는 방법에 있어서, PSG층을 그에,형성될 콘택트 홀의 두께보다 높게 증착하는 과정: 상기 증착 과정을 통하여 증착된 PSG층을 리플로우 처리하는 과정; 상기 리플로우 과정을 통하여 리플로우된 PSG층을 콘택트 홀의 두께만큼만 남기고 박리하는 과정 : 및 상기 박리 과정의 결과물 상에 콘택트 홀을 형성하는 과정을 포함하는 프로파일 개선 방법.
KR1019950069722A 1995-12-30 1995-12-30 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법 KR0170270B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950069722A KR0170270B1 (ko) 1995-12-30 1995-12-30 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법
JP8354622A JPH09199585A (ja) 1995-12-30 1996-12-20 燐珪酸ガラス層におけるコンタクトホール形成方法
US08/772,431 US5912185A (en) 1995-12-30 1996-12-24 Methods for forming contact holes having improved sidewall profiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069722A KR0170270B1 (ko) 1995-12-30 1995-12-30 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법

Publications (2)

Publication Number Publication Date
KR970052517A KR970052517A (ko) 1997-07-29
KR0170270B1 true KR0170270B1 (ko) 1999-03-30

Family

ID=19448550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069722A KR0170270B1 (ko) 1995-12-30 1995-12-30 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법

Country Status (3)

Country Link
US (1) US5912185A (ko)
JP (1) JPH09199585A (ko)
KR (1) KR0170270B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755114B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 콘택홀의 형성 방법
KR100763701B1 (ko) * 2006-08-31 2007-10-04 동부일렉트로닉스 주식회사 컨택트 홀 등방성 프로파일의 형성 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046113A (en) * 1996-10-31 2000-04-04 Texas Instruments Incorporated Combined dry and wet etch for improved silicide formation
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
GB2378314B (en) * 2001-03-24 2003-08-20 Esm Ltd Process for forming uniform multiple contact holes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
DD280633A1 (de) * 1989-03-16 1990-07-11 Werk Fernsehelektronik Veb Verfahren zur herstellung von aetzstrukturen in isolatorschichten auf halbleiterbauelementen
JP2804543B2 (ja) * 1989-10-23 1998-09-30 宮崎沖電気株式会社 半導体素子の製造方法
JPH03283636A (ja) * 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
JP2519819B2 (ja) * 1990-05-09 1996-07-31 株式会社東芝 コンタクトホ―ルの形成方法
JP3128811B2 (ja) * 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
US5219791A (en) * 1991-06-07 1993-06-15 Intel Corporation TEOS intermetal dielectric preclean for VIA formation
KR940009599B1 (ko) * 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
JPH0697159A (ja) * 1992-09-14 1994-04-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH06188242A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd 半導体装置とその製造方法
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation
US5672907A (en) * 1995-03-22 1997-09-30 Nippon Steel Corporation Semiconductor device having character in BPSG film
US5654213A (en) * 1995-10-03 1997-08-05 Integrated Device Technology, Inc. Method for fabricating a CMOS device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755114B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 콘택홀의 형성 방법
KR100763701B1 (ko) * 2006-08-31 2007-10-04 동부일렉트로닉스 주식회사 컨택트 홀 등방성 프로파일의 형성 방법

Also Published As

Publication number Publication date
KR970052517A (ko) 1997-07-29
JPH09199585A (ja) 1997-07-31
US5912185A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
US4523975A (en) Integrated circuit planarizing process
US4634494A (en) Etching of a phosphosilicate glass film selectively implanted with boron
KR970018088A (ko) 반도체 구조와 이를 제조하기 위한 개선된 방법
US4666553A (en) Method for planarizing multilayer semiconductor devices
EP0406025B1 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
KR0170270B1 (ko) 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법
US4818335A (en) Tapered wet etching of contacts using a trilayer silox structure
US4520554A (en) Method of making a multi-level metallization structure for semiconductor device
EP0128102A3 (en) Impregnation of aluminum interconnects with copper
US6074957A (en) Methods of forming openings and methods of controlling the degree of taper of openings
US4696098A (en) Metallization technique for integrated circuit structures
JPS61171132A (ja) 貫通孔の形成方法
EP0050972B1 (en) Method of manufacturing a semiconductor device with an interconnection electrode layer
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
US6004729A (en) Methods of improving photoresist adhesion for integrated circuit fabrication
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH02253643A (ja) 層間絶縁膜の形成方法
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
US5804515A (en) Method for forming contact holes of semiconductor device
JPS6235645A (ja) 半導体装置とその製造法
JPS58176949A (ja) 多層配線形成方法
GB2178896A (en) A method of producing a layered structure
KR100473157B1 (ko) 반도체소자의콘택홀형성방법
KR0184055B1 (ko) 반도체 소자의 콘택부 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120918

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee