KR0157485B1 - 가변 이득 증폭기 - Google Patents

가변 이득 증폭기 Download PDF

Info

Publication number
KR0157485B1
KR0157485B1 KR1019940700599A KR19940700599A KR0157485B1 KR 0157485 B1 KR0157485 B1 KR 0157485B1 KR 1019940700599 A KR1019940700599 A KR 1019940700599A KR 19940700599 A KR19940700599 A KR 19940700599A KR 0157485 B1 KR0157485 B1 KR 0157485B1
Authority
KR
South Korea
Prior art keywords
current
electrode
transistor
node
collector
Prior art date
Application number
KR1019940700599A
Other languages
English (en)
Inventor
루돌프 하포드 잭
이홍배
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940700599A priority Critical patent/KR0157485B1/ko
Application granted granted Critical
Publication of KR0157485B1 publication Critical patent/KR0157485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

TV 수신기 중간 주파수(IF) 증폭기와 같은 것에 사용될 수 있는 기판 이득 층폭단들에 관한 것으로, 각 가변 이득 증폭단은 저항성 컬랙터 부하를 가진 에미터 결합 차동 증폭기로서 접속되는 한 쌍의 트랜지스터로 구성된다. 전기적으로 제어되는 컨덕턴스는 이 트랜지스터의 컬렉터 전극간에 접속되어 단의 전압 이득을 설정하기 위해 제어 가능한 양으로 저항성 컬랙터 부하를 분배시킨다. 각 가변 이득 증폭단에서의 전기적으로 제어되는 컨덕턴스는 에미터 결합 차동 증폭기의 직류 동작 상태와 전기적으로 제어되는 컨턱턴스에서 변동되는 그 저항성 컬랙터 부하를 바꾸지 않도록 구성된다. TV 수신기 혹은 VTR의 전단부과 FM 음성 반송파 및 잔류 AM 화상 반송파에 대해 분리된 중간 주파수 증폭기를 이용한다. 두 개의 중간 주파수 증폭기의 각 전단은 추적 자동 이득 제어를 가진 가변 이득 증폭기의 정합된 종속 접속으로 구성된다.
자동 이득 제어 신호는 자동 이득 제어 검파기에 의하여 발생되며, 복합 영상 신호를 출력하는 영상 검파기는 잔류 진폭변조 화상 반송파에 대한 중간 주파수 증폭기에 의해 제공되는 증폭된 중간 주파수 신호에 응답한다.

Description

가변 이득 증폭기
제1도는 다단 IF 증폭기의 입력단으로 사용하기에 특히 적합한 본 발명에 따른 이득 제어 증폭단의 개략도.
제2도는 다단 IF 증폭기의 출력단으로 사용하기에 특히 적합한 본 발명에 따른 이득 제어 증폭단의 개략도.
제3도는 입력단 및 출력단으로 제1도 및 제2도의 이득 제어 증폭기를 각각 사용한 본 발명에 따른 2단 IF 증폭기의 개략도.
제4도는 다단 IF 증폭기의 입력단으로 사용하기에 특히 적합한 본 발명에 따른 또 다른 이득 제어 증폭단의 개략도.
제5도는 입력단 및 출력단으로 제4도 및 제2도의 이득 제어 증폭기를 각각 사용한 본 발명에 따른 2단 IF 증폭기의 개략도.
제6도는 전송된 TV 신호의 음성 신호, 화상 신호 및 동기 신호 부분을 복원하는데, 사용되는 VTR 혹은 제3도 혹은 제5도에 도시된 형태의 중간 주파수 증폭기를 사용하는 TV 수신기의 각부의 개략적인 블록도.
제7도는 본 발명의 다른 실시예에 따른 제1도의 이득 제어 증폭단의 변형을 도시한 개략도.
제8도는 본 발명의 또 다른 실시예에 따른 제4도의 이득 제어 증폭단의 변형을 도시한 개략도.
본 발명은 가변 혹은 제어가능한 이득 증폭기 분야에 관한 것으로, 특히 TV 수신기 및 비디오 카세트 레코더(VCR)와 같은 것에 일반적으로 이용되며, PIX IF 증폭기로 통용되는 복합 신호 중간 주파수(IF) 증폭기에 관한 것이다.
TV 수신기에 있어서, 하향 주파수 변환은 다른 전송 채널의 수신되는 고주파수(RF) 신호를 주파수 동조 가능한 발진기의 발진과 헤테로 다인함으로써 수행되어, 중간 주파수 증폭기에서 선택되고 증폭되는 중간 주파수 대역 내에서 주파수가 더 낮은 고주파 신호를 발생시킨다.
TV 신호의 영상부에 대한 중간 주파수 증폭기는 흔히 PIX IF 증폭기로 불리운다. TV 신호의 음성부에 대한 중간 주파수 증폭기는 이 PIX IF 증폭기로부터 분리 될 수 있거나 혹은 인터캐리어 음성 형태의 TV 수상기에서의 경우와 같이 PIX IF 증폭기를 포함할 수도 있다. 전형적으로 PIX IF 증폭기는 약 50 마이크로 볼트에서 100밀리볼트 RMS 까지의 신호처리를 요한다. 이는 약 66dB의 다이나믹 영역을 나타낸다.
본 명세서내에서 RF 신호는 하향 주파수 변환 혹은 첫 번째 검파전에서 TV 수신기의 여러 처리과정들에서의 신호들을 언급할 때 사용되며, IF 신호는 하향 주파수 변환 혹은 첫 번째 검출 후 및 영상신호 검파 혹은 두 번째 검파전의 TV 수신기의 여러 처리 과정들에서 신호들을 언급할 때 사용된다. 그러나, 본 명세서 다음에 이어지는 특허 청구의 범위에서는 RF 신호는 TV 수신기에서 이들 모든 처리과정들 에서의 신호들을 지칭하는 데 사용되며, RF 증폭기는 다른 형태의 RF 증폭기 뿐만 아니라 IF 증폭기로 구성되는 것을 말한다.
자동 이득 제어 (AGC : automate gain control) 기능을 제공함에 있어서, 각 증폭단 혹은 각 증폭 장치에 대해서 소정의 동작 조건이 충족되는 것이 바람직하다. 그래서 입력신호 레벨은 소정요소에 의해 내부 잡음을 초과하여야만 하고, 장치에 과부하가 걸리지 않게 하여 신호왜곡 및 바이어스 이동을 일으키지 않아야 한다. 또한, AGC 제어신호는 그 자체가 바람직하지 않은 바이어스 이동을 일으키지 않게 하여 장치가 그 의도한 동작점으로부터 이동되지 않도록 하여야 한다.
예를 들어, 증폭기 및 혼합기에 대한 동작점은 낮은 왜곡을 가진 출력 신호를 제공하도록 선택되며, 혼합기 및 검파기에 대한 동작점은 상대적으로 높은 2차 응답을 제공하도록 선택된다.
1밀리볼트 이상의 차수에 있는 상대적으로 강한 신호 레벨에서는 소위 잡음/과부하 윈도우를 고려하는 방식으로 이득을 제어하는 것이 특히 중요하다. 한편, 만일 다단 증폭기의 앞단이 이득의 거의 감소되지 않으면, 왜곡이 있는 과부하가 바람직하지 않게 후단에서 발생할 수 있다. 만일, 앞단에서의 이득이 너무 낮으면, 열 잡음이 눈에 띄게 된다. 실질적으로 잡음이 없으며 왜곡되지 않은 화상은 전형적인 임피던스 레벨에서 측정되는 10밀리볼트 정도에 해당하는 입력 신호레벨에 대해 실현 가능한 것이 바람직하다. 만약 증폭기가 부적합한 잡음 / 부하 윈도우를 나타내면, 낮은 왜곡과 상대적으로 잡음이 없는 화상이 가능해야 하는 입력 레벨에서 잡음 혹은 과부하 왜곡을 보일 수도 있다.
집적 회로 이득 블록의 개발은 블록 필터링에 대한 필요성에 박차를 가했다.
최근의 경향은 이득 블록 IC 증폭기로 이어지는 블록 필터의 구성에서 TV 수신기에서의 If 필터링 및 이득 가능을 수행하여 왔다. 탄성 표면파(SAW : surface- acoustic- wave) 필터는 TV 수신기에 의해 요구되는 전 통과대역 형태 및 인접 채널 감쇠를 제공할 수 있다. 이 탄성 표면파(SAW) 필터와 블록 필터링 및 증폭에 대한 그 외의 정보는 예를 들어, 편집장이 K.Blair Benson 인 뉴욕의 McGraw-Hill 출판사에서 1986년 발행된 TELEVION ENGINEERING HANDBOOK의 13장에서 얻을 수 있다.
블록 필터링 및 증폭의 도래가 TV 수신기 기술에서 대체로 바람직해져 왔음에도 불구하고, 여러 가지 이유로 잡음 / 과부하 윈도우의 문제를 악화시켜 왔다. IF 증폭기의 입력에서 집중 필터로 사용되는 시판중인 탄성표면파(SAW) 필터는 높은 삽입 손실 및 높은 임피던스를 나타내어 상대적으로 높은 레벨의 잡음원 임피던스로 작용한다. 그러므로 잡음 / 과부하 윈도우의 잡음 마진측은 감소된다. 또한, 화상 반송과의 +/- 4.5MHz내에서 하강되는 잡음 신호는 중접되는(folded) 잡음으로서 0-4.5MHz 영상대역으로 복조될 것이다.
이것은 다음과 같이 일어난다. 즉, IF 신호는 41.25 - 45.75MHz의 대역내에 있다. IF 증폭기 입력에서 집중 필터링 혹은 블록 필터링의 사용으로 필터 다음에 이어지는 IF단의 측파대 잡음은, 필터링이 단에서 단으로 분배될 때의 경우처럼 억압되지 않는다. 이는 45.75MHz의 IF 화상 반송파 주파수를 중심으로 +/- 4.5MHz의 밴드내에 있는 잡음이 증폭기보다 먼저 집중 필터에 의해 필터링되지 않기 때문이다.
블록 필터링 및 증폭 과정에서 잡음 / 과부하 윈도우를 악화시키기 쉬운 또 다른 효과는 이용되는 전형적인 바이폴라 IC 증폭기가 고정된 과부하 전압 레벨을 가진 전송 특성을 나타내어 잡음 / 과부하 윈도우의 과부하측을 제한한다는 것이다. 또한, 근래의 전형적인 작은 기하 바이폴라 트랜지스터는 높은 베이스 액세스 저항(rb)을 나타내기 때문에 낮은 rb를 가진 더 크고 최적화된 장치보다 더 나쁜 잡음 수치를 가지기 쉬워 이 문제를 악화시킨다.
본 발명자들은 잡음 / 과부하 윈도우가 다른 설계의 트랜지스터를 이용하여 과부하측으로 확장될 수 있으며, 탄성표면파(SAW) 필터 출격 임피던스를 낮은 값으로 변형시켜 잡음측으로 확장될 수 있어서 잡음원으로서 그 역할을 줄일 수 있음을 인식하였다. 그러나 변성기(transformer) 혹은 다른 정합회로와 같은 임피던스 정합 배열은 비용이 많이 들며, 부피가 크고 이미 높은 이득을 가진 시스템상에서 이득 필요조건을 상승시킨다.
잡음 / 과부하 윈도우의 문제는, 선행기술의 이득 제어 IF 증폭기들 중의 어떤것들의 각각이 이득 제어 함수로서 그 출력 바이어스 전압의 이동을 나타낸다는 사실로 인하여 더 복잡하게 된다. 일반적으로, 이는 전형적으로 IF 증폭기에 직접 접속되는 복조기상에서의 바이어스 전압의 변화를 가져온다. 동작점에 관하여 이미 상술한 바와 같이, 그러한 변화는 바람직하지 않다. 바이어스 상태가 변함으로써, 충분한 바이어스 전압이 그 변화를 수용하도록 제공되어야만 하며, 따라서 복조가 설계를 복잡하게 하고, 낮은 왜곡에 대해서 요구되는 것보다 더 높은 공급 전압을 필요로 한다.
IF 증폭기에서 흔히 사용되는 기본 증폭단은 정전류 발생기가 접속되는 에미터 전극들 간의 테일(tail) 접속을 가진 두 개의 트랜지스터를 포함하는 긴 테일쌍 혹은 에미터 결합 차동 증폭기이다. 이 정전류 발생기는 테일 접속과 떨어져 있는 직류 전위간의 높은 저항값을 가진 저항에 의하여 제공될 수 있으나, 수용할 수 있는 범위내에서 전력 소모를 유지하기 위하여 더 낮은 동작 전위의 사용이 바람직한 IC에서는 정전류 발생기가 정전류 동작을 위해 바이어스되는 또 다른 트랜지스터와의 주요 전도로에 의하여 일반적으로 제공된다. 긴 테일상이 에미터 결합 차동 증폭기로 흔히 통칭되는 반면에 사실상 이 긴 테일쌍은 단일단(single-ended) 입력회로, 단일단 출력회로 혹은 이들 둘다를 가지고 흔히 동작된다. 이득제어가 에미터 결합 차동 증폭기의 동작전류 혹은 테일전류의 직접적인 감소에 의하여 영향을 받을 수 있다는 것이 인식되어 공지의 방법으로 그 상호 전도를 감소시킨다. 그러나 이 접근의 단순한 적용에는 다음과 같은 단점이 있다.
첫번째로, 이득이 감소함에 따라 잡음원 저항이 증가되어, 더 큰 신호화 관련된 향상된 신호 대 잡음비의 확장을 무효로 한다.
둘째로, 전력 처리 능력은 그것이 더 큰 신호를 처리하는 것이 가장 필요할 때 감소된다.
IC 형태로 구성되며, 상업적으로 성공한 TV 수신기 설계에서 TV 수신기의 IF 증폭을 위한 블록 필터링 다음에 사용되는 종래 기술의 동조되지 않은 증폭기는 그 서비스를 위해 약 66dB의 다이내믹 영역이라는 필요 조건을 충족 시키기 위하여 3개의 연속하는 이득 제어단을 사용하여 왔다.
이들 설계는 증폭기 트랜지스터의 트랜스컨덕턴스가 이득 감소를 달성하기 위하여 감소되는 역 자동 이득 제어(AGC)를 사용하여 왔다. 비축퇴(undegenerated) 공통 에미터 트랜지스터 증폭기의 전압 이득 은 gmRL(Gm은 트랜지스터의 트랜스 컨덕턴스이고 RL은 트랜지스터를 구비하고, 사용되는 컬렉터 부하의 저항)이다. 증폭기 트랜지스터의 트랜스 컨덕턴스의 감소는 그들 컬렉터 전극에 존재하는 잡음권의 저항을 상승시켜 트랜지스터에 의해 발생되는 열 잡음을 증가시키고, 상업적인 필요 조건을 충족시키기에 충분할 만큼 낮은 PIX IF 증폭기 체인에 대한 전체의 잡음 수치를 유지하기 위해 3개의 연속하는 이득 제어단을 사용할 필요성이 있게 한다.
종속 접속되는 증폭단의 이득을 줄이기 위한 또 다른 접근은 트랜지스터를 구비하고, 사용되는 컬렉터 저항을 줄이는 것이다. 공지된 순방향 자동 이득제어는 이러한 접근 방식의 한 예이다. 만약 트랜지스터의 트랜스 컨덕턴스가 감소되지 않으면, 트랜지스터에 의해 발생되는 열 잡음의 부수적인 증가가 없으며 트랜지스터를 구비하고, 사용되는 컬렉터 저항의 감소는 그들 열적 잡음에 의해 발생되는 전류와 관련된 전압을 감소시킨다.
본 발명자들은 단위 조절에 대해 필요성이 없이 66dB 다이나믹 영역으로 TV 수신기 IF 증폭을 재생적으로 제공할 수 있었던 IC 형태로 구성되는 2단 동조되지 않는 증폭기를 추구했다.
이득제어 증폭단의 수의 감소는 전압 증폭단간의 필터링을 감결합(decoupling) 시키는 전원을 포함하는 전원 필요 조건을 감소시키고, 전압 이득이 아직 상당히 큰 주파수에서의 증폭기 체인을 통한 과도한 위상 천이로 인한 이득 제어 범위부의 자기 진동성 경향의 가능성을 줄이고, 또한 TV 수신기의 IF 및 RF 부에서의 이득 제어 증폭단 가운데 자동 이득 제어(AGC) 추적을 간단화 하기 위하여 추구되었다. 이득 제어 범위부에서의 자기 진동성 경향을 줄이기 위하여, 발명자들은 구조상 아주 대칭적이어서 신호 동작이 특히 증폭기 체인상에서 추구될 수 있으며, 증폭기 체인이 IC 상에서 대칭적으로 배치될 수 있는 이득 제어 증폭기를 가지는 것이 바람직하다는 것을 인식하였다. 이들 과정은 증폭기 체인의 후단으로부터 전단으로 표유 캐패시턴스를 통한 양의 귀환을 감소시킨다.
본 발명을 달성하기 위한 제1발명에 따르면, 이득제어 증폭단은, 에미터 전극, 베이스 전극 및 콜렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 직류의 베이스 바이어스 전압이 상기 제1및 제2트랜지스터의 베이스 전극으로 인가되고, 입력 신호 전압이 상기 제1및 제2트랜지스터의 베이스 전극 사이에 인가되고, 상기 제1및 제2트랜지스터의 에미터 전극은 함께 접속되며, 상기 제1및 제2트랜지스터를 통한 유사한 직류의 에미터 전류 흐름이 있는 특성을 가진 에미터 결합 차동 증폭기 구성에 있어서 상기 제1및 제2트랜지스터를 접속시키는 회로와 ; 상기 직류의 에미터 전류 흐름에 응답하여 상기 제1트랜지스터의 컬렉터 전극을 통하여 흐르는 전체의 직류 전류를 전도시키기 위해 접속된 제1단자와, 제2단자를 구비한 제1저항과 ; 상기 직류의 에미터 전류 흐름에 응답하여 상기 제2트랜지스터의 컬렉터 전극을 통하여 흐르는 전체의 직류 전류를 전도시키기 위해 접속된 제1단자와, 제2단자를 구비한 제2저항과 ; 직류의 동작 전압을 상기 제1및 제2저항의 제2단자로 인가하는 회로와 ; 상기 제1및 제2저항의 제1단자중의 적어도 하나로부터 출력 신호 전압을 취하는 회로와 ; 상기 제1저항의 제1단자에 접속하여 상기 제2저항의 제1단자에 접속하는 제1전극과 제어노드에서 함께 접속하는 제2전극을 각각 구비한 단방향 전도형의 제1및 제2다이오드와, 상기 제1및 제2저항의 제2단자에서와는 다른 접속을 통하여 인가되는 전기적 제어신호에 응답하여 조정되는 값을 가진 직류의 제어 전류를 상기 제1및 제2다이오드의 단방향 전도를 제어하는 상기 제어노드로 공급하는 수단을 포함하는 상기 제1및 제2저항의 제1단자 사이에 제어가능한 컨덕턴스를 제공하는 회로를 구비함을 특징으로 한다.
본 발명을 달성하기 위한 제2발명에 따르면, 이들 제어 증폭단은, 에미터 전극, 베이스 전극 및 콜렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 직류의 베이스 바이어스 전압이 상기 제1및 제2트랜지스터의 베이스 전극으로 인가되고, 입력 신호 전압이 상기 제1및 제2트랜지스터의 베이스 전극 사이에 인가되며, 상기 제1및 제2트랜지스터의 에미터 전극은 함께 접속되며, 상기 제1및 제2트랜지스터를 통한 유사한 직류의 에미터 전류 흐름이 있는 특성을 가진 에미터 결합 차동 증폭기 구성에 있어서 상기 제1및 제2트랜지스터를 접속시키는 회로와 ; 상기 제1및 제2트랜지스터의 컬렉터 전극에 각각 접속된 제1단자와 직류의 동작 전압을 수신하는 단자에 각각 접속된 제2단자를 가진 제1및 제2저항과; 상기 제1및 제2저항의 임피던스와 비교되는 값 이상의 범위내에서 소오스 임피던스 값을 나타내는 제어전류의 소오스와 ; 상기 제1및 제2저항의 제1단자 사이에 상기 제어 전류에 응답하여 제어되도록 배열되는 상기 제1및 제2저항의 제1단자에 각각 접속되는 제1단자와 상기 제어전류의 소오스로부터 상기 제어 전류를 수신하기 위해 함께 접속되는 제2단자를 각각 구비한 제1및 제2가변 컨덕턴스로 이루어진 제어 가능한 컨덕턴스를 제공하는 회로로 구성됨을 특징으로 한다.
본 발명을 달성하기 위한 제3발명에 따르면, 이득 제어 증폭기는, 에머터 결합 차동 증폭기로서 접속되어 고주파(RF) 신호에 응답하며, 각각의 공통 모드 직류 성분과 각각의 차동모드 고주파 성분을 가진 컬렉터 전류를 공급하는 컬렉터 전극을 각각 가진 제1및 제2트랜지스터와 ; 제1및 제2노드는 제3및 제4노드에 대하여 평형을 이루고 상기 제1및 제2노드는 상기 컬렉터 전극의 각각에 접속되게 배열된 제1, 제2, 제3및 제4노드를 가지며, 상기 제3및 제4노드 사이의 전류 흐름에 의하여 제어되는 값을 가진 제어 가능한 임피던스를 상기 제1및 제2노드간에 나타내는 브리지 다이오드 부하 배열과 ; 상기 제3노드에 접속되는 전류원 출력과 상기 제4노드에 접속되는 전류 방출 출력으로 구성되며, 상기 전류원 및 전류 방출 출력은 같은 크기의 전류를 제공하는 가변 제어 전류 회로를 구비함을 특징으로 한다.
본 발명을 달성하기 위한 제4발명에 따르면, 이득 제어 증폭기는, 베이스, 에미터 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 제1에미터 결합 차동 증폭기 구성에서 상기 제1트랜지스터와 상기 제2트랜지스터를 접속시키어 상기 제1및 제2트랜지스터로 하여금 베이스 전극간에 수신되는 고주파(RF) 신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동 모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 제어 신호에 따라 결정되는 비율의 제1및 제2부분으로 분할되도록 직류의 동작 전류를 수신하는 입력과, 상기 직류의 동작 전류의 제1및 제2부분을 상기 제1및 제2트랜지스터의 에미터 전극으로 각각 제공하는 제1및 제2출력을 가진 제1제어 가능한 전류 분할기와 ; 상기 제1트랜지스터의 상기 컬렉터 전극과 동작 전위의 한 점 사이에 접속된 제1저항과 ; 상기 제2트랜지스터의 상기 컬렉터 전극과 동작 전위의 상기 점 사이에 접속된 제2저항과 ; 상기 제1트랜지스터의 상기 컬렉터 전극이 접속되는 제1전극과, 제2전극을 가진 제1다이오드와 ; 상기 제2트랜지스터와 상기 컬렉터 전극이 접속되는 제1전극과, 제2전극을 가진 제2다이오드와 ; 상기 전류 분할기의 상기 제2출력이 접속되는 상기 제1및 제2다이오드의 제2전극 사이의 상호 접속으로 구성됨을 특징으로 한다.
본 발명을 달성하기 위한 제5 발명에 따르면, 이득 제어 증폭기는, 베이스, 에미터 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 에미터 결합된 차동 증폭기 구성에서 상기 제1및 제2트랜지스터를 접속시키어 상기 제1및 제2트랜지스터로 하여금 각각의 베이스 전극간에 수신되는 고주파(RF) 신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동 모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 상기 제1트랜지스터로 부터의 컬렉터 전류를 전도시키는 입력과, 제어 신호에 따라 결정되는 비율로 제1전류의 제1및 제2부분을 각각 전도시키는 제1및 제2출력을 가진 제1제어 가능한 전류 분할기와 ; 상기 제2트랜지스터로 부터의 컬렉터 전류를 전도시키는 입력과, 상기 제어신호에 따라 결정되는 비율로 제2전류의 제1및 제2부분을 각각 전도시키는 제1및 제2출력을 가진 제2제어가능한 전류 분할기와 ; 동작 전위의 상기 점과 상기 제1전류 분할기의 제1출력이 접속되는 제1노드 사이에 접속된 제1저항과 ; 동작 전위의 상기 점과 상기 제2전류 분할기의 제1출력이 접속되는 제2노드 사이에 접속된 제2저항과 ; 상기 제1노드에 접속되는 제1전극과, 제2전극을 가진 제1다이오드 수단과 ; 상기 제2노드에 접속되는 제1전극과, 제2전극을 가진 제2다이오드 수단과 ; 상기 제1및 제2다이오드 수단의 상기 제2전극에서 함께 접속하며, 상기 제1및 제2전류 분할의 제2출력이 각각 접속되는 제3노드를 구비함을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 다수의 이득 제어 종속 증폭기들의 각각은 전술한 이득 제어 증폭기들 중 하나에 이어지는 종속 결합에 있어 전술한 이득 제어 증폭기들 주 다른 하나로 구성된다. 종속 접속의 입력에서 이득 제어 증폭기에 대한 이득 제어 신호는 종속 접속의 출력에서 이득 제어 증폭기에 대한 이득 제어 신호의 동작에 비해 그 동작이 지연된다.
이하 본 발명은 첨부한 도면을 참조하여 상세히 설명한다.
제1도를 참조하면, Q1은 에미터와 컬렉터 전극간의 주 전도로를 통한 전도를 제어하는 베이스 전극을 가진 바이폴라 트랜지스터로서 지금부터 설명에서 언급될 다른 바이폴라 트랜지스터의 경우도 마찬가지이다. 트랜지스터 Q1은 NPN 전도형이며 다이오드 전속 모드에서 동작할 수 있도록 전도적으로 결합된 베이스 및 컬렉터 전극을 가진다. Q1의 에미터 전극은 접지의 기준 전원에 접속된다. 기준 전류는 Q1의 결합된 베이스 및 컬렉터 전극에 접속된 일단 및 단자 T1에서 인가되는 자동 이득 제어(AGC) 신호 전위를 수신하기 위해 접속된 타단을 가진 저항 R1을 통하여 결합된 베이스 및 컬렉터 전극으로 공급된다. 발생기 CGI로부터 발생하는 이 AGC 신호 전위는 단자 T1에서 인가된다.
NPN 트랜지스터 Q2 및 Q3은, R1을 통하여 공급되는 기준 전류에 대하여 전류 미러(mirror) 배열을 형성할 수 있도록, Q1의 에미터 전극과 동일한 기준 전위에 접속되는 에미터 전극 및 Q1의 베이스 전극에 접속되는 베이스 전극을 각각 가진다. NPN 트랜지스터 Q4 및 Q5의 에미터 전극은 직렬저항 R7을 통하여 접지 기준의 전위의 점에 함께 접속된 일단을 가진 저항 R5 및 R6의 타단에 각각 접속되어 트랜지스터 Q4 및 Q5는 동작 전류 혹은 테일전류를 공급하는 저항 R7을 가진 차동쌍을 형성한다.
NPM 트랜지스터 Q6 및 Q7의 베이스 전극은 차동 입력신호와 그 신호에서의 수반하는 직류 바이어스 전위를 수신하는 신호 입력단자 T5 및 T6에 각각 접속된다.
제1도는 발생기 S1 및 S2에 의하여 Q6 및 Q7의 베이스 전극으로 공급되는 평형 입력 신호에 대하여 기준이 되는 양의 단자에서의 양의 직류 바이어스 전위 V를 공급하는 접지 기준 전위의 한 점에 접속된 음의 단자를 갖는 밧데리 B1을 도시한다.
트랜지스터 Q6 및 Q7은 공통 컬랙터 증폭기로서 접속되어 에미터 플로워 형태의 전압 플로워를 제공한다. Q6 및 Q7의 각각의 에미터 전극은 Q4 및 Q5의 베이스 전극에 각각 접속되며, 또한 저항 R2 및 R3의 일단에 각각 접속된다. R2 및 R3의 일단은 타단이 접지에 연결되어 있는 저항 R4의 타단에 함께 접속된다. 트랜지스터 Q6 및 Q7은 기준 접지 전위에서의 점에 접속되는 음의 단자를 가진 밧데리 B2의 양의 단자로부터 전원단자 T2로 인가되는 양의 동작 전위 VB2를 수신할 수 있도록 접속된 컬렉터 전극을 가진다.
Q4 및 Q5의 컬렉터 전극은 각각 직렬 저항 R8 및 R9를 통하여 전원 단자 T2에 접속된다. Q4의 컬렉터 전극은 또한 컬렉터 전극이 T2에 접속되는 NPN 트랜지스터 Q8의 베이스 전극에 접속된다. Q8의 에미터 전극은 출력단자 T3에 접속되고 또한 직렬 저항 R10을 통하여 접지 기준 전위에 접속된다. 트랜지스터 Q5의 컬랙터 전극은 컬랙터 전극의 T2에 접속되는 NPN 트랜지스터의 Q9의 베이스 전극에 접속된다. Q9의 에미터 전극은 출력 단자 T4에 접속되며, 또한 직렬 저항 R11을 통하여 접지 기준 전위에 접속된다.
또한, 트랜지스터 Q4의 컬렉터 전극은 NPN 트랜지스터 Q10의 결합된 컬렉터 및 베이스 전극에 접속되고 NPN 트랜지스터 Q11의 에미터 전극에도 접속된다. 트랜지스터 Q5의 컬렉터 전극은 NPN 트랜지스터 Q12의 결합된 컬렉터 및 베이스 전극에 접속되고 NPN 트랜지스터 Q13의 에미터 전극에도 접속된다. 트랜지스터 Q10 및 Q12의 결합된 에미터 전극은 직렬 저항 R12를 통하여 트랜지스터 Q3의 컬렉터 전극에 접속된다. 트랜지스터 Q11 및 Q13의 결합된 컬렉터 및 베이스 전극은 에미터 전극이 직렬 저항 R13을 통하여 전원단자 T2에 접속되는 PNP 트랜지스터 Q14의 컬렉터 전극에 접속된다. 트랜지스터 Q14의 베이스 전극은 Q2의 컬렉터 전극에 접속되며, 또한 직렬 저항 R14를 통하여 PNP 트랜지스터 Q15의 베이스 및 켈렉터 전극에 접속된다. 다이오드 접속의 트랜지스터 Q15의 에미터 전극은 전원단자 T2에 접속된다.
동작을 살펴보면, 저항 R8 및 R9와 연결되어 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13은 에미터 결합 차동 증폭기 트랜지스터 Q4 및 Q5 의 컬렉터 전극에 대한 가변 부하를 형성한다. 출력 신호는 에미터 플로워 형태의 전압 플로워로 동작하는 Q8 및 Q9에 의하여 버퍼링된다. 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13을 통하여 흐르는 직류(DC)는 PNP 트랜지스터 Q14와 Q15에 의해 형성되는 전류 미러에 의해 미러된 후 Q3의 컬렉터 전극 및 Q2의 동일한 컬렉터 전류를 통해 흐르는 전류 미러 출력전류에 의하여 결정되나. 저항 R1에서의 전류가 0이면 이들 전류가 0이 되고, 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13은 높은 임피던스로 존재한다. 결과적으로 차동 쌍 증폭기의 이득에 의하여 결정되는 것으로서 컬렉터 저항으로 정의되는 증폭기 이득은 최대에 있게 된다.
전류가 단자 T1에서의 양의 전위를 증가시키는 것에 응답하여 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13으로 흐르면, 이들 트랜지스터의 임피던스는 상대적으로 낮게되며 Q4 및 Q5로 이루어진 에미터 결합 차동 증폭기의 이득은 감소된다.
트랜지스터 Q14 및 Q3의 컬렉터 전극들은, 동일한 전류가 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13을 포함하는 부분으로 들어가고, 나오도록 거의 동일한 전류를 제공(source)하거나 받아들인다(sink). 이 상태에서는, 어떤 전류도 Q4 및 Q5의 컬렉터 전극 노드를 보태지거나 그로부터 제거되지 않는다.
그러므로 만약 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13과 전류를 이들 트랜지스터로 공급하는 트랜지스터가 잘 정합되면, 이득이 변함에 따라 증폭기 동작의 직류상태의 어떤 방해도 존재하지 않을 것이며, 따라서 종래 기술의 배열과 관련되어 언급된 문제도 피할 수 있으며, 단의 종속 접속이 용이해진다. 그러한 정합은 모놀리식 IC 상에서 쉽게 수행된다.
또한 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13으로 구성된 망은 브리지 형태이므로 전류가 그 망으로 공급되는 노드는 교류접지 상태에 있어 RF 전류에 대한 가상 접지를 형성한다. 이 결과 PNP 트랜지스터 Q14는 직류만을 운반하고, 그 컬렉터 캐패시턴스는 증폭기의 주파수 응답에 영향을 미치지 않는다. 다른 효과로는 다이오드 접속된 트랜지스터 Q10, Q11, Q12 및 Q13을 통하여 접지로 복귀하는 어떤 신호도 없다는데 있다.
이득 제어 가변소자는 차동 쌍 증폭기의 컬렉터 회로에 존재하여 대 신호(large singnal) 처리 능력에 대한 에미터 회로를 바이어싱함에 있어 설계의 자유를 허용하며, 과부하 특성을 확장시킴이 또한 주목된다. 또 이득제어를 달성하기 위해 필요한 전력이 제한된다.
상술한 본 발명의 실시예 (및 다음에 설명될 본 발명의 실시예)에 있어서 에미터 결합 차동 증폭기의 컬렉터 부하는 그것을 배분하는데 사용되는 다이오드가 이 상태에서는 비 전도성이므로 최대 이득에서 저항서 부하이다. 컬렉터 부하로서 저항을 사용하면 다음과 같은 이점이 있다. 즉, IC에서의 이득 제어 증폭기의 구성에도 불구하고, 각 단의 최대 전압 이득이 예측될 수 있으며, 이는 본 발명에 따른 이득 제어 증폭단이 최대 전압 이득이 예측될 수 있으며, 이는 본 발명에 따른 이득 제어 증폭단이 최대 전압 이득에 대해 각 증폭단의 개별적 조정이 필요없이 IC 형태로 대량 생산을 가능하게 한다. 각 증폭단의 최대 전압 이득은 에미터 결합 차동 증폭기 트랜지스터의 트랜스 컨덕턴스 gm과 그 컬렉터 부하의 저항값 RL의 곱이다. 트랜지스터의 gm은 에미터 전류 흐름에 의하여 결정되며, 이 전류의 흐름은, 저항성 부하를 가진 IC 상에 포함되며, 저항성 부하와 동일한 형태로 배열되는 저항값 RBLAS를 가진 저항 소자에 걸리는 (전형적으로 반도체 접합 오프셋 전압 VBE만큼 적은) 바이어스 전압 VBLAS에 비례한다. 즉, 에미터 결합 차동 증폭기 트랜지스터의 에미터 전류 흐름은 바이어스 전류 IBLAS= (VBLAS- VBE) / RBLAS를 추적하도록 만들어져 그 최대 전압 이득 gmRL은 [(VBLAS- VBE) / RBLAS]RL= (VBLAS- VBE)(RL/RBLAS) 에 비례한다. (RL/RBLAS) 가 온칩 저항소자의 비율이므로, 이 비율이 값은 매우 잘 정의되며, 정확하게 예측될 수 있다. 온도에 따른 VBE의 몇 밀리볼트 변동은 보통 오프칩으로부터 인가되는 바이어스 전압 VBLAS에 의존하는 전압인 (VBLAS- VBE)에 비해 무시할 수 있으며, 잘 예측되는 값을 가지도록 배열 될 수 있다. 정상적으로 RL의 값은 이득 제어 증폭단에 대해 약 20배의 최대 전압 이득을 제공하도록 선택된다.
PIX IF 증폭기의 첫 번째 단은 차동 IF 입력 전위 신호의 전 다이나믹 영역을 수용할 수 있어야 하며, PIX IF 증폭기의 후단으로 공급되는 IF 신호의 진폭은 그 첫 번째 단에 의하여 제공되는 이득 제어로 인하여 입력신호 레벨의 더 적은 다이나믹 영역을 갖게된다. PIX IF 증폭기의 첫 번째단은, 이전 RF 증폭기의 이득 제어가 범위를 벗어날 때, 강한 신호수신시 입력되는 가장 큰 차동 IF 입력신호의 피크치에서 과 부하를 피할 수 있어야만 한다. 제1도는 이득 제어 증폭시는 에미터 전극간에 실질적인 차동 모드 저항을 가진 에미터 결합된 차동 증폭기는 에미터 전극 간에 실질적인 차동모드 저항을 가진 에미터 결합된 차동 증폭기 트랜지스터 Q4 및 Q5를 구비한 PIX IF 증폭기의 첫 번째 단으로의 사용이 적합하다. 저항 R5 및 R6에 의하여 제공되는 선형 차동 모드 저항은 베이스 전극간의 차동 IF 입력 신호 전위를 신호 피크치에서 차단되는 어떤 트랜지스터 없이도 약 100밀리 볼트 RMS와 같이 높게 이르도록 허용한다.
트랜지스터 Q4 및 Q5의 에미터 전극간의 차동 모드 저항은 다른 공지의 방법, 예를 들어 제1도의 저항 R5, R6 및 R7의 T망(network)을 대체한 제7도의 π망에서 저항 R61의 저항값과, 정전류원 동작에 대해 바이어스 되는 다른 π망 트랜지스터가 저항 R62 및 R63을 대체하는 제7도의 π망의 변형인 또 다른 π망에서 저항 R61에 해당하는 저항의 저항값과, 정전류원 동작에 대해 바이어스 되는 트랜지스터가 저항 R7을 대체하는 제1도의 저항 R5, R6 및 R7의 T망 접속의 변형에서 저항 R5 및 R6의 조합된 저항값에 의하여 제공될 수 있다.
제2도의 이득제어 증폭기에서, 트랜지스터 Q21은 NPN 전도형이며, 다이오드 접속모드에서 동작할 수 있도록 전도적으로 결합된 베이스 및 컬렉터를 가진다. Q21의 에미터 전극은 저항 R21을 통하여 접지의 기준 전원으로 접속된다. 기준 전류는 Q21의 결합된 베이스 및 컬렉터로 접속된 일단 및 단자 T21로 인가되는 양의 직류 바이어스 전위 VB3를 수신하기 위해 접속된 타단을 가진 저항 R22를 통하여 결합된 베이스 및 컬렉터 전극으로 접속된다. VB3은 밧데리 B3으로부터 공급된다.
NPN 트랜지스터 Q22는, R22를 통하여 공급되는 기준 전류에 대하여 전류 미러 배열을 형성할 수 있도록, 직렬 저항 R23을 통하여 접지로 접속되는 에미터 전극 및 트랜지스터 Q21의 베이스 전극에 접속되는 베이스 전극을 가진다.
트랜지스터 Q22의 컬렉터 전극에 접속된느 에미터 전극을 각각 가진 NPN 트랜지스터 Q23 및 Q24는 차동 증폭기 쌍을 형성한다. 트랜지스터 Q23의 베이스 전극은 발생기 GC2에 의해 공급되는 이득 제어 신호를 수신하는 단자 T22에 접속되며, 트랜지스터 Q24의 베이스 전극을 밧데리 B4로부터 공급되는 양의 직류 바이어스 전위 VB4를 수신하는 단자 T23에 접속된다.
트랜지스터 Q24의 컬렉터 전극에 접속된 에미터 전극을 각각 가진 NPN 트랜지스터 Q25 및 Q26은 차동 증폭기 쌍을 형성한다.
Q25 및 Q26의 베이스 전극은 직류 바이어스 전위에 관련된 평형 입력 신호를 수신하는 입력 단자 T25 및 T26에 각각 접속된다.
제2도는 발생기 S3 및 S4에 의하여 단자 T25와 T26으로 공급되는 평형 입력신호에 관련된 양의 단자에서의 직류 바이어스 전위 VB5를 공급하는 접지 기준전위의 한 점에 접속되는 음의 단자를 갖는 밧데리 B5를 도시한다. 트랜지스터 Q25 및 Q26의 컬렉터 전류는 각각 저항 R24 및 R25를 통하여 밧데리 B2로부터 공급되는 양의 동작전위 VB2를 수신하는 공급단자 T27에 접속된다.
또한, 트랜지스터 Q25의 컬렉터 전극은 NPN 트랜지스터 Q27의 결합된 컬렉터 및 베이스에 접속되고, 트랜지스터 Q26의 컬렉터 전극은 NPN 트랜지스터 Q28의 결합된 컬렉터 및 베이스 전극에 접속된다.
Q27 및 Q28의 결합된 에미터 전극은 트랜지스터 Q23의 컬렉터 전극에 접속되며, 저항 R26을 통하여 단자 T27에도 접속된다. NPN 트랜지스터 Q29 및 Q30은 출력 버퍼단 역할을 하는 에미터 플로워 형태의 전압 플로워로 배열된다. Q29 및 Q30의 베이스 전극은 각각 Q26 및 Q25의 컬렉터 전극에 접속되며, Q29 및 Q30의 컬렉터 전극은 전원단자 T27에 접속된다.
트랜지스터 Q29의 에미터 전극은 출력신호 단자 T28에 접속되며, 또한 일단이 접지에 연결된 저항 R27의 타단에도 접속된다.
트랜지스터 Q30의 에미터 전극은 출력신호 단자 T29에 접속되며, 일단이 접지에 연결된 저항 R28의 타단에도 접속된다.
동작을 살펴보면, 전류미터 출력으로부터 트랜지스터 Q22의 컬렉터 전극에 인가되는 전류는 한편으로 차동증폭기 트랜지스터 Q25 및 Q26에 대한 테일 전류를 제공하고, 다른 한편으로 다이오드 접속된 트랜지스터 Q27 및 Q28에 대한 바이어스 전류를 제공하는 가운데 트랜지스터 쌍 Q23 및 Q24를 통하여 흐른다. 다이오드 접속된 트랜지스터 Q27 및 Q28이 어떤 전류도 운반하지 않을 때, 최대 테일전류 및 컬렉터 부하저항 R24 및 R25에 의하여 결정되는 이득은 최대값이 된다.
AGC 전위 GC2가 트랜지스터 Q23을 전도시키기에 충분할 정도의 양이면, 다이오드 접속된 트랜지스터 Q27 및 Q28이 전도되어 트랜지스터 Q25 및 Q26의 컬렉터 저항 R24 및 R25를 배분하여 그 이득을 감소시킨다.
동시에 트랜지스터 Q23의 전도는 Q24를 통하여 그리고 트랜지스터 Q25 및 Q26에 대한 테일 전류로서 흐를수 있는 전류를 줄이고, 이 감소된 테일전류는 감소된 트랜스 컨덕턴스에서 이들 트랜지스터를 동작시켜 그 이득을 감소시킨다. 아무튼 저항 R24 및 R25 각각을 통한 직류는 이득 제어의 동작에 의하여 방해되지 않는다. 그렇지만, 차동 증폭기 쌍에 대한 반 이상의 동작 테일 전류가 다이오드 접속된 트랜지스터 Q27 및 Q28로 흐르면, 잡음 성능이 악화되기 시작할 것이다. 이는 내부 에미터 저항이 트랜지스터 Q24의 주요 전도로에 의하여 감소된 전류 전도에 응답하여 증가함에 따른 트랜지스터 Q25 및 Q26의 더 악화된 잡음 수치 때문이다. 따라서 다이오드 접속된 트랜지스터 Q27 및 Q28에 의한 컬렉터 부하 저항 R24 및 R25의 분배에 의한 이득의 감소는 Q25 및 Q26의 테일전류가 없을 때의 그들의 트랜스 컨덕턴스의 감소에 주로 의존하는 이득 감소에 대한 메카니즘이다.
이득 제어의 정상 범위는 약 0dB로부터 26dB를 상회한다.
제2도의 이득 제어 증폭기는 과대 입력 신호상에서 빠르게 과부하가 걸리기 때문에 다단 IF 증폭기의 최초단으로서의 사용에는 특히 적합하지 않다. 제2도의 이득 제어 증폭기가 에미터 결합 트랜지스터 Q25 및 Q26의 테일전류가 없을 때의 그들의 트랜스 컨덕턴스의 감소보다는 Q25 및 Q26의 컬렉터 부하의 다이오드 분배에 더 의존하므로, 이 결점은 에미터 결합 트랜지스터 Q25 및 Q26에 대한 에미터 축퇴저항을 포함하므로써 상당히 극복될 수 있다. 이득이 0dB 이하로 될 때 악화되는 잡음수치의 전술한 문제 때문에 변형된 단은 제1도 혹은 제4도의 이득 제어 증폭기가 수행하는 것처럼 그렇게 IF 증폭기의 첫 번째 단으로서 잘 수행하지 못한다. 그러나 단으로의 입력 신호의 다이나믹 영역이 감소되는 IF 증폭기의 후단에 있어서, 제2도의 이득 제어 증폭기의 더 간단한 구성은 제1도 혹은 제4도의 이득 제어 증폭기에 대한 유리한 선택을 만들어 준다.
제3도는 제1도 및 제2도의 이득 제어 증폭기의 종속 접속을 도시하고 있다.
동작을 살펴보면, 전형적으로 증폭기 서비스에 있어서, 입력 T1 및 T22에서의 두 개의 이득 제어 신호가, 이득 감소가 인가되기 시작할 때, 제2증폭기의 이득이 제1증폭기의 이득을 감소시키지 않고도 우선 감소되게 작용하도록 각각 배열한다. 제2증폭기의 이드이 소정 양만큼 감소되면, 이어지는 이득 감소의 양은 소정의 관계에서 제1및 제2증폭기의 이득을 감소시킨다. 그러므로 작은 양의 이득 감소에 대해 제1증폭단은, 전반적인 이득 감소가 제2증폭기의 이득을 감소시키므로써 실현되는 반면, 그 전체의 이득에서 동작을 계속한다. 공지된 바와 같이, 지연된 이득제어로 알려진 그러한 동작 모드는 제2증폭기가 증폭기 잡음이 여전히 의미가 있는 더 작은 신호에 대해 작게 유지되기 때문에 전반적인 잡음성능에 유리하다.
실제로 그러한 지연은 여러 가지 수단, 예를 들어 여기에 도시되지는 않았지만 신호에 대한 전압지연을 제1증폭기로 인가하는 것과 같은 것에 의해 용이하게 실시할 수 있다.
제1도 및 제2도의 증폭기는 단일의 양의 동작 전원으로부터의 동작에 적합하며, 따라서, 제3도는 공급단자 T2로부터 접속되는 공급단자 T27을 도시하고 있다.
실제로 밧데리 B3과 B4는 제1및 제2이득제어 증폭기와 동일한 IC 내의 망으로 대체되며, 이 망은 공급단자 T2를 통하여 공급되는 동작 전원 전위로부터 바이어스 전위를 이끌어내는 공지된 형태이다.
제4도는 TV IF 증폭기에 있어서 첫 번째 단으로 사용하기에 적합한 또 다른 이득 제어 증폭기를 도시하고 있다.
NPN 전도형의 트랜지스터 Q41은 다이오드 접속모드에서 동작할 수 있도록 전도적으로 결합된 베이스 및 컬렉터 전극을 가진다. Q41의 에미터 전극은 직렬저항 R41을 통하여 제4도에서 접지로 도시된 기준전원의 소오스에 접속된다.
기준 전류는 결합된 베이스 및 컬렉터 전극에 접속된 일단 및 단자 T41로 인가되는 양의 동작전위 VB3을 수신하기 위해 접속된 타단을 가진 저항 R42를 통하여 결합된 베이스 및 컬렉터 전극을 공급한다.
NPN 트랜지스터 Q42는 R42에 의하여 공급되는 기준 전류에 대하여 전류 미러 배열을 형성할 수 있도록 직렬 저항 R43을 통하여 접지로 접속되는 에미터 전극 및 트랜지스터 Q41의 베이스 전극에 접속되는 베이스 전극을 가진다. 직렬 저항 R44 및 R45를 통하여 트랜지스터 Q42의 컬렉터 전극에 접속되는 에미터 전극 및 적절한 직류 바이어스 레벨에서의 입력 신호를 수신하는 입력 단자 T42와 T43에 접속되는 베이스 전극을 가진 NPN 트랜지스터 Q43 및 Q44는 차동 증폭기 쌍을 형성시킨다. 신호원 S1 과 S2는 밧데리 B1로부터 제공되는 양의 직류 바이어스 전위 VB1에 관련되는 평형 입력 신호를 입력 단자 T42 및 T43으로 인가한다.
트랜지스터 Q43의 컬렉터 전극에 접속되는 에미터 전극을 각각 가진 NPN 트랜지스터 Q45 및 Q46은 트랜지스터 Q43의 컬렉터 전류에 대한 전류 분할기로서 접속된다. 트랜지스터 Q44의 컬렉터 전극에 접속되는 에미터 전극을 각각 가진 NPN 트랜지스터 Q48 및 Q49는 트랜지스터 Q44의 컬렉터 전류에 대한 전류 분할기로서 접속된다. 트랜지스터 Q45 및 Q48의 베이스 전극은 단자 T45로 인가되는 양의 직류 바이어스 전위 VB6을 수신한다. 제4도는 밧데리 B6에 의한 VB6의 전원을 나타낸다.
트랜지스터 Q46과 Q49의 베이스 전극은 제어 전압원 GC4로부터 공급되는 이득 제어 전압을 수신하는 단자 T44에 접속된다. 트랜지스터 Q45 및 Q48의 컬렉터 전극은 각각 직렬저항 R46과 R47을 통하여 전원단자 T46에 접속된다.
양의 동작 전위 VB2가 밧데리 B2로부터 이 전원단자 T46으로 인가된다.
단자 T46으로부터 떨어진 곳에 있는 저항 R46과 R47의 단자간에 전기적으로 제어가능한 컨덕턴스가 제공된다. NPN 트랜지스터 Q47의 결합된 컬렉터 및 베이스 전극과 트랜지스터 Q45의 컬렉터 전극은 단자 T46으로부터 떨어진 곳에 있는 저항 R46의 단자에 접속된다. NPN 트랜지스터 Q50의 결합된 컬렉터 및 베이스 전극과 트랜지스터 Q48의 컬렉터 전극은 단자 T46으로부터 떨어진 곳에 있는 저항 R47의 단자에 접속된다.
NPN 트랜지스터 Q47의 결합된 컬렉터 및 베이스 전극은 트랜지스터 Q45의 컬렉터 전극과 접속된다.
트랜지스터 Q47과 Q50의 에미터 전극과 트랜지스터 Q46과 Q49의 컬렉터 전극은 모두 전도적으로 결합되며, 직렬저항 R48을 통해 단자 T46으로 접속된다.
단자 T46으로부터 떨어진 곳에 저항 R46의 단자에서 나타나는 이득 제어 응답은 에미터 전극과 접지 기준 전위점 사이에 에미터 부하 저항 R49를 가진 NPN 공통 컬렉터 증폭기 트랜지스터 Q51의 전압 플로워 작용을 위해 출력단자 T47로 인가된다. 단자 T46으로부터 떨어진 곳의 저항 R47의 단자에서 나타나는 이득제어 응답은 에미터 전극과 접지 기준 전위점 사이에 에미터 부하 저항 R50을 가진 NPN 공통 컬렉터 증폭기 트랜지스터 Q52의 전압 플로워 작용에 의해 출력단자 T48로 인가된다.
동작을 살펴보면, 차동 증폭기 트랜지스터 Q43의 컬렉터 출력전류는 전류분할기 역할을 하는 차동 쌍 트랜지스터 Q45 및 Q46의 테일전류를 구성한다. 단자 T44에서의 제어신호 레벨에 따라, 차동 쌍 증폭기 트랜지스터 Q43의 컬렉터 출력 전류는 트랜지스터 Q45 혹은 트랜지스터 Q46과 다이오드 접속된 트랜지스터 Q47을 통하여, 혹은 부분적으로 트랜지스터 Q45와 Q46 각각을 통하여 흐를 수 있다.
마찬가지로 차동 쌍 증폭기 트랜지스터 Q44의 컬렉터 출력 전류는 트랜지스터 Q48 혹은 트랜지스터 Q49과 다이오드 접속된 트랜지스터 Q50을 통하여, 혹은 부분적으로 트랜지스터 Q48과 Q49 각각을 통하여 흐를 수 있다.
트랜지스터 Q46 및 Q49만을 통하여 흐르는 전류는 차동 변동을 포함한 트랜지스터 Q43과 Q44의 전체의 컬렉터 전류를 다이오드 접속된 트랜지스터 Q47 및 Q50 사이의 노드를 통하여 인가시키며, 여기서 차동 신호 변동은 교류에 대한 가상 접지에서 서로 상쇄된다. Q45와 Q48의 컬렉터 전류 성분이 없을 때 트랜지스터 Q46과 Q49를 통하여 흐르는 전류의 차동 변동은 각각 부하저항 R46과 R47로 흐를 수 있어 거기에 걸리는 해당 신호 전압을 발생시킨다.
트랜지스터 Q43 및 Q44의 컬렉터 전류의 공통 모드 직류 성분은 결합되어 다이오드 접속된 트랜지스터 Q47 과 Q50을 통하여 흘러 그들의 컨덕턴스를 부하저항 R46 및 Q50의 낮은 분배 저항은 저항 R46과 R47에 대한 비로서 제4도의 증폭기의 전압 이득을 결정한다. 트랜지스터 Q43 및 Q44의 결합된 컬렉터 전류는 다이오드 접속된 트랜지스터 Q47 및 Q50을 통하여 흐르며 이득의 최소 레벨이 있게 될 것이다.
트랜지스터 Q45 및 Q48 만을 통하여 흐르는 전류는 차동 변동을 포함한 트랜지스터 Q43과 Q44의 전체의 컬렉터 전류를 부하 저항 R46과 R47를 통하여 인가시킨다.
이 경우, 다이오드 접속된 트랜지스터 Q47 및 Q50을 통하여 진행되는 어떤 전류도 없게 되는 결과를 초래하여 그들의 컨덕턴스가 매우 낮으며 부하저항 R46과 R47을 거의 분쇄하지 않는다.
따라서, 제4도의 이득 제어 증폭기의 이득은 최대 레벨에 있게 된다.
부분적으로 트랜지스터 Q45와 Q48을 통한 에미터 결합 차동 증폭기 트랜지스터 Q43 및 Q44의 컬렉터 전류의 진행은 컬렉터 전류의 소량의 차동 변동만을 부하 저항 R46과 R47로 인가하므로써 이득을 감소시켜서 어느 정도는 이득제어 전위 GC4에 의하여 제어되는 그들 간에 걸리는 해당 신호 전압을 감소시킨다. 부분적으로 트랜지스터 Q46과 Q49를 통한 에미터 결합 차동 증폭기 트랜지스터 Q43과 Q44의 컬렉터 전류의 진행은 컬렉터 전류의 공통 모드 성분을 다이오드 접속된 트랜지스터 Q47 및 Q50을 통하여 흐르게 하므로써 동시에 이득을 더 감소시켜서 그들의 컨덕 턴스는 어느 정도는 이득제어 전위 GC4에 의하여 제어되는 부하 저항 R46 및 R47을 분배시킨다.
아무튼, 저항 R46에서의 전체 전류는 이득 제어 과정 동안 변하지 않은 채 그대로 있으며, 트랜지스터 Q43의 컬렉터 출력 전류와 항상 동일하다. 마찬가지로, 저항 R47에서의 전체 전류는 이득 제어 과정 동안 변하지 않은 채 그대로 있으며, 트랜지스터 Q44의 컬렉터 출력 전류와 항상 동일하다.
이와 같이, 만일 트랜지스터가 잘 정합되면, 이득이 변할 때 증폭기 동작의 직류 상태의 어떤 방해도 없게 될 것이다.
제1도의 이득 제어 증폭기를 참조하여 서술되었던 것과 유사한 이점이 제4도의 이득 제어 증폭기에서 얻어진다. 제4도의 이득 제어 증폭기는 기대되는 IF 증폭기 입력 신호 레벨에서 과부하 왜곡을 피하기 위하여 에미터 전극간에 실질적인 차동 모드 저항을 구비하고, 에미터 접속되는 차동 증폭기 트랜지스터 Q43과 Q44를 가진 PIX IF 증폭기의 첫 번째 단으로서의 사용에 적합하다.
저항 R44와 R45에 의하여 제공되는 선형 차동모드 저항값은 Q43과 Q44의 베이스 전극간의 차동 IF 입력 신호 전위를 높게 도달하게 한다. 본 발명의 또 다른 실시예에서 차동 증폭기 트랜지스터 Q4와 Q5에 대하여 상술한 여러 가지 에미터 결합망이 차동 증폭기 트랜지스터 Q43과 Q44로 사용될 수 있다.
제5도는 제4도 및 제2도의 이득 제어 증폭기의 종속 접속을 도시하고 있다. 저항 R49와 R50을 구비한 NPN 트랜지스터 Q51과 Q52는 제1증폭기의 출력에 대한 에미터 플로워 버퍼단을 형성한다. 입력 신호는 단자 T2와 T3에서 인가되며, 두 개의 이득제어 신호가 단자 T44 및 T22에서 각각 인가된다.
제3도의 실시예와 유사한 사항들이 지연되 이득 제어 혹은 지연된 자동 이득 제어에 관하여 적용 가능하다.
제4도 및 제2도의 증폭기는 단일의 양의 동작 전원으로부터의 동작에 적합하며, 따라서 제5도는 전원 단자 T46으로부터 접속되는 전원단자 T27을 도시한다.
제5도의 변형으로서 트랜지스터 Q42가 그 베이스 전위를 Q21의 결합된 컬렉터 및 베이스 전극으로부터 수신하며, 저항 R41, R42 및 Q41은 제거될 수 있다.
제6도는 전송되는 TV 신호의 음성신호, 영상신호 및 동기 신호를 복원하는데 사용되는 TV 수신기 혹은 VTR의 각부를 도시하고 있으며, 이 TV 수신기는 제3도 혹은 제5도에 도시된 형태의 중간 주파수 증폭기를 사용한다. 제6도는 지연된 자동 이득 제어가 제3도 혹은 제5도에 도시된 형태의 중간 주파수 증폭기에 어떻게 인가 될 수 있는가를 이해하는데 유용하다.
안테나 10에 의하여 포착되는 TV 신호는 RF 증폭기 12에 인가된다. TV 신호 대역에서의 주파수 이상의 주파수에서 진동하는 하나 이상의 동조 가능한 발진기를 포함하는 제1하향 주파수 변환기 14는 RF 증폭기 12로부터 공급되는 증폭된 TV 신호에 응답하여 41.25NHz에서의 음성 반송파와 45.75MHz에서의 화상 반송파를 가진 IF 신호를 발생시킨다. 이 IF 신호는 화상 반송파뿐만 아니라 음성 반송파와 그 FM 측파대를 분리시키는 블럭필터 16을 통하여 종속 접속된 제1음성 IF 증폭기 18 및 제2음성 IF 증폭기 20으로 인가된다. 또한, 이 IF 신호는 잔류 화상 반송파 및 그 AM 측파대를 분리시키는 상대적으로 넓은 대역폭의 블록 필터 22를 통하여 제1화상 IF 증폭기 24 및 제2화상 IF 증폭기 26으로 인가된다.
인터캐리어 형태의 제2하향 주파수 변환기 28은 제2음성 IF 증폭기 20으로부터 증폭된 IF 신호를 수신하며, 4.5MHz가 중심이 되는 통과대역을 가진 대역통과 필터 30에 의해 선택되는 주파수 변조된 4.5MHz 인터캐리어 음성 중간 주파수를 발생시킨다. 대역통과 필터 30은 역압시키지 않으면 리미터 32로 인가될 때 주파수 변조된 4.5MHz 인터캐리어 음성 중간 주파수를 수반하는 영상 주파수를 억압시킨다. 리미터 32는 FM 음성 판별기 34로의 음성 중간 주파수 응답으로서 리미터가 제공하는 주파수 변조된 4.5MHz 캐리어의 원치않은 진폭 변조를 억압시키며 이 판별기 34는 4.5MHz 캐리어의 주파수 변조를 검출하여 TV 수신기 혹은 VTR의 나머지 부분에 공급되도록 음성 신호를 발생시킨다. 음성 중간 주파수 응답의 주파수 변조에 포함된 음성 표현 정보를 검출하기 위한 다른 공지의 수단이 있으며, 이 수단은 잘 알려진 비검파기(ratio detector)와 같이 음성 표현 정보를 음성 중간 주파수 응답의 진폭에서의 변동으로 검출하는 상기 수단의 응답을 억압하기 위한 수단을 포함한다.
음성 과부하 검파기 36은 제2하향 주파수 변환기 28로의 입력 신호로서 수용할 수 있는 레벨을 초과하는 제2음성 IF 증폭기 20으로부터의 증폭된 IF 신호에 응답하여 보조 자동이득 제어(AGC) 신호를 제1음성 IF단 18로 제공하여 비정상적인 상태 동안 PIX IF 신호에 응답하여 발생되는 정상적인 자동이득 제어(AGC) 신호를 증가시킨다. 그러나, 정상 상태하에서 음성 IF와 PIX IF 체인은 PIX IF 신호에 응답하여 발생되는 정상적인 자동이득 제어(AGC) 신호에 전적으로 응답하여 이득이 제어된다. 음성 IF와 PIX IF 체인간의 자동이득 제어(AGC) 추적을 용이하게 하기 위하여, 제1및 제2음성 IF 증폭기 18과 20은 제1및 제2 PIX IF 증폭기 24와 26과 동일한 IC이 영역내에 설계된다. 하향 주파수 변환기 28, 과부하 검파기 36, 화상 검파기 38, AGC 검파기 40 및 AGC 자연회로 42와 44도 마찬가지로 동일 IC내에 유리하게 포함된다.
제2화상 IF 증폭기 26으로부터 증폭된 IF 신호를 수신하는 화상 검파기 38은 복합영상 신호를 검출한다. 자동이득 제어(AGC) 검파기 40은 복합 영상신호에 포함된 동기 펄스의 피크를 검출하므로써 자동이득 제어(AGC) 신호를 출력한다.
만약, 영상 검파기 38이 엔벨로프 검파기이면 AGC 검파기 40은 AGC 면역(immunity)를 임피던스 잡음으로 제공하기 위하여 평소대로 키드(keyed) AGC 검파기이다. 만일 영상 검파기 38이 TV 수신기의 설계에 있어 현대적인 추세인 동기 검파기이면, AGC 검파기 40은 바람직하게는 그 입력 신호의 필터링을 포함하여 응답을 영상 검파기 38에 의하여 검파되는 복합 영상신호의 2MHz 정도의 성분으로 억압시키며, 이 성분은 그 중간대역 고유 주파수에서 블록 필터 22의 링잉(ringing)으로부터 발생한다. AGC 검파기 40의 입력 신호의 필터링은 약 500KHz 까지의 주파수를 통과하여야 한다.
이는 동화 펄스가 피크 검출될 수 있고 비디오 영상의 최상부는 비디오 영상의 나머지 부분에 대하여 밝기가 증가되도록 하기 위한 것이다. 아무튼, AGC 검파기 40은 400Hz 정도의 잡음 대역폭으로 그 출력신호의 필터링을 포함한다.
영상 검파기 38에 의해 검출된는 복합 영상신호로부터 나오는 AGC 검파기 40에 의해 출력되는 AGC 신호는 RF 증폭기 12에서의 이득 뿐만 아니라 PIX IF 및 음성 IF 증폭기에서의 이득을 제어하는데 사용된다. 복합영상 신호로부터 발생하는 AGC 출력은 AM 측파대를 선형으로 증폭하여야만 하는 PIX IF 증폭기의 정확한 이득제어를 허용한다. 음성 If 증폭기는 하향 주파수 변환기 28을 과부하시킬 정도의 많은 이득이 필요없이 FM 측파대를 증폭시키기 위해서만 필요하며, 이 지나친 과부하는 음성 과부하 검파기 36에 의하여 저지된다. 대역통과 필터 30과 리미터 32는 음성 IF 증폭기 체인과 하향 주파수 변환기에서의 어떤 이득에러의 효과를 억압시킨다.
따라서, 음성 IF 증폭기 18 및 20이 수용할 수 있는 AGC 추적을 PIX IF 증폭기 24 및 26으로 구하는 것이 쉽다. 검파기 40에 의해 출력되는 AGC 신호는 지연되지 않고 나란히 제2음성 및 PIX IF 증폭기 20 및 26으로 인가된다. 또한 AGC 검파기 40에 의해 출력되는 AGC 신호는 지연되어 나란히 제1음성 및 PIX IF 증폭기 18 및 24로 인가된다. 제6도에 도시된 바와 같이, 바람직하게는 제1음성 및 PIX IF 증폭기 18 및 24는 각각의 AGC 지연회로 42 및 44를 거쳐 인가되는 지연된 AGC를 구비하여 단일의 AGC 라인만이 그 내부에 위치한 PIX IF를 가진 IC부 및 내부에 위치한 음성 IF를 가진 IC부로부터 구동되어야 할 것이다.
AGC 검파기 40에 의하여 출력되는 AGC 신호는 보통 IF 증폭기 집적회로 칩상에 위치하는 동조기 이득 제어 지연회로 46에 의하여 지연되어 RF 증폭기 12로도 인가된다. 약한 신호 수신 상태하에서, RF 및 IF 증폭기 체인을 통한 이득의 감소는 제2음성 및 PIX IF 증폭기 20 및 26에서 발생한다. RF 증폭기 12와 제1음성 및 PIX IF 증폭기 18과 24는 전(full) 이득에서 동작하여 제2음성 및 PIX IF 증폭기 20 및 26으로 공급되는 신호에서의 최상의 신호 대 잡음비를 확보하게 한다. 제2음성 및 PIX IF 증폭기 20 및 26이 안테나 10으로부터의 RF 신호 레벨의 증가에 따라 유리한 신호가 도달할 때, AGC 지연 회로 42와 44는 지연된 AGC 신호를 제1음성 및 PIX IF 증폭기 18 및 24로 인가하여 그 이득을 감소시킨다. 강한 수신 상태하에서, 동조기 이득 제어 지연회로 46은 AGC 신호를 RF 증폭기 12로 인가하여 그 이득을 줄여 하향 주파수 변환기 14와 제1음성 및 PIX IF 증폭기 18 및 24의 과부하를 피한다.
PIX IF 체인츤, PIX IF 이득제어 범위의 더 높은 이득부에서의 자기 발진 성향을 줄이기 위하여, PIX IF 블록 필터 22로부터의 제1PIX IF 증폭기 24로 인가되는 입력 신호로부터 영상 검파기 38로의 제2PIX IF 증폭기 26으로부터의 출력에 걸쳐서 평형된 신호를 가지고 동작한다. 음성 IF는, 음성 IF 이득제어 범위의 더 높은 이득부에서의 자기 발진 성향을 줄이기 위하여, 음성 IF 블록 필터 16으로부터 제1음성 IF 증폭기 18로 인가되는 단일단의 입력 신호를 가지고 동작하여, 그 블록필터 16의 단순화를 제공하지만, 음성 IF 체인의 나머지부는 평형 신호를 가지고 동작한다.
제2도 및 제4도의 이득 제어 증폭기는 점점 양으로 되는 AGC 전압에 의해서 보다는 점점 음으로 되는 AGC 전압에 의하여 이득 감소의 정도를 증가 시키도록 쉽게 변경될 수 있다. 즉 제2도에서, 단자 T23 대신 단자 T22가 직류 바이어스 전위 VB4와 접속되고 단자 T23은 이득 감소의 정도를 증가시키도록 점점 음으로 되는 AGC 전압을 수신하도록 할 수 있다. 제4도에서는 단자 T46 대신 단자 T44가 직류 바이어스 전위 VB6과 접속되고 단자 T46은 이득 감소의 정도를 증가시키도록 점점 음으로 되는 AGC 전압을 수신하도록 할 수 있다. 제1도의 이득 제어 증폭기도 또한 점점 음으로 되는 AGC 전압에 의하여 이득 감소의 정도를 증가시키도록 변경될 수 있다. 이렇게 하는 한가지 방법은 R1, Q2, Q3, R13, R14, Q14 및 Q15로 구성된 전류 공급원 및 방출원을, 저항 R12를 통하여 Q10과 Q12의 결합된 에미터 전류를 방출시키는 단일의 출력 전류 미러와, 전위 VB2에 관련된 입력 접속과 단일 입력 전류 미러의 입력 전류를 공급하는 제1출력 접속과 전류 공급원으로서 단일의 입력 전류 미러의 출력 전류와 동일한 전류를 Q11 및 Q13의 결합된 베이스 및 컬렉터로 제공하는 제2출력 접속을 가진 2중 출력 전류 미러와, 단자 T1과 2중 출력 전류 미러의 입력 접속 사이에 접속되어 단자 T1로 인가되는 AGC 전위와 직접 관계된 전류 미러로 입력전류를 출력하는 저항으로 대체될 수 있다.
제7도는 제1도의 이득제어 증폭기의 변형을 도시한 것으로, 저항 R5, R6 및 R7의 T접속은 저항 R61, R62 및 R63으로 이루어진 등가의 π접속으로 대체한 것이다. R51의 저항값은 R5와 R6의 저항값의 합과 같으며, R62의 저항값은 R5와 R7의 저항값의 합과 같고, R63의 저항값은 R6과 R7의 저항값의 합과 같다.
제8도는 제1도의 이득제어 증폭기의 변형을 도시한 것으로, 저항 R44, R45와 트랜지스터 Q42와 저항 R43에 의해 형성되는 정 전류원의 T 접속은 저항 R64와 두 개의 정전류원, 즉 트랜지스터 Q61과 저항 R65으로 형성된 것과 트랜지스터 Q62와 저항 R66으로 형성된 것의 등가의 π접속에 의해 대체된다. 즉, Q41, R41, Q42 및 R43으로 구성된 단일 출력 미러는 Q41, R41, Q61, R65, Q62, 및 R66으로 구성된 이중 출력 전류 미러로 대체한 것이다.
이상에서 상술한 바와 같이, 본 발명은 도면에 따라 도시하고, 실시예에 따라 설명하였지만, 본 발명은 이에 한정되지 않고, 본 발명의 기본 정의를 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함을 이 분야의 통상의 지식을 가진 자라면 누구나 명백히 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서 NPN 증폭 트랜지스터를 사용하였으나 PNP 트랜지스터가 적절한 회로 변경으로 대체될 수 있으며, 전계효과 트랜지스터가 적절한 회로 변경으로 바이폴라 트랜지스터 대신에 사용될 수 있다. 또한 다른 형태의 전류 미러가 본 발명의 설명에 사용된 특별한 형태를 대체할 수 있다. 전류 구동은 비록 종래의 차동적으로 결합된 상이 간편하다는 이점이 있다 하더라도 반드시 그것에 의하여 수행될 필요는 없고, 가변 비율을 가진 두 개의 구성 성분으로 입력 전류를 분할 할 수 있는 다른 회로에 의해 수행될 수 있다. 전술한 실시예는 PIX IF 증폭기에 관해서 기술되었으나 기저대역 주파수와 같은 다른 주파수에도 적용할 수 있다.

Claims (28)

  1. 이득제어 증폭단에 있어서, 에미터 전극, 베이스 전극 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 직류의 베이스 바이어스 전압을 상기 제1트랜지스터의 베이스 전극으로 인가하는 수단과, 상기 직류의 베이스 바이어스 전압을 상기 제2트랜지스터의 베이스 전극으로 인가하는 수단과, 상기 제1및 제2트랜지스터의 베이스 전극 사이에 입력 신호 전압을 인가하는 수단과, 상기 제1및 제2트랜지스터의 에미터 전극을 함께 결합시키는 수단과, 상기 제1및 제2트랜지스터를 통하여 유사한 직류의 에미터 전류 흐름을 발생시키는 수단을 포함하는 에미터 결합 차동 증폭기 구성에 있어서, 상기 제1및 제2트랜지스터를 접속시키는 수단과 ; 상기 직류의 에미터 전류 흐름에 응답하여 상기 제1트랜지스터의 컬렉터 전극을 통하여 흐르는 전체의 직류 전류를 전도시키기 위해 접속된 제1단자와, 제2단자를 구비한 제1저항과 ; 상기 직류의 에미터 전류 흐름에 응답하여 상기 제2트랜지스터의 컬렉터 전극을 통하여 흐르는 전체의 직류 전류를 전도시키기 위해 접속된 제1단자와, 제2단자를 구비한 제2저항과 ; 직류의 동작 전압을 수신하여 상기 제1및 제2저항의 제2단자로 인가시키는 수단과 ; 상기 제1및 제2저항의 제1단자중의 적어도 하나로부터 출력 신호 전압을 취하는 수단과 ; 상기 제1저항의 제1단자에 접속하며, 상기 제2저항의 제1단자에 접속하는 제1전극과 제어노드에서 함께 접속하는 제2전극을 각각 구비한 단 방향 전도형의 제1및 제2다이오드와, 상기 제1및 제2저항의 제2단자에와는 다른 접속을 통하여 인가되는 전기적 제어신호에 응답하여 조정되는 값을 가진 직류의 제어 전류를 상기 제1및 제2다이오드의 단 방향 전도를 제어하는 상기 제어노드로 공급하는 수단을 포함하는 상기 제1및 제2저항의 제1단자 사이에 제어가능한 컨덕턴스를 제공하는 수단을 구비함을 특징으로 하는 이득제어 증폭단.
  2. 제1항에 있어서, 상기 제1및 제2트랜지스터의 에미터 전극을 함께 결합시키는 상기 수단이, 상기 제1트랜지스터의 에미터 전극에서 접속되는 제1단자와, 제2단자를 가진 제3저항과, 상기 제2트랜지스터의 에미터 전극에서 접속되는 제1단자와, 상기 제3저항의 제2단자에서 접속된 제2단자를 가진 제4저항과 ; 상기 제3및 제4저항의 제2단자들의 상호 접속점 및 직류 기준 전위를 수신하는 단자 사이에 전도로를 제공하는 수단을 구비함을 특징으로 하는 이득 제어 증폭단.
  3. 제1항에 있어서, 상기 제1및 제2트랜지스터의 에미터 전극을 함께 결합시키는 상기 수단이, 상기 제1트랜지스터의 에미터 전극과 상기 제2트랜지스터의 에미터 전극 사이에 접속된 저항과 ; 상기 제1트랜지스터의 에미터 전극 및 상기 제2트랜지스터의 에미터 전극으로부터 직류 기준 전위를 수신하는 단자로 유사한 전도로를 제공하는 수단을 구비함을 특징으로 하는 이득 제어 증폭단.
  4. 제1항에 있어서, 상기 제1및 제2트랜지스터의 에미터 전극을 함께 결합시키는 상기 수단이, 실질적인 개재된 임피던스 없이 각 에미터 전극이 접속되는 상기 제1및 제2트랜지스터의 에미터 전극간의 상호 접속과 ; 상기 상호 접속과 직류 기준 전위를 수신하는 단자 사이에 전도로를 제공하는 수단을 구비함을 특징으로 하는 이득 제어 증폭단.
  5. 제1항에 있어서, 상기 제1및 제2트랜지스터의 베이스 전극 사이에 입력 신호 전압을 인가하는 상기 수단은 평형 구동상태의 상기 입력 신호 전압을 상기 제1및 제2트랜지스터의 베이스로 인가하는 형태임을 특징으로 하는 이득 제어 증폭단.
  6. 제1항에 있어서, 상기 제1및 제2트랜지스터의 베이스 전극 사이에 입력 신호 전압을 인가하는 상기 수단은 안일단의 구동으로서 상기 입력 신호 전압을 상기 제1및 제2트랜지스터의 베이스로 인가하는 형태임을 특징으로 하는 이득 제어 증폭단.
  7. 제1항에 있어서, 상기 제1및 제2저항의 제1단자 사이에 제어가능한 컨덕턴스를 제공하는 상기 수단이, 실질적인 개재된 임피던스 없이 상기 제1및 제2저항의 제1단자가 각각 접속되는 제1및 제2노드와 ; 제3및 제4노드와 ; 상기 전기적인 제어 신호에 따라 결정되는 값을 가진 전기적으로 제어되는 전류를 상기 제3노드로 공급하는 수단과 ; 상기 전기적인 제어 신호에 따라 결정되는 값을 가지며, 상기 제3노드로 공급되는 것과 실질적으로 같은 전기적으로 제어되는 전류를 상기 제4노드로부터 끌어내는 수단과 ; 서로 비슷한 단방향성 전도 특성을 가지며, 상기 제3노드에서 양극이 각각 접속되고, 상기 제1노드와 상기 제2노드에서 음극이 각각 접속되는 제1및 제2다이오드와 ; 서로 비슷한 단방향성 전도 특성을 가지며, 상기 제4노드에서 음극이 각각 접속되고, 상기 제1노드와 상기 제2노드에서 양극이 각각 접속되는 제3및 제4다이오드를 구비함을 특징으로 하는 이득 제어 증폭단.
  8. 제7항에 있어서, 상기 제1, 제2, 제3및 제4다이오드는 각 다이오드의 음극을 제공하는 에미터 전극과 각 다이오드의 양극을 제공하는 상호 접속된 컬렉터 및 베이스 전극을 가진 트랜지스터로 각각 구성됨을 특징으로 하는 이득 제어 증폭단.
  9. 제7항에 있어서, 상기 제1트랜지스터의 컬렉터 전극은 어떤 개재된 소자없이 상기 제1저항의 제1단자에 직접 접속되며, 상기 제2트랜지스터의 컬렉터 전극은 어떤 개재된 소자없이 상기 제2저항의 제1단자에 직접 접속됨을 특징으로 하는 이득 제어 증폭단.
  10. 제1항에 있어서, 공급되는 직류의 바이어스 전류를 상기 전기적인 제어신호에 응답하여 전기적으로 제어되는 비율로 제1및 제2부분으로 나누며, 상기 직류의 바이어 전류의 제1부분을 상기 제1및 제2트랜지스터의 에미터 전극 사이의 상호 접속을 통하여 흐르게 하는 전류 분할기를 포함함을 특징으로 하는 이득 제어 증폭단.
  11. 제10항에 있어서, 상기 제1및 제2저항의 제1단자 사이에 제어 가능한 컨덕턴스를 제공하는 상기 수단이, 실질적인 임피던스 없이 상기 제1저항의 제1단자가 접속되고, 상기 제1트랜지스터의 컬렉터 전극이 접속되는 제1노드와 ; 실질적인 임피던스 없이 상기 제2저항의 제1단자가 접속되고 상기 제2트랜지스터의 컬렉터 전극이 접속되는 제2노드와 ; 상기 전류 분할기가 접속되어 상기 직류 바이어스 전류의 제2부분을 통하여 흐르게 하는 제3노드와 ; 상기 제3노드에서 접속되는 제1전극과 상기 제1노드 및 상기 제2노드에서 각각 접속되는 제2전극을 각각 구비하고 서로 유사한 단방향 전도 특성을 가져 상기 직류의 바이어스 전류의 제2부분의 일부의 용이한 전도를 제공하는 제1및 제2다이오드로 구성됨을 특징으로 하는 이득 제어 증폭단.
  12. 제1항에 있어서, 상기 제1트랜지스터의 컬렉터 전류는 상기 제1트랜지스터의 컬렉터 전류를 상기 전기적인 제어신호에 응답하여 전기저으로 제어되는 비율로 제1및 제2부분으로 나누는 제1전류 분할기에 의하여 제1및 제2부분으로 나누어지며, 상기 제2트랜지스터의 컬렉터 전류는 상기 제2트랜지스터의 컬렉터 전류를 상기 전기적인 제어신호에 응답하여 전기적으로 제어되는 비율로 제1및 제2부분으로 나누는 제2전류 분할기에 의하여 제1및 제2부분으로 나누어지며, 상기 제1및 제2저항의 제1단자 사이의 제어가능한 컨덕턴스를 제공하는 상기 수단은, 실질적인 임피던스 개재없이 상기 제1저항의 제1단자가 접속하고 상기 제1전류 분할기가 접속하여 상기 제1트랜지스터의 컬렉터 전류의 제1부분이 흐르도록 하는 제1노드와 ; 실질적인 임피던스 개재없이 상기 제2저항과 제1단자가 접속하고 상기 제2전류 분할기가 접속하여 상기 제2트랜지스터의 컬렉터 전류의 제1부분이 흐르도록 하는 제2노드와 ; 상기 제1및 제2전류 분할기가 접속하여 상기 제1및 제2트랜지스터의 컬렉터 전류의 제2부분이 흐르도록 하는 제3노드와 ; 상기 제3노드에서 접속되는 제1전극과 상기 제1노드 및 상기 제2노드에서 각각 접속되는 제2전극을 각각 구비하고 서로 유사한 단방향 전도 특성을 가져 상기 제1및 제2트랜지스터의 컬렉터 전류의 제2부분이 용이한 전도를 제공하는 제1및 제2다이오드를 구비함을 특징으로 하는 이득 제어 증폭단.
  13. 제12항에 있어서, 상기 제1전류 분할기는 상기 제1트랜지스터의 컬렉터 전극에 함께 접속된 에미터 전극과, 상기 제1노드와 상기 제3노드로 각각 접속된 컬렉터 전극과, 및 베이스 전극을 각각 가진 제3및 제4트랜지스터로 구성되며, 상기 제2전류 분할기는 상기 제2트랜지스터의 컬렉터 전극에 함께 접속된 에미터 전극과, 상기 제2노드와 상기 제3노드로 각각 접속된 컬렉터 전극과, 상기 제3트랜지스터의 베이스 전극 및 상기 제4트랜지스터의 베이스 전극에 각각 접속된 베이스 전극을 각각 가진 제5 및 제6 트랜지스터로 구성됨을 특징으로 하는 이득 제어 증폭단.
  14. 이득 제어 증폭단에 있어서, 에미터 전극, 베이스 전극 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 직류의 베이스 바이어스 전압을 상기 제 1 트랜지스터의 베이스 전극으로 인가하는 수단과, 상기 직류의 베이스 바이어스 전압을 상기 제2트랜지스터의 베이스 전극으로 인가하는 수단과, 상기 제1및 제2트랜지스터의 베이스 전극 사이에 입력 신호 전압을 인가하는 수단과, 상기 제1및 제2트랜지스터의 에미터 전극을 함께 결합시키는 수단과, 상기 제1및 제2트랜지스터를 통하여 유사한 직류의 에미터 전류 흐름을 발생시키는 수단을 포함하는 에미터 결합 차동 증폭기 구성에 있어서 상기 제1및 제2트랜지스터를 접속시키는 수단과 ; 상기 제1및 제2트랜지스터의 컬렉터 전극에 각각 접속된 제1단자와 직류의 동작 전압을 수신하는 단자에 각각 접속된 제2단자를 가진 제1및 제2저항과 ; 상기 제1및 제2저항의 임피던스와 비교되는 값 이상의 범위내에서 소오스 임피던스값을 나타내는 제1제어전류의 소오스와 ; 상기 제1및 제2저항의 제1단자와 사이에 상기 제어전류에 응답하여 제어되도록 배열되며, 상기 제1및 제2저항의 제1단자와 각각 접속되는 제1단자와 상기 제어전류의 소오스로부터 상기 제1제어전류를 수신하기 위해 함께 접속되는 제2단자를 각각 구비한 제1및 제2가변 컨덕턴스로 이루어진 제어가능한 컨덕턴스를 제공하는 수단으로 구성됨을 특징으로 하는 이득제어 증폭단.
  15. 제14항에 있어서, 상기 제1및 제2저항의 임피던스와 비교되는 제1값으로부터 그보다 높은 제2값에 이르는 범위내에서 소오스 임피던스 값을 나타내며, 상기 제어전류와 동일한 크기를 가지나 반대 극성인 제2제어 전류의 소오스와 ; 상기 제1및 제2저항의 제1단자에 각각 접속되는 제1단자와 상기 제어전류원으로부터의 상기 제2제어 전류를 수신하기 위해 함께 접속된 제2단자를 각각 구비하여 상기 제어전류에 응답하는 또 다른 제어 가능한 컨덕턴스를 제공하는 제3및 제4가변 컨덕턴스 수단을 더 구비함을 특징으로 하는 이득제어 증폭단.
  16. 제15항에 있어서, 상기 제어 전류는 이득제어 신호에 의존하는 크기를 가짐을 특징으로 하는 이득제어 증폭단.
  17. 제14항에 있어서, 입력 전류를 수신하는 전류 입력과 상기 입력 전류를 제어가능한 비율로 분할하는 제1및 제2출력을 가진 전류 분할수단을 포함하며, 상기 제1출력은 상기 제1및 제2트랜지스터의 에미터 전극에 접속되어 테일 접속을 통한 상기 직류의 테일전류를 흐르게 하며, 상기 제2출력은 상기 제2가변 컨덕턴스 수단의 제 2단자에 접속되어 상기 제1제어 전류를 제공함을 특징으로 하는 이득제어 증폭단.
  18. 제17항에 있어서, 상기 제어전류는 이득 제어신호에 의존하는 크기를 가짐을 특징으로 하는 이득제어 증폭단.
  19. 제14항에 있어서, 각 입력 전류를 수신하는 전류 입력과, 상기 각 입력 전류를 제어 가능한 비율로 분할하는 제1및 제2출력을 각각 가진 제1및 제2제어 가능한 전류 분할 수단을 구비하며, 상기 제1및 제2트랜지스터의 각각의 컬렉터 전극은 상기 제1및 제2전류 분할 수단의 전류 입력을 분리시키기 위해 접속되며, 상기 제1및 제2전류 분할 수단의 상기 각각의 제1출력은 상기 제1및 제2저항의 상기 제1단자에 각각 접속되고, 상기 제1및 제2전류 분할 수단의 상기 각각의 제2출력은 상기 제1및 제2가변 컨덕턴스 수단의 제2단자에 접속되어 상기 제1제어전류를 제공함을 특징으로 하는 이득제어 증폭단.
  20. 제19항에 있어서, 상기 제어 전류는 이득 제어신호에 의존하는 크기를 가짐을 특징으로 하는 이득제어 증폭단.
  21. 이득제어 증폭기에 있어서, 에미터 결합 차동 증폭기로서 접속되어 고주파(RF) 신호에 응답하며, 각각의 공통 모드 직류 성분과 각각의 차동모드 고주파 성분을 가진 컬렉터 전류를 공급하는 컬렉터 전극을 각각 가진 제1및 제2트랜지스터와 ; 제1및 제2노드는 제3및 제4노드에 대하여 평형을 이루고 상기 제1및 제2노드는 상기 컬렉터 전극의 각각에 접속되게 배열된 제1, 제2, 제3및 제4노드를 가지며, 상기 제3및 제4노드 사이의 전류 흐름에 의하여 제어되는 값을 가진 제어 가능한 임피던스를 상기 제1및 제2노드간에 나타내는 브리지 다이오드 부하 수단과 ; 상기 제3노드에 접속되는 전류원 출력과, 상기 제4노드에 접속되는 전류방출 출력으로 구성되며, 상기 전류원 및 전류 방출 출력은 같은 크기의 전류를 제공하는 가변 제어 전류 수단을 구비함을 특징으로 하는 이득제어 증폭기.
  22. 제21항에 있어서, 상기 브리지 다이오드 부하 수단이, 상기 제3노드에 접속된 양극과 상기 제1및 제2노드에 각각 접속된 음극을 각각 구비한 제1다이오드쌍과 ; 상기 제4노드에 접속된 음극과 상기 제1및 제2노드에 각각 접속된 양극을 각각 구비한 제2다이오드쌍으로 구성됨을 특징으로 하는 이득 제어 증폭기.
  23. 이득제어 증폭기에 있어서, 베이스, 에미터 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 제1에미터 결합 차동 증폭기 구성에서 상기 제1트랜지스터와 상기 제2트랜지스터를 접속시키어 상기 제1및 제2트랜지스터로 하여금 베이스 전극간에 수신되는 고주파(RF) 신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동 모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 직류의 동작 전류를 전도시키는 입력과, 제1제어 신호에 따라 결정되는 비율의 제1및 제2부분으로 분할되도록 상기 직류의 동작 전류의 제1및 제2부분을 상기 제1및 제2트랜지스터의 에미터 전극으로 각각 제공하기 위하여 접속된 제1및 제2출력을 가진 제1제어가능한 전류 분할기와 ; 상기 제1트랜지스터의 상기 컬렉터 전극과 동작 전위의 한 점 사이에 접속된 제1저항과 ; 상기 제2트랜지스터의 상기 컬렉터 전극과 동작 전위의 상기 한 점 사이에 접속된 제2저항과 ; 상기 제1트랜지스터의 상기 컬렉터 전극이 접속되는 제1전극과, 제2전극을 가진 제1다이오드 수단과 ; 상기 제2트랜지스터의 상기 컬렉터 전극이 접속되는 제1전극과, 제2전극을 가진 제2다이오드 수단과 ; 상기 제1전류 분할기의 상기 제2출력이 접속되는 상기 제1및 제2다이오드 수단의 상기 제2전극 사이의 상호 접속으로 구성됨을 특징으로 하는 이득제어 증폭기.
  24. 제23항에 있어서, 베이스, 에미터, 컬렉터 전극을 각각 구비한 제3및 제4트랜지스터와 ; 제2에미터 결합 차동 증폭기 구성에서 상기 제3및 제4트랜지스터를 접속시키어 상기 제3및 제4트랜지스터로 하여금 베이스 전극간에 수신되는 고주파(RF)신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 제1및 제2노드는 제3및 제4노드에 대하여 평형을 이루고 상기 제1노드는 거기로 접속되는 상기 제3트랜지스터의 상기 컬렉터 전극을 가지며, 상기 제2노드는 거기로 접속되는 상기 컬렉터 전극을 가지도록 배열된 제1, 제2, 제3및 제4노드를 가지며, 상기 제3및 제4노드 사이의 전류 흐름에 의하여 제어되는 값을 가진 제어가능한 임피던스를 상기 제1및 제2노드간에 나타내는 브리지 다이오드 부하 수단과 ; 상기 제3노드에 접속되는 전류원 출력과 상기 제4노드에 접속되는 전류방출 출력으로 구성되며, 상기 전류원 및 전류 방출 출력은 제2제어 신호에 의하여 제어 되는 같은 크기의 전류를 제공하는 가변 제어 전류 수단과 ; 상기 제1노드에서의 전위를 플로우하는 상기 제1트랜지스터 베이스 전극으로 전위를 인가하는 제1전압 플로워와 ; 상기 제2노드에서의 전위를 플로우하는 상기 제2트랜지스터 베이스 전극으로 전위를 인가하는 제2전압 플로워를 구비함을 특징으로 하는 또 다른 이득 제어 증폭기가 종속 접속으로 앞에 연결되는 이득제어 증폭기.
  25. 제24항에 있어서, 상기 또 다른 이득제어 증폭기는 상기 제3트랜지스터의 상기 컬렉터 전극과 동작 전위의 상기 점 사이에 접속된 제3저항과 ; 상기 제4트랜지스터의 상기 컬렉터 전극과 동작 전위의 상기 점 사이에 접속된 제4저항을 더 구비함을 특징으로 하는 이득제어 증폭기.
  26. 제23항에 있어서, 베이스, 에미터 및 컬렉터 전극을 각각 구비한 제3및 제4트랜지스터와 ; 제2에미터 결합 차동 증폭기 구성에서 상기 제3및 제4트랜지스터를 접속시키어 상기 제3및 제4트랜지스터로 하여금 베이스 전극간에 수신되는 고주파(RF) 신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동 모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 상기 제3트랜지스터로부터의 컬렉터 전류를 전도시키기 위해 접속된 입력과, 상기 제3트랜지스터로부터의 컬렉터 전류의 제1및 제2부분을 제2제어 신호에 따라 결정되는 비율로 각각 전도시키기 위한 제1및 제2출력을 가진 제2제어 가능한 전류 분할기와 ; 상기 제4트랜지스터로부터의 컬렉터 전류를 전도시키기 위해 접속된 입력과, 상기 제4트랜지스터로 부터의 컬렉터 전류의 제1및 제2부분을 상기 제2제어 신호에 따라 결정되는 비율로 각각 전도시키기 위한 제1및 제2출력을 가진 제3제어 가능한 전류 분할기와 ; 동작 전위의 상기 점과 상기 제2전류 분할기의 제1출력이 접속되는 제1노드 사이에 접속된 제3저항과 ; 동작 전위의 상기 점과 상기 제3전류 분할기의 제1출력이 접속되는 제2노드 사이에 접속된 제4저항과 ; 상기 제1노드에 접속되는 제1전극과, 제2전극을 가진 제3다이오드 수단과 ; 상기 제2노드에 접속되는 제1전극과, 제2전극을 가진 제4다이오드 수단과 ; 상기 제3및 제4다이오드 수단의 상기 제2및 제3전류 분할기의 제2출력이 각각 접속되는 제3노드와 ; 상기 제1노드에서의 전위를 플로워하는 상기 제1트랜지스터 베이스 전극에 전위를 인가하는 제1전압 플로워와 ; 상기 제2노드에서의 전위를 플로워하는 상기 제2트랜지스터 베이스 전극에 전위를 인가하는 제2전압 플로워를 구비함을 특징으로 하는 또 다른 이득제어 증폭기가 종속접속으로 앞에 연결되는 이득제어 증폭기.
  27. 이득 제어 증폭기에 있어서, 베이스, 에미터 및 컬렉터 전극을 각각 구비한 제1및 제2트랜지스터와 ; 에미터 결합된 차동 증폭기 구성에서 상기 제1및 제2트랜지스터를 접속시키어 상기 제1및 제2트랜지스터로 하여금 각각의 베이스 전극간에 수신되는 고주파(RF) 신호에 응답하여 각각의 공통 모드 직류 성분과 각각의 차동 모드 고주파 성분을 가진 각각의 컬렉터 전류를 각각의 컬렉터 전극으로부터 공급하게 하는 수단과 ; 상기 제1트랜지스터로 부터의 컬렉터 전류를 전도시키는 입력과, 제어 신호에 따라 결정되는 비율로 제1전류의 제1및 제2부분을 각각 전도시키는 제1및 제2출력을 가진 제1제어가능한 전류 분할기와 ; 상기 제2트랜지스터로 부터의 컬렉터 전류를 전도시키는 입력과, 상기 제어 신호에 따라 결정되는 비율로 제2전류의 제1및 제2부분을 각각 전도시키는 제1및 제2출력을 가진 제2제어가능한 전류 분할기와 ; 동작 전위의 상기 점과 상기 제1전류 분할기의 제1출력이 감소되는 제1노드 사이에 접속된 제1저항과 ; 동작 전위의 상기 점과 상기 제2전류 분할기의 제1출력이 접속되는 제2노드 사이에 접속된 제2저항과 ; 상기 제1노드에 접속되는 제1전극과, 제2전극을 가진 제1다이오드 수단과 ; 상기 제2노드에 접속되는 제1전극과, 제2전극을 가진 제2다이오드 수단과 ; 상기 제1및 제2다이오드 수단의 상기 제2전극에서 함께 접속하여 상기 제1및 제2전류 분할기의 제2출력이 각각 접속되는 제3노드를 구비함을 특징으로 하는 이득 제어 증폭기.
  28. TV 수신기에 있어서, 진폭 변조 측파대를 가진 고주파 화상 반송파와 주파수 변조 측파대를 가진 고주파 음성 반송파를 구비한 TV 신호를 수신하며, 각각의 제어신호에 응답하여 이득이 제어되는 고주파 증폭기와 ; 상기 TV 신호에 응답하여 중간 주파수 신호를 발생시키는 하향 주파수 변환기와 ; 각각의 제어 신호에 응답하여 조절 가능한 각각의 전압 이득을 나타내며, 제3이득 제어 증폭기는 제1이득 제어 증폭기와 구성 및 이득 제어 특성이 비슷하고, 제4이득 제어 증폭기는 제2이득제어 증폭기와 구성 및 이득제어 특성이 비슷한 특징을 가지는 제1, 제2, 제3및 제4이득 제어 증폭기와 ; 중간 주파수 신호를 필터링하여 중간 주파수 신호를 음성 반송파와 그 주파수 변조 측파대로 구성된 상기 TV 신호의 일부로 분리시키는 수단과 ; 음성 반송파와 그 주파수 변조 측파대로 이루어진 상기 TV 신호의 일부로 분리된 중간 주파수 신호에 따라 증폭된 신호를 출력하며, 상기 제2이득제어 증폭기에 의하여 종속접속으로 연결되는 상기 제1이득 제어 증폭기로 구성되는 제1중간 주파수 증폭기 체인과 ; 중간 주파수 신호를 필터링하여 중간 주파수 신호를 화상 반송파와 그 진폭 변조 측파대로 구성된 상기 TV 신호의 일부로 분리시키는 수단과 ; 화상 반송파와 그 진폭 변조 측파대로 이루어진 상기 TV 신호의 일부로 분리된 중간 주파수 신호에 따라 증폭된 신호를 출력하며, 상기 제4이득제어 증폭기에 의하여 종속 접속으로 연결되는 상기 제3이득 제어 증폭기로 구성되는 제2중간 주파수 증폭기와 ; 실질적으로 음성 반송파와 그 주파수 변조 측파대로 이루어진 상기 TV 신호의 일부로 증폭된 중간 주파수 신호를 하향 주파수 변환시켜 음성 중간 주파수 응답을 발생시키는 수단과 ; 음성 표현 정보를 검출하는 수단의 음성 중간 주파수 응답의 진폭에서의 변동으로 억압시키는 수단을 포함하는 음성 중간 주파수 응답의 주파수 변조에 포함된 음성 표현 정보를 검출하는 수단과 ; 실질적으로 상기 화상 반송파와 그 진폭변조 측파대로 구성된 상기 TV 신호의 일부로 증폭된 중간 주파수 신호를 검출하여 동기 펄스를 포함하는 영상 신호를 발생시키는 검출기와 ; 상기 영상 신호에 포함된 동기 펄스의 피이크를 검출하여 자동 이득 제어신호를 출력시키는 자동 이득 제어 검파기와 ; 상기 자동 이득 제어 신호를 각각의 제어신호로서 상기 제2및 제4이득 제어 증폭기로 인가시키는 수단과 ; 각각의 제어 신호로서 상기 제1및 제3이득 제어 증폭기에 인가되는 상기 자동 이득제어 신호를 비슷한 양으로 지연시키는 수단과 ; 상기 자동 이득 제어 신호를 지연하여 상기 각각의 제어신호로서 상기 고주파 증폭기로 인가시키는 수단을 구비함을 특징으로 하는 회로.
KR1019940700599A 1992-09-08 1993-03-10 가변 이득 증폭기 KR0157485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940700599A KR0157485B1 (ko) 1992-09-08 1993-03-10 가변 이득 증폭기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7/940,220 1992-09-08
US07/940,220 US5331290A (en) 1992-09-08 1992-09-08 Variable gain amplifier
PCT/KR1993/000018 WO1994006244A1 (en) 1992-09-08 1993-03-10 Variable gain amplifier
KR1019940700599A KR0157485B1 (ko) 1992-09-08 1993-03-10 가변 이득 증폭기

Publications (1)

Publication Number Publication Date
KR0157485B1 true KR0157485B1 (ko) 1999-02-18

Family

ID=25474440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940700599A KR0157485B1 (ko) 1992-09-08 1993-03-10 가변 이득 증폭기

Country Status (8)

Country Link
US (1) US5331290A (ko)
EP (1) EP0611509B1 (ko)
JP (1) JP3263395B2 (ko)
KR (1) KR0157485B1 (ko)
CN (1) CN1082313C (ko)
DE (1) DE69318694T2 (ko)
RU (1) RU2140705C1 (ko)
WO (1) WO1994006244A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764106A (en) * 1993-12-09 1998-06-09 Northern Telecom Limited Gain-controlled amplifier and automatic gain control amplifier using GCLBT
KR0151414B1 (ko) * 1993-12-30 1998-10-15 김광호 영상처리 시스템의 자동이득 조절회로
US5448311A (en) * 1994-08-22 1995-09-05 Thomson Consumer Electronics, Inc. Tri-state video differential driver
US5530403A (en) * 1995-05-03 1996-06-25 Motorola, Inc. Low-voltage differential amplifier
US6445425B1 (en) * 1997-01-07 2002-09-03 Samsung Electronics Co., Ltd. Automatic fine tuning of receiver for digital television signals
US6046781A (en) * 1997-01-07 2000-04-04 Samsung Electronics Co., Ltd. Automatic fine tuning of TV receiver for receiving both digital and analog TV signals
US5990740A (en) * 1997-12-02 1999-11-23 Nokia Mobile Phones Differential amplifier with adjustable linearity
DE19916902B4 (de) * 1999-04-14 2015-08-20 Siemens Aktiengesellschaft Verstärkereinrichtung mit veränderbarer Arbeitspunkteinstellung sowie Verwendung der Verstärkereinrichtung
SG92689A1 (en) 2000-03-27 2002-11-19 Koninkl Philips Electronics Nv Automatic gain control
US6392487B1 (en) 2000-08-02 2002-05-21 Rf Micro Devices, Inc Variable gain amplifier
US6404283B1 (en) * 2000-08-18 2002-06-11 Motorola, Inc. Method and apparatus for amplifying a radio frequency signal
JP4265865B2 (ja) * 2000-09-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 能動負荷回路
CA2329294C (en) * 2000-12-21 2007-01-02 Pulp And Paper Research Institute Of Canada Method and apparatus for measuring fibre properties
JP4405113B2 (ja) * 2001-08-16 2010-01-27 パナソニック株式会社 利得可変増幅回路
JP3878625B2 (ja) * 2003-06-20 2007-02-07 松下電器産業株式会社 振幅調整回路、モータ駆動制御装置、振幅調整方法、及びモータ駆動制御方法
ATE429732T1 (de) * 2004-09-16 2009-05-15 Nxp Bv Signalteiler
US7119618B2 (en) * 2004-12-13 2006-10-10 Semiconductor Components Industries, L.L.C. Method of forming a wide bandwidth differential amplifier and structure therefor
WO2009070937A1 (en) * 2007-11-26 2009-06-11 Hong Kong Applied Science and Technology Research Institute Co. Ltd Gain control circuit
US7679431B2 (en) * 2007-11-26 2010-03-16 Broadcom Corporation Low flicker noise mixer and buffer
US8582035B2 (en) * 2011-02-22 2013-11-12 Intel Corporation Apparatus, systems and methods utilizing adjacent-channel power dependent automatic gain control for digital television demodulation
JP5917858B2 (ja) * 2011-08-29 2016-05-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102364875B (zh) * 2011-11-15 2016-01-13 南京美辰微电子有限公司 一种双环反馈高线性度可变增益放大器
CN102571014B (zh) * 2012-02-10 2014-03-12 中国科学院微电子研究所 一种电压型自动增益控制电路
US9893693B2 (en) 2012-12-07 2018-02-13 Futurewei Technologies, Inc. Gain control method for a broadband inductorless low noise amplifier
EA025687B1 (ru) * 2014-02-06 2017-01-30 Владимир Петрович Федосов Выходной каскад усилителя мощности звуковой частоты
JP2016187080A (ja) * 2015-03-27 2016-10-27 住友電気工業株式会社 利得可変差動増幅回路
CN107181468A (zh) * 2017-07-07 2017-09-19 韦炳伦 一种可变增益音频放大器
RU2684510C1 (ru) * 2018-04-16 2019-04-09 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Схема автоматической регулировки усиления электрических сигналов
US10700652B2 (en) 2018-09-17 2020-06-30 Texas Instruments Incorporated Ethernet line driver

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US464632A (en) * 1891-12-08 Egbert p
DE537202C (de) * 1929-01-26 1931-10-31 Radio Electr Soc Fr Einrichtung zur Verringerung des Schwundes bei drahtloser Nachrichtenuebermittlung
US3241078A (en) * 1963-06-18 1966-03-15 Honeywell Inc Dual output synchronous detector utilizing transistorized differential amplifiers
US3290520A (en) * 1965-01-26 1966-12-06 Rca Corp Circuit for detecting amplitude threshold with means to keep threshold constant
US3522548A (en) * 1968-05-03 1970-08-04 Rca Corp Temperature tracking of emitter coupled differential amplifier stage
NL6807207A (ko) * 1968-05-22 1969-11-25
US3541466A (en) * 1969-01-07 1970-11-17 Rca Corp Gated differential amplifier
US3577008A (en) * 1969-01-22 1971-05-04 Rca Corp Automatic frequency control apparatus
US3513256A (en) * 1969-03-07 1970-05-19 Sprague Electric Co Synchronous demodulator for color television signals
US3707603A (en) * 1969-12-29 1972-12-26 Rca Corp Fm stereophonic receiver detection apparatus and disabling means
US3651418A (en) * 1970-11-16 1972-03-21 Rca Corp Synchronous detector control
US4342005A (en) * 1980-06-26 1982-07-27 Rca Corporation Television intermediate frequency amplifier with feedback stabilization
JPS5718109A (en) * 1980-07-08 1982-01-29 Toshiba Corp Sound volume controlling circuit
DE3223229C2 (de) * 1982-06-22 1986-11-13 Texas Instruments Deutschland Gmbh, 8050 Freising Hochfrequenzverstärker
US4718086A (en) * 1986-03-27 1988-01-05 Rca Corporation AGC in sound channel of system for processing a scrambled video signal

Also Published As

Publication number Publication date
EP0611509A1 (en) 1994-08-24
DE69318694T2 (de) 1998-10-29
JP3263395B2 (ja) 2002-03-04
JPH07500957A (ja) 1995-01-26
US5331290A (en) 1994-07-19
DE69318694D1 (de) 1998-06-25
CN1082313C (zh) 2002-04-03
EP0611509B1 (en) 1998-05-20
RU2140705C1 (ru) 1999-10-27
CN1083998A (zh) 1994-03-16
WO1994006244A1 (en) 1994-03-17

Similar Documents

Publication Publication Date Title
KR0157485B1 (ko) 가변 이득 증폭기
US6377316B1 (en) Tuner with switched analog and digital modulators
EP0656164B1 (en) Television receiver
KR0183114B1 (ko) 모놀리식 집적회로내에서 구현되는 제2검파기 및 중간 주파수 증폭기
US3193767A (en) Transistor radio signal receiver with means for reducing distortion in the rf amplifier
US4933767A (en) Video intermediate frequency signal processing circuit
US3742130A (en) Television receiver incorporating synchronous detection
US4249137A (en) Amplifier system with AGC, as for an AM radio
US4327373A (en) Composite color signal processing circuit
US6094229A (en) IF signal processing circuit for video signal and sound system form in one integrated circuit
US4038681A (en) Chroma-burst separator and amplifier
US5170498A (en) Band switching filter and satellite broadcast receiving system using the same
US3823379A (en) Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner
US4850039A (en) Transistor mixer
US3414820A (en) Delayed agc system utilizing the plateau region of an amplifier transistor
US2979563A (en) Transistor-sync separator and automatic gain control circuit
US4558289A (en) Bias and AGC control of two RF amplifiers with a shared control element
JPS6360926B2 (ko)
US3792359A (en) High frequency automatic gain control circuits
KR890000283B1 (ko) 가변 커패시턴스 회로
US4509207A (en) UHF RF Amplifier and AGC system
JP2578854B2 (ja) 受信回路
JPH06225180A (ja) テレビジョン受像機用クランプシステム
JPS5880903A (ja) テレビジヨン信号処理装置
JP2904218B2 (ja) 映像復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee