JP2904218B2 - 映像復調装置 - Google Patents
映像復調装置Info
- Publication number
- JP2904218B2 JP2904218B2 JP17340389A JP17340389A JP2904218B2 JP 2904218 B2 JP2904218 B2 JP 2904218B2 JP 17340389 A JP17340389 A JP 17340389A JP 17340389 A JP17340389 A JP 17340389A JP 2904218 B2 JP2904218 B2 JP 2904218B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- gain control
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機等の映像機器の映像復調
装置に関するものである。
装置に関するものである。
従来の技術 近年映像復調装置は映像分野の発達につれて益々高性
能化が要求されている。
能化が要求されている。
以下図面を参照しながら従来の映像復調装置の一例に
ついて説明する。第７図は従来の映像復調装置を示すも
のであり、第１および第２の高周波スイッチ1,2、高周
波利得制御回路３、TVチューナ回路４、映像検波回路
５、AGC検波回路６、AGCデイレイ回路７、デイレイ点設
定電位９を備え、高周波入力端子Ａ、ビデオ信号出力端
子Ｂ、制御信号入力端子Ｃを有している。
ついて説明する。第７図は従来の映像復調装置を示すも
のであり、第１および第２の高周波スイッチ1,2、高周
波利得制御回路３、TVチューナ回路４、映像検波回路
５、AGC検波回路６、AGCデイレイ回路７、デイレイ点設
定電位９を備え、高周波入力端子Ａ、ビデオ信号出力端
子Ｂ、制御信号入力端子Ｃを有している。
第７図において、入力信号は高周波入力端子Ａより入
力され、第１の高周波スイッチ１で外部制御信号により
切換えられ、この切換え分配された高周波信号は一方が
高周波利得制御回路３に供給され、他方が第２の高周波
スイッチ２の他方の入力端子に供給される。高周波利得
制御回路３は外部直流電位により高周波利得が制御さ
れ、制御された信号は第２の高周波スイッチ２の一方の
入力端子に供給される。第２の高周波スイッチ２は第１
の高周波スイッチ１と同様に外部制御信号によりスイッ
チされ、スイッチが接続される方向は、高周波信号が直
接または高周波利得制御回路３で利得制御された信号の
どちらかが得られるように接続される。第２の高周波ス
イッチ２の出力はTVチューナ回路４に供給され、その出
力は映像検波回路５に供給されて映像検波され、得られ
たビデオ信号は、ビデオ信号出力端子Ｂから出力される
とともに、AGC検波回路６にも供給され、利得制御用の
直流制御信号を作る。この利得制御用の直流制御信号は
AGCデイレイ回路７に供給され、デイレイ点設定電位９
で示される基準電位を越えたときには、AGC検波回路６
の出力が増幅され、その信号は２分されてそれぞれTVチ
ユーナ回路４と高周波利得制御回路３の制御電位として
AGCデイレイ回路８から出力される。
力され、第１の高周波スイッチ１で外部制御信号により
切換えられ、この切換え分配された高周波信号は一方が
高周波利得制御回路３に供給され、他方が第２の高周波
スイッチ２の他方の入力端子に供給される。高周波利得
制御回路３は外部直流電位により高周波利得が制御さ
れ、制御された信号は第２の高周波スイッチ２の一方の
入力端子に供給される。第２の高周波スイッチ２は第１
の高周波スイッチ１と同様に外部制御信号によりスイッ
チされ、スイッチが接続される方向は、高周波信号が直
接または高周波利得制御回路３で利得制御された信号の
どちらかが得られるように接続される。第２の高周波ス
イッチ２の出力はTVチューナ回路４に供給され、その出
力は映像検波回路５に供給されて映像検波され、得られ
たビデオ信号は、ビデオ信号出力端子Ｂから出力される
とともに、AGC検波回路６にも供給され、利得制御用の
直流制御信号を作る。この利得制御用の直流制御信号は
AGCデイレイ回路７に供給され、デイレイ点設定電位９
で示される基準電位を越えたときには、AGC検波回路６
の出力が増幅され、その信号は２分されてそれぞれTVチ
ユーナ回路４と高周波利得制御回路３の制御電位として
AGCデイレイ回路８から出力される。
このように構成された映像復調装置において、以下そ
の動作について説明する。入力信号はスイッチ入力後、
制御信号入力端子Ｃより与えられた制御信号により第１
および第２の高周波スイッチ1,2の高周波利得制御回路
３を接続する経路を通るか、あるいは接続しない経路を
通るかが選択される。その出力はTVチューナ回路４を介
して映像検波回路５に供給され、映像検波される。映像
検波回路５で得られたビデオ信号はビデオ信号出力端子
Ｂから出力されるとともにAGC検波回路６にも供給され
る。このAGC検出信号はAGCデイレイ回路７に入力され、
デイレイ点設定電位９で示される基準電位を越えたとき
には、高周波利得制御回路３とTVチューナ回路４の利得
を制御するような制御電位を出力する。
の動作について説明する。入力信号はスイッチ入力後、
制御信号入力端子Ｃより与えられた制御信号により第１
および第２の高周波スイッチ1,2の高周波利得制御回路
３を接続する経路を通るか、あるいは接続しない経路を
通るかが選択される。その出力はTVチューナ回路４を介
して映像検波回路５に供給され、映像検波される。映像
検波回路５で得られたビデオ信号はビデオ信号出力端子
Ｂから出力されるとともにAGC検波回路６にも供給され
る。このAGC検出信号はAGCデイレイ回路７に入力され、
デイレイ点設定電位９で示される基準電位を越えたとき
には、高周波利得制御回路３とTVチューナ回路４の利得
を制御するような制御電位を出力する。
AGCデイレイ回路７は第８図に示す構成になってい
る。第８図において、11,12は演算増幅器、13〜16は抵
抗、17,18はツェナーダイオードを示す。AGC検出電位入
力端子ＧにAGC検波回路６のAGC検出信号が入力され、デ
イレイ点設定電位９を越えると演算増幅器11の出力に反
転出力が得られ、さらにこの反転出力は演算増幅器12で
反転増幅され、その出力は抵抗16とツェナーダイオード
18で上限電位を制限したものがTVチューナ制御用利得制
御電位として端子ＬからTVチューナ回路４に与えられ、
さらに演算増幅器12の出力はツェナーダイオード17のツ
ェナー電位だけ低くした電位がツェナーダイオード17の
アノードから取り出されこれが高周波利得制御回路制御
用利得制御電位として端子Ｍから高周波利得制御回路３
に与えられ、第５図に示す系を制御する。
る。第８図において、11,12は演算増幅器、13〜16は抵
抗、17,18はツェナーダイオードを示す。AGC検出電位入
力端子ＧにAGC検波回路６のAGC検出信号が入力され、デ
イレイ点設定電位９を越えると演算増幅器11の出力に反
転出力が得られ、さらにこの反転出力は演算増幅器12で
反転増幅され、その出力は抵抗16とツェナーダイオード
18で上限電位を制限したものがTVチューナ制御用利得制
御電位として端子ＬからTVチューナ回路４に与えられ、
さらに演算増幅器12の出力はツェナーダイオード17のツ
ェナー電位だけ低くした電位がツェナーダイオード17の
アノードから取り出されこれが高周波利得制御回路制御
用利得制御電位として端子Ｍから高周波利得制御回路３
に与えられ、第５図に示す系を制御する。
高周波利得制御回路３は第９図に示すような構成にな
っている。第９図において、51はデュアルゲート電界効
果トランジスタ（以下デュアルゲートFETという）で、
第１ゲートは容量52を介して高周波入力端子Ｈに接続さ
れ、第２ゲートは利得制御端子Ｉに接続されている。53
〜56はバイアス抵抗、57〜59は容量を示す。
っている。第９図において、51はデュアルゲート電界効
果トランジスタ（以下デュアルゲートFETという）で、
第１ゲートは容量52を介して高周波入力端子Ｈに接続さ
れ、第２ゲートは利得制御端子Ｉに接続されている。53
〜56はバイアス抵抗、57〜59は容量を示す。
その動作は次の通りである。まず、入力信号は高周波
入力端子Ｈより与えられ、容量52を介してデュアルゲー
トFET51の第１ゲートに入力される。デュアルゲートFET
51の第２ゲートは利得制御端子Ｉより利得制御電圧が与
えられている。また、デュアルゲートFET51のソースは
容量57により接地されるとともに、抵抗54,55を介して
接地され、抵抗53を介してデュアルゲートFET51の第１
のゲートにバイアスが与えられている。さらに、ドレイ
ンには端子Ｊより電源が与えられ、ドレインと第１ゲー
トの間に抵抗56と容量58からなる帰還回路が接続され、
この高周波利得制御回路の出力はドレインに接続された
容量59を介して端子Ｋから次段に供給される。
入力端子Ｈより与えられ、容量52を介してデュアルゲー
トFET51の第１ゲートに入力される。デュアルゲートFET
51の第２ゲートは利得制御端子Ｉより利得制御電圧が与
えられている。また、デュアルゲートFET51のソースは
容量57により接地されるとともに、抵抗54,55を介して
接地され、抵抗53を介してデュアルゲートFET51の第１
のゲートにバイアスが与えられている。さらに、ドレイ
ンには端子Ｊより電源が与えられ、ドレインと第１ゲー
トの間に抵抗56と容量58からなる帰還回路が接続され、
この高周波利得制御回路の出力はドレインに接続された
容量59を介して端子Ｋから次段に供給される。
発明が解決しようとする課題 しかしながら上記のような構成では、高周波スイッチ
1,2の経路が高周波利得制御回路３を介するか介しない
かで、第７図の系のビデオ信号のS/N特性に大きな差が
でるという課題があった。これは、第９図に示すデュア
ルゲートFET51の利得制御時のNF劣化特性に差があるこ
とに起因するものである。すなわち、第11図のAAはデュ
アルゲートFETを用いた利得制御特性を示し、BBはピン
ダイオードを７の前段に用いた利得制御特性を示し、横
軸に高周波利得制御量を、縦軸にNFを示したものであ
り、このような系では、入力電界と総合S/Nの関係は第1
0図のようになる。第10図の特性AAはデュアルゲートFET
を用いたもの、BBは入力にピンダイオードを用いた高周
波利得制御回路をその前段に設置してピンダイオードの
高周波利得制御回路から先に高周波利得制御をする系の
特性を示している。また、Ｐは高周波利得制御基準電界
を示し、Ｐ点の電界における特性の差がXdBあることを
示している。これは、デュアルゲートFETを用いて高周
波利得制御をしたときに、NFの劣化がピンダイオードを
用いて高周波利得制御したときより少ないためである。
すなわち強電界Ｐ点において、XdBのS/N差が出るという
問題があった。
1,2の経路が高周波利得制御回路３を介するか介しない
かで、第７図の系のビデオ信号のS/N特性に大きな差が
でるという課題があった。これは、第９図に示すデュア
ルゲートFET51の利得制御時のNF劣化特性に差があるこ
とに起因するものである。すなわち、第11図のAAはデュ
アルゲートFETを用いた利得制御特性を示し、BBはピン
ダイオードを７の前段に用いた利得制御特性を示し、横
軸に高周波利得制御量を、縦軸にNFを示したものであ
り、このような系では、入力電界と総合S/Nの関係は第1
0図のようになる。第10図の特性AAはデュアルゲートFET
を用いたもの、BBは入力にピンダイオードを用いた高周
波利得制御回路をその前段に設置してピンダイオードの
高周波利得制御回路から先に高周波利得制御をする系の
特性を示している。また、Ｐは高周波利得制御基準電界
を示し、Ｐ点の電界における特性の差がXdBあることを
示している。これは、デュアルゲートFETを用いて高周
波利得制御をしたときに、NFの劣化がピンダイオードを
用いて高周波利得制御したときより少ないためである。
すなわち強電界Ｐ点において、XdBのS/N差が出るという
問題があった。
本発明の上記課題を解決するもので、ピンダイオード
の高周波利得制御回路を用いたときの利得制御時にS/N
特性の劣化の少ない映像復調装置を提供することを目的
とするものである。
の高周波利得制御回路を用いたときの利得制御時にS/N
特性の劣化の少ない映像復調装置を提供することを目的
とするものである。
課題を解決するための手段 上記課題を解決するために本発明の映像復調装置は、
入力信号が入力される第１の高周波スイッチの一方の出
力端子をピンダイオードを用いた高周波利得制御回路を
介して第２の高周波スイッチの一方の入力端子に接続
し、第１の高周波スイッチの他方の出力端子を直接に第
２の高周波スイッチの他方の入力端子に接続し、第２の
高周波スイッチの出力端子をTVチューナ回路を介してビ
デオ信号を得る映像検波回路に接続し、ビデオ信号から
AGC検波回路にて得た高周波利得制御電位を基準電位と
比較し、基準電位により判定された入力電界以上ではTV
チューナ回路および高周波利得制御回路を制御する利得
制御信号を得るAGCデイレイ回路と前記基準電位を切換
え変化させるスイッチ回路を設け、入力信号がピンダイ
オードを用いた高周波利得制御回路を介す経路を通るよ
うに前記高周波スイッチを制御する制御信号により、前
記スイッチ回路を制御して前記基準電位を変化させ、基
準電位により判定される入力電界の値を高くするように
構成したものである。
入力信号が入力される第１の高周波スイッチの一方の出
力端子をピンダイオードを用いた高周波利得制御回路を
介して第２の高周波スイッチの一方の入力端子に接続
し、第１の高周波スイッチの他方の出力端子を直接に第
２の高周波スイッチの他方の入力端子に接続し、第２の
高周波スイッチの出力端子をTVチューナ回路を介してビ
デオ信号を得る映像検波回路に接続し、ビデオ信号から
AGC検波回路にて得た高周波利得制御電位を基準電位と
比較し、基準電位により判定された入力電界以上ではTV
チューナ回路および高周波利得制御回路を制御する利得
制御信号を得るAGCデイレイ回路と前記基準電位を切換
え変化させるスイッチ回路を設け、入力信号がピンダイ
オードを用いた高周波利得制御回路を介す経路を通るよ
うに前記高周波スイッチを制御する制御信号により、前
記スイッチ回路を制御して前記基準電位を変化させ、基
準電位により判定される入力電界の値を高くするように
構成したものである。
さらに、本発明の映像復調装置は、入力信号が入力さ
れる第１の高周波スイッチの一方の出力端子をピンダイ
オードを用いた高周波利得制御回路を介して第２の高周
波スイッチの一方の入力端子に接続し、第１の高周波ス
イッチの出力端子を直接に第２の高周波スイッチの他方
の入力端子に接続し、第２の高周波スイッチの出力端子
をTVチューナ回路を介してビデオ信号を得る映像検波回
路に接続し、ビデオ信号からAGC検波回路にて得た高周
波利得制御電位を基準電位と比較し、基準電位により判
定された入力電界以上ではTVチューナ回路および高周波
利得制御回路を制御する利得制御信号を得るAGCデイレ
イ回路を設けるとともに、前記基準電位を２系統設け、
入力信号がピンダイオードを用いた高周波利得制御回路
を介す経路を通るように前記高周波スイッチを制御する
制御信号により、前記２系統のうち、基準電位により判
定される入力電界の値を高くする側の系統を選択するよ
うに構成したものである。
れる第１の高周波スイッチの一方の出力端子をピンダイ
オードを用いた高周波利得制御回路を介して第２の高周
波スイッチの一方の入力端子に接続し、第１の高周波ス
イッチの出力端子を直接に第２の高周波スイッチの他方
の入力端子に接続し、第２の高周波スイッチの出力端子
をTVチューナ回路を介してビデオ信号を得る映像検波回
路に接続し、ビデオ信号からAGC検波回路にて得た高周
波利得制御電位を基準電位と比較し、基準電位により判
定された入力電界以上ではTVチューナ回路および高周波
利得制御回路を制御する利得制御信号を得るAGCデイレ
イ回路を設けるとともに、前記基準電位を２系統設け、
入力信号がピンダイオードを用いた高周波利得制御回路
を介す経路を通るように前記高周波スイッチを制御する
制御信号により、前記２系統のうち、基準電位により判
定される入力電界の値を高くする側の系統を選択するよ
うに構成したものである。
作用 上記した構成により、ピンダイオードを用いた高周波
利得制御回路を用い、入力信号がこのピンダイオードを
用いた高周波利得制御回路を介す経路を通るように、高
周波スイッチを制御するときは、高周波利得制御の基準
電位を高くすることにより、強電界時のS/Nを改善でき
るものである。
利得制御回路を用い、入力信号がこのピンダイオードを
用いた高周波利得制御回路を介す経路を通るように、高
周波スイッチを制御するときは、高周波利得制御の基準
電位を高くすることにより、強電界時のS/Nを改善でき
るものである。
実施例 以下本発明の映像復調装置の一実施例について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例における映像復調装置のブ
ロック、第２図は同映像復調装置のAGCデイレイ回路お
よび直流スイッチ回路の回路図、第３図は同映像復調装
置のピンダイオードを用いた高周波利得制御回路の一例
を示す具体的回路図、第４図は同映像復調装置のS/N特
性図である。第１図において、入力信号は高周波入力端
子Ａより入力され、第１の高周波スイッチ１で制御信号
入力端子Ｃからの外部制御信号により切換えられ、この
切換え分配された高周波信号は一方が高周波利得制御回
路３に供給され、他方が第２の高周波スイッチ２の他方
の入力端子に供給される。高周波利得制御回路３は外部
直流電位により高周波利得が制御され、制御された信号
は第２の高周波スイッチ２の一方の入力端子に供給され
る。第２の高周波スイッチ２は第１の高周波スイッチ１
と同様に外部制御信号によりスイッチされ、スイッチが
接続される方向は、高周波信号が直接または高周波利得
制御回路３で利得制御された信号のどちらかが得られる
ように接続される。第２の高周波スイッチ２の出力はTV
チューナ回路４に供給される。映像検波回路５はTVチュ
ーナ回路４の出力を映像検波してビデオ信号を得、ビデ
オ信号出力端子Ｂから出力する。AGC検波回路６はビデ
オ信号の一部をAGC検波してAGC検出信号を得、利得制御
用の直流制御信号を作る。AGCデイレイ回路８は、利得
制御用の直流制御信号が直流スイッチ回路８を介して接
続されるデイレイ点設定電位９に示される基準電位を越
えたときには、AGC検波回路６の検出出力を増幅し２分
してTVチューナ回路４と高周波利得制御回路３に制御電
位としてそれぞれ出力する。直流スイッチ回路８はデイ
レイ点設定電位９を制御信号入力端子Ｃの制御電位に応
じて切換え変化させる。ここでは、第１および第２の高
周波スイッチ1,2が高周波利得制御回路３を介する経路
を選択するときには、高周波利得制御が開始される基準
電界が大きくなるようにデイレイ点設定電位が選択され
る。
ロック、第２図は同映像復調装置のAGCデイレイ回路お
よび直流スイッチ回路の回路図、第３図は同映像復調装
置のピンダイオードを用いた高周波利得制御回路の一例
を示す具体的回路図、第４図は同映像復調装置のS/N特
性図である。第１図において、入力信号は高周波入力端
子Ａより入力され、第１の高周波スイッチ１で制御信号
入力端子Ｃからの外部制御信号により切換えられ、この
切換え分配された高周波信号は一方が高周波利得制御回
路３に供給され、他方が第２の高周波スイッチ２の他方
の入力端子に供給される。高周波利得制御回路３は外部
直流電位により高周波利得が制御され、制御された信号
は第２の高周波スイッチ２の一方の入力端子に供給され
る。第２の高周波スイッチ２は第１の高周波スイッチ１
と同様に外部制御信号によりスイッチされ、スイッチが
接続される方向は、高周波信号が直接または高周波利得
制御回路３で利得制御された信号のどちらかが得られる
ように接続される。第２の高周波スイッチ２の出力はTV
チューナ回路４に供給される。映像検波回路５はTVチュ
ーナ回路４の出力を映像検波してビデオ信号を得、ビデ
オ信号出力端子Ｂから出力する。AGC検波回路６はビデ
オ信号の一部をAGC検波してAGC検出信号を得、利得制御
用の直流制御信号を作る。AGCデイレイ回路８は、利得
制御用の直流制御信号が直流スイッチ回路８を介して接
続されるデイレイ点設定電位９に示される基準電位を越
えたときには、AGC検波回路６の検出出力を増幅し２分
してTVチューナ回路４と高周波利得制御回路３に制御電
位としてそれぞれ出力する。直流スイッチ回路８はデイ
レイ点設定電位９を制御信号入力端子Ｃの制御電位に応
じて切換え変化させる。ここでは、第１および第２の高
周波スイッチ1,2が高周波利得制御回路３を介する経路
を選択するときには、高周波利得制御が開始される基準
電界が大きくなるようにデイレイ点設定電位が選択され
る。
このように構成された映像復調装置において以下その
動作について説明する。入力信号はスイッチ入力後、制
御信号入力端子Ｃより与えられた制御信号により第１お
よび第２の高周波スイッチ1,2の高周波利得制御回路３
を接続する経路を通るか、あるいは接続しない経路を通
るかが選択される。その出力はTVチューナ回路４を介し
て映像検波回路５に供給され、映像検波される。その出
力はAGC検波回路６を介してAGCデイレイ回路７に与えら
れ、デイレイ点設定電位９で示される基準電位を越えた
ときには、高周波利得制御回路３とTVチューナ回路４の
利得を制御するような制御電位を出力する。このとき、
直流スイッチ回路８は第１および第２の高周波スイッチ
1,2を制御する制御信号と連動してスイッチを切換え、
高周波利得制御回路３を介する経路を選択するときには
高周波利得制御基準電界が高くなるデイレイ点設定電位
９を選択する。
動作について説明する。入力信号はスイッチ入力後、制
御信号入力端子Ｃより与えられた制御信号により第１お
よび第２の高周波スイッチ1,2の高周波利得制御回路３
を接続する経路を通るか、あるいは接続しない経路を通
るかが選択される。その出力はTVチューナ回路４を介し
て映像検波回路５に供給され、映像検波される。その出
力はAGC検波回路６を介してAGCデイレイ回路７に与えら
れ、デイレイ点設定電位９で示される基準電位を越えた
ときには、高周波利得制御回路３とTVチューナ回路４の
利得を制御するような制御電位を出力する。このとき、
直流スイッチ回路８は第１および第２の高周波スイッチ
1,2を制御する制御信号と連動してスイッチを切換え、
高周波利得制御回路３を介する経路を選択するときには
高周波利得制御基準電界が高くなるデイレイ点設定電位
９を選択する。
AGCデイレイ回路７は第２図に示す構成になってい
る。第２図において、11,12は演算増幅器、13〜16,19,2
0は抵抗、17,18はツェナーダイオード、21は調整ボリュ
ーム、22はスイッチトランジスタ、10はデイレイ点設定
電位９を形成するための固定電位を示す。AGC検出電位
入力端子ＧにAGC検波回路６のAGC検出信号が入力され、
このAGC検出信号が、高周波スイッチを制御する制御信
号に連動して選択された直流スイッチ回路８を通して供
給されるデイレイ点設定電位９で示される基準電位を越
えると、演算増幅器11の出力に反転増幅出力が得られ
る。デイレイ点設定電位９としては固定電位10を抵抗19
と調整ボリューム21により分割された電位が調整ボリュ
ーム21の中点から取りだされる。抵抗19はNPNトランジ
スタ22のコレクタ・エミッタ間に接続されていて、高周
波スイッチ制御信号入力端子Ｎより与えられた制御信号
が抵抗20を介してNPNトランジスタ22のベースに与えら
れる。このため、端子Ｎが、高電位のときは抵抗19が短
絡され、デイレイ点設定電位９が高くなり、演算増幅器
11に供給される制御電位が高くなる。演算増幅器11から
出力される反転出力はさらに、演算増幅器12で反転増幅
され、その出力は抵抗16とツェナーダイオード18で上限
電位を制限したものがTVチューナ制御用高周波利得制御
電位として端子ＬからTVチューナ回路４に与えられ、さ
らに、演算増幅器12の出力はツェナーダイオード17のツ
ェナー電位だけ低くした電位がツェナーダイオード17の
アノードから取り出され、これが高周波利得制御回路制
御用利得制御電位として端子Ｍから高周波利得制御回路
３に与えられ、第１図に示す系を制御する。なお、NPN
トランジスタ22は継電器等のスイッチを用いても良い。
る。第２図において、11,12は演算増幅器、13〜16,19,2
0は抵抗、17,18はツェナーダイオード、21は調整ボリュ
ーム、22はスイッチトランジスタ、10はデイレイ点設定
電位９を形成するための固定電位を示す。AGC検出電位
入力端子ＧにAGC検波回路６のAGC検出信号が入力され、
このAGC検出信号が、高周波スイッチを制御する制御信
号に連動して選択された直流スイッチ回路８を通して供
給されるデイレイ点設定電位９で示される基準電位を越
えると、演算増幅器11の出力に反転増幅出力が得られ
る。デイレイ点設定電位９としては固定電位10を抵抗19
と調整ボリューム21により分割された電位が調整ボリュ
ーム21の中点から取りだされる。抵抗19はNPNトランジ
スタ22のコレクタ・エミッタ間に接続されていて、高周
波スイッチ制御信号入力端子Ｎより与えられた制御信号
が抵抗20を介してNPNトランジスタ22のベースに与えら
れる。このため、端子Ｎが、高電位のときは抵抗19が短
絡され、デイレイ点設定電位９が高くなり、演算増幅器
11に供給される制御電位が高くなる。演算増幅器11から
出力される反転出力はさらに、演算増幅器12で反転増幅
され、その出力は抵抗16とツェナーダイオード18で上限
電位を制限したものがTVチューナ制御用高周波利得制御
電位として端子ＬからTVチューナ回路４に与えられ、さ
らに、演算増幅器12の出力はツェナーダイオード17のツ
ェナー電位だけ低くした電位がツェナーダイオード17の
アノードから取り出され、これが高周波利得制御回路制
御用利得制御電位として端子Ｍから高周波利得制御回路
３に与えられ、第１図に示す系を制御する。なお、NPN
トランジスタ22は継電器等のスイッチを用いても良い。
第３図はピンダイオードを用いた高周波利得制御回路
の一例を示す回路図である。第３図において、30,31はN
PNトランジスタであり、抵抗32〜34とともに反転増幅器
を構成し、その出力は電流増幅されてNPNトランジスタ3
1のエミッタからチョークコイル35を介してピンダイオ
ード36,37の接続点に入力される。ピンダイオード36,3
7,38はパイ型高周波利得制御回路を構成し、NPNトラン
ジスタ31のエミッタがある電位以上のときは電源端子Ｊ
からバイアス抵抗34,39〜44を通して電流がピンダイオ
ード36,38の経路に流れる。ピンダイオード36,38のアノ
ードはコンデンサ45,46により接地されているので、信
号入力端子Ｅから入力された高周波信号は減衰して信号
出力端子Ｆにあらわれる。一方、NPNトランジスタ31の
エミッタが低電位のときは、ピンダイオード37に電流が
流れ、ピンダイオード36,38を非導通にするため、高周
波信号は減衰することなく信号出力端子Ｆにあらわれ
る。
の一例を示す回路図である。第３図において、30,31はN
PNトランジスタであり、抵抗32〜34とともに反転増幅器
を構成し、その出力は電流増幅されてNPNトランジスタ3
1のエミッタからチョークコイル35を介してピンダイオ
ード36,37の接続点に入力される。ピンダイオード36,3
7,38はパイ型高周波利得制御回路を構成し、NPNトラン
ジスタ31のエミッタがある電位以上のときは電源端子Ｊ
からバイアス抵抗34,39〜44を通して電流がピンダイオ
ード36,38の経路に流れる。ピンダイオード36,38のアノ
ードはコンデンサ45,46により接地されているので、信
号入力端子Ｅから入力された高周波信号は減衰して信号
出力端子Ｆにあらわれる。一方、NPNトランジスタ31の
エミッタが低電位のときは、ピンダイオード37に電流が
流れ、ピンダイオード36,38を非導通にするため、高周
波信号は減衰することなく信号出力端子Ｆにあらわれ
る。
第４図は本実施例を用いた系の入力電界とS/Nの特性
を示したものである。第４図の高周波利得制御基準電界
を示すＰ点における強電界時のS/N特性がデュアルゲー
トFETを用いた場合と、ピンダイオード高周波利得制御
回路をその前段に用いた高周波利得制御回路を前記ピン
ダイオード高周波利得制御回路の方を先に制御した場合
との特性に差がないようにされていることがわかる。
を示したものである。第４図の高周波利得制御基準電界
を示すＰ点における強電界時のS/N特性がデュアルゲー
トFETを用いた場合と、ピンダイオード高周波利得制御
回路をその前段に用いた高周波利得制御回路を前記ピン
ダイオード高周波利得制御回路の方を先に制御した場合
との特性に差がないようにされていることがわかる。
このように本実施例によれば、基準電圧を固定電位を
抵抗分割して作り、その分割抵抗の両端に介装した１回
路１接点スイッチを開閉することにより前記分割抵抗を
開放あるいは短絡して基準電圧を変化させるようにし、
入力信号がピンダイオードを用いた高周波利得制御回路
を介す経路を通すように、前記高周波スイッチを制御す
る制御信号により、前記スイッチを制御して前記基準電
位を変化させ、基準電位により判定される入力電界の値
を高くすることにより、ピンダイオードを用いた高周波
利得制御回路を介する経路を選択したときと、直接TVチ
ューナ回路に接続する経路を選択したときの強電界時の
S/N特性を合わせることができるものである。
抵抗分割して作り、その分割抵抗の両端に介装した１回
路１接点スイッチを開閉することにより前記分割抵抗を
開放あるいは短絡して基準電圧を変化させるようにし、
入力信号がピンダイオードを用いた高周波利得制御回路
を介す経路を通すように、前記高周波スイッチを制御す
る制御信号により、前記スイッチを制御して前記基準電
位を変化させ、基準電位により判定される入力電界の値
を高くすることにより、ピンダイオードを用いた高周波
利得制御回路を介する経路を選択したときと、直接TVチ
ューナ回路に接続する経路を選択したときの強電界時の
S/N特性を合わせることができるものである。
第５図は他の実施例の映像復調装置のブロック図、第
６図は同映像復調装置のAGCデイレイ回路およびスイッ
チ回路の回路図である。第５図において、１〜７は第１
図に示されたものと同じ構成であり、詳細な説明は省略
する。第５図のAGCデイレイ回路７にはスイッチ回路8a
を介して第１デイレイ点設定電位9aおよび第２デイレイ
点設定電圧9bのいずれかが供給される。AGCデイレイ回
路７は、AGC検波回路６から出力される利得制御用の直
流制御信号が、スイッチ回路8aを介して接続される第１
デイレイ点設定電位9aあるいは第２デイレイ点設定電位
9bに示される基準電位を越えたときには、AGC検波回路
６の検出出力を増幅し２分して、TVチューナ回路４と高
周波利得制御回路３に制御電位としてそれぞれ出力す
る。直流スイッチ回路8aは第１および第２デイレイ点設
定電位9a,9bを制御信号入力端子Ｃの制御電位に応じて
切換える。ここでは、第１および第２の高周波スイッチ
1,2が高周波利得制御回路３を介する経路を選択すると
きには、高周波利得制御が開始される基準電界が大きく
なるようにデイレイ点設定電位が選択される。
６図は同映像復調装置のAGCデイレイ回路およびスイッ
チ回路の回路図である。第５図において、１〜７は第１
図に示されたものと同じ構成であり、詳細な説明は省略
する。第５図のAGCデイレイ回路７にはスイッチ回路8a
を介して第１デイレイ点設定電位9aおよび第２デイレイ
点設定電圧9bのいずれかが供給される。AGCデイレイ回
路７は、AGC検波回路６から出力される利得制御用の直
流制御信号が、スイッチ回路8aを介して接続される第１
デイレイ点設定電位9aあるいは第２デイレイ点設定電位
9bに示される基準電位を越えたときには、AGC検波回路
６の検出出力を増幅し２分して、TVチューナ回路４と高
周波利得制御回路３に制御電位としてそれぞれ出力す
る。直流スイッチ回路8aは第１および第２デイレイ点設
定電位9a,9bを制御信号入力端子Ｃの制御電位に応じて
切換える。ここでは、第１および第２の高周波スイッチ
1,2が高周波利得制御回路３を介する経路を選択すると
きには、高周波利得制御が開始される基準電界が大きく
なるようにデイレイ点設定電位が選択される。
このように構成された映像復調装置において以下その
動作について説明する。入力信号はスイッチ入力後制御
信号入力端子Ｃより与えられた制御信号により第１およ
び第２の高周波スイッチ1,2の高周波利得制御回路３を
接続する経路を通るか、あるいは接続しない経路を通る
かが選択される。その出力はTVチューナ回路４を介して
映像検波回路５に供給され、映像検波される。その出力
はAGC検波回路６を介してAGCデイレイ回路７に与えら
れ、第１デイレイ点設定電位9aあるいは第２デイレイ点
設定電圧9bに示される基準電位を越えたときには、高周
波利得制御回路３とTVチューナ回路４の利得を制御する
ような制御電位を出力する。このとき、スイッチ回路8a
は第１および第２の高周波スイッチ1,2を制御する制御
信号と連動してスイッチを切換え、高周波利得制御回路
３を介する経路を選択するときには高周波利得制御基準
電界が高くなるデイレイ点設定電位を選択する。
動作について説明する。入力信号はスイッチ入力後制御
信号入力端子Ｃより与えられた制御信号により第１およ
び第２の高周波スイッチ1,2の高周波利得制御回路３を
接続する経路を通るか、あるいは接続しない経路を通る
かが選択される。その出力はTVチューナ回路４を介して
映像検波回路５に供給され、映像検波される。その出力
はAGC検波回路６を介してAGCデイレイ回路７に与えら
れ、第１デイレイ点設定電位9aあるいは第２デイレイ点
設定電圧9bに示される基準電位を越えたときには、高周
波利得制御回路３とTVチューナ回路４の利得を制御する
ような制御電位を出力する。このとき、スイッチ回路8a
は第１および第２の高周波スイッチ1,2を制御する制御
信号と連動してスイッチを切換え、高周波利得制御回路
３を介する経路を選択するときには高周波利得制御基準
電界が高くなるデイレイ点設定電位を選択する。
AGCデイレイ回路７は、第６図に示す構成になってい
る。第６図において、11〜18は第２図に示されるものと
同じ構成である。スイッチ回路8aには第１および第２デ
イレイ点設定電位9a,9bが接続されている。AGC検出電位
入力端子ＧにAGC検波回路６のAGC検出信号が入力され、
このAGC検出信号が高周波スイッチを制御する制御信号
に連動して切換えされたスイッチ回路8aを通して供給さ
れる第１デイレイ点設定電位9aあるいは第２デイレイ点
設定電位9bを越えると、演算増幅器11の出力に反転出力
が得られ、さらに演算増幅器12で反転増幅され、その出
力は第２図と同様TVチューナ制御用高周波利得制御電位
として端子ＬからTVチューナ４回路４に与えられ、さら
に、高周波利得制御回路制御用利得制御電位として端子
Ｍから高周波利得制御回路３に与えられ、第５図に示す
系を制御する。
る。第６図において、11〜18は第２図に示されるものと
同じ構成である。スイッチ回路8aには第１および第２デ
イレイ点設定電位9a,9bが接続されている。AGC検出電位
入力端子ＧにAGC検波回路６のAGC検出信号が入力され、
このAGC検出信号が高周波スイッチを制御する制御信号
に連動して切換えされたスイッチ回路8aを通して供給さ
れる第１デイレイ点設定電位9aあるいは第２デイレイ点
設定電位9bを越えると、演算増幅器11の出力に反転出力
が得られ、さらに演算増幅器12で反転増幅され、その出
力は第２図と同様TVチューナ制御用高周波利得制御電位
として端子ＬからTVチューナ４回路４に与えられ、さら
に、高周波利得制御回路制御用利得制御電位として端子
Ｍから高周波利得制御回路３に与えられ、第５図に示す
系を制御する。
このように、本実施例によれば、基準電位を２系統か
ら供給し、入力信号がピンダイオードを用いた高周波利
得制御回路を介す経路を通るように、前記高周波スイッ
チを制御する制御信号により、前記２系統のうちの一方
を選択して、基準電位により判定される入力電界の値を
高くすることにより、ピンダイオードを用いた高周波利
得制御回路を介する経路を選択したときと、直接TVチュ
ーナ回路に接続する経路を選択したときの強電界時のS/
N特性を合わせることができるものである。
ら供給し、入力信号がピンダイオードを用いた高周波利
得制御回路を介す経路を通るように、前記高周波スイッ
チを制御する制御信号により、前記２系統のうちの一方
を選択して、基準電位により判定される入力電界の値を
高くすることにより、ピンダイオードを用いた高周波利
得制御回路を介する経路を選択したときと、直接TVチュ
ーナ回路に接続する経路を選択したときの強電界時のS/
N特性を合わせることができるものである。
発明の効果 以上のように本発明によれば、ピンダイオードを用い
た高周波利得制御回路を用い、しかも入力信号がこのピ
ンダイオードを用いた高周波利得制御回路を介す経路を
通るように高周波スイッチを制御するときは、高周波利
得制御の基準電圧を高くするので、強電界時のS/Nを改
善できるものである。
た高周波利得制御回路を用い、しかも入力信号がこのピ
ンダイオードを用いた高周波利得制御回路を介す経路を
通るように高周波スイッチを制御するときは、高周波利
得制御の基準電圧を高くするので、強電界時のS/Nを改
善できるものである。
第１図は本発明の第１の実施例における映像復調装置の
ブロック図、第２図は第１図のAGCデイレイ回路および
直流スイッチ回路の詳細回路図、第３図は第１図の高周
波利得制御回路の一例を示す具体的回路図、第４図は本
発明のS/N特性図、第５図および第６図は第２の実施例
における映像復調装置のブロック図およびAGCデイレイ
回路とスイッチ回路の詳細回路図、第７図は従来の映像
復調装置のブロック図、第８図は第７図のAGCデイレイ
回路の詳細回路図、第９図はTVチューナの利得制御付高
周波増幅器の回路図、第10図は従来の映像復調装置のS/
N特性図、第11図はデュアルゲートFETとピンダイオード
を用いた高周波利得制御回路の高周波利得制御時のNF特
性図である。 1,2……第１および第２の高周波スイッチ、３……高周
波利得制御回路、４……TVチューナ回路、５……映像検
波回路、６……AGC検波回路、７……AGCデイレイ回路、
８……直流スイッチ回路、8a……スイッチ回路、９……
デイレイ点設定電圧、9a,9b……第１および第２デイレ
イ設定電圧、10……固定電位、21……調整ボリューム、
Ａ……高周波入力端子、Ｂ……ビデオ信号出力端子、Ｃ
……高周波スイッチ制御信号、Ｌ……TVチューナ制御用
利得制御電位出力端子、Ｍ……高周波スイッチ制御用利
得制御電位出力端子。
ブロック図、第２図は第１図のAGCデイレイ回路および
直流スイッチ回路の詳細回路図、第３図は第１図の高周
波利得制御回路の一例を示す具体的回路図、第４図は本
発明のS/N特性図、第５図および第６図は第２の実施例
における映像復調装置のブロック図およびAGCデイレイ
回路とスイッチ回路の詳細回路図、第７図は従来の映像
復調装置のブロック図、第８図は第７図のAGCデイレイ
回路の詳細回路図、第９図はTVチューナの利得制御付高
周波増幅器の回路図、第10図は従来の映像復調装置のS/
N特性図、第11図はデュアルゲートFETとピンダイオード
を用いた高周波利得制御回路の高周波利得制御時のNF特
性図である。 1,2……第１および第２の高周波スイッチ、３……高周
波利得制御回路、４……TVチューナ回路、５……映像検
波回路、６……AGC検波回路、７……AGCデイレイ回路、
８……直流スイッチ回路、8a……スイッチ回路、９……
デイレイ点設定電圧、9a,9b……第１および第２デイレ
イ設定電圧、10……固定電位、21……調整ボリューム、
Ａ……高周波入力端子、Ｂ……ビデオ信号出力端子、Ｃ
……高周波スイッチ制御信号、Ｌ……TVチューナ制御用
利得制御電位出力端子、Ｍ……高周波スイッチ制御用利
得制御電位出力端子。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/38 - 5/46
Claims (2)
- 【請求項１】入力信号が入力される第１の高周波スイッ
チの一方の出力端子をピンダイオードを用いた高周波利
得制御回路を介して第２の高周波スイッチの一方の入力
端子に接続し、第１の高周波スイッチの他方の出力端子
を直接に第２の高周波スイッチの他方の入力端子に接続
し、第２の高周波スイッチの出力端子をTVチューナ回路
を介してビデオ信号を得る映像検波回路に接続し、ビデ
オ信号からAGC検波回路にて得た高周波利得制御電位を
基準電位と比較し、基準電位により判定された入力電界
以上ではTVチューナ回路および高周波利得制御回路を制
御する利得制御信号を得るAGCデイレイ回路と前記基準
電位を切換え変化させるスイッチ回路を設け、入力信号
がピンダイオードを用いた高周波利得制御回路を介す経
路を通るように前記高周波スイッチを制御する制御信号
により、前記スイッチ回路を制御して前記基準電位を変
化させ、基準電位により判定される入力電界の値を高く
するように構成した映像復調装置。 - 【請求項２】入力信号が入力される第１の高周波スイッ
チの一方の出力端子をピンダイオードを用いた高周波利
得制御回路を介して第２の高周波スイッチの一方の入力
端子に接続し、第１の高周波スイッチの出力端子を直接
に第２の高周波スイッチの他方の入力端子に接続し、第
２の高周波スイッチの出力端子をTVチューナ回路を介し
てビデオ信号を得る映像検波回路に接続し、ビデオ信号
からAGC検波回路にて得た高周波利得制御電位を基準電
位と比較し、基準電位により判定された入力電界以上で
はTVチューナ回路および高周波利得制御回路を制御する
利得制御信号を得るAGCデイレイ回路を設けるととも
に、前記基準電位を２系統設け、入力信号がピンダイオ
ードを用いた高周波利得制御回路を介す経路を通るよう
に前記高周波スイッチを制御する制御信号により、前記
２系統のうち、基準電位により判定される入力電界の値
を高くする側の系統を選択するように構成した映像復調
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17340389A JP2904218B2 (ja) | 1989-07-05 | 1989-07-05 | 映像復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17340389A JP2904218B2 (ja) | 1989-07-05 | 1989-07-05 | 映像復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338176A JPH0338176A (ja) | 1991-02-19 |
| JP2904218B2 true JP2904218B2 (ja) | 1999-06-14 |
Family
ID=15959776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17340389A Expired - Fee Related JP2904218B2 (ja) | 1989-07-05 | 1989-07-05 | 映像復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904218B2 (ja) |
-
1989
- 1989-07-05 JP JP17340389A patent/JP2904218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338176A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157485B1 (ko) | 가변 이득 증폭기 | |
| US3344355A (en) | Delayed automatic gain control for transistorized wave signal receivers | |
| US4399460A (en) | Video signal peaking control system with provision for automatic and manual control | |
| US5305109A (en) | Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters | |
| US5365279A (en) | Using D-C feedback with on-chip filtering to balance I-F drive to second detector in monolithic IC | |
| EP0042441B1 (en) | Tone control circuit | |
| JP2904218B2 (ja) | 映像復調装置 | |
| JPH0254714B2 (ja) | ||
| JP3088172B2 (ja) | Ａｇｃシステム | |
| CA1179949A (en) | Apparatus for matching the d.c. volume control characteristics of two audio channels | |
| JPH0211070B2 (ja) | ||
| US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
| JPS6046133A (ja) | ラジオ受信機 | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JP3463359B2 (ja) | アンテナ制御装置 | |
| US3104357A (en) | Radio receiver | |
| JPS6048681A (ja) | テレビジョン受像機の映像中間周波回路 | |
| KR880000812Y1 (ko) | 텔레비젼 수상기의 화질 보상 회로 | |
| JP3149615B2 (ja) | Ａｍ受信機 | |
| JPH03195279A (ja) | 映像復調装置 | |
| JPH0427227Y2 (ja) | ||
| JPS6091730A (ja) | ラジオ受信機 | |
| US3205450A (en) | Neutralized transistor amplifier circuit | |
| JP3058377B2 (ja) | Ｃ／ｎ検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |