JP3263395B2 - 利得制御増幅器 - Google Patents

利得制御増幅器

Info

Publication number
JP3263395B2
JP3263395B2 JP50663394A JP50663394A JP3263395B2 JP 3263395 B2 JP3263395 B2 JP 3263395B2 JP 50663394 A JP50663394 A JP 50663394A JP 50663394 A JP50663394 A JP 50663394A JP 3263395 B2 JP3263395 B2 JP 3263395B2
Authority
JP
Japan
Prior art keywords
electrode
transistor
transistors
current
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50663394A
Other languages
English (en)
Other versions
JPH07500957A (ja
Inventor
ルドルフ ハーフォード，ジャック
バエ リー，ヘウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH07500957A publication Critical patent/JPH07500957A/ja
Application granted granted Critical
Publication of JP3263395B2 publication Critical patent/JP3263395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】 発明の分野 本発明は可変あるいは制御可能な利得増幅器の分野に
関するもので、特に、テレビジョン受信機及びビデオカ
セットレコーダー（VCR）等に一般的に用いられ、“PIX
IF増幅器”として通用される複合信号中間周波数（I
F）の利得制御増幅器及びそれを用いたTV受信機に関す
るものである。
【０００２】 発明の背景 テレビジョン（以下、“TV"という）受信機におい
て、下方への周波数変換は異なる伝送チャネルの受信さ
れる高周波数（RF）信号を周波数の同調が可能な発振器
の発振信号と混合することで遂行され、中間周波数（I
F）増幅器で選択増幅される中間周波数（IF）帯域内で
周波数がさらに低い高周波信号を発生させる。TV信号の
映像部に対する中間周波数増幅器は通常“PIX IF増幅
器”と呼ばれる。TV信号の音声部に対する中間周波数増
幅器はこのPIX IF増幅器から分離されたり、あるいは
インタキャリヤ音声形態のTV受像機での場合のようにPI
X IF増幅器を含めたりすることが可能である。典型的
にPIX IF増幅器は約50μＶから100mV RMSまでの信号処
理を要する。これは、約66dBのダイナミック領域を表わ
す。
【０００３】 本明細書内で、“RF信号”は下方周波数の変換、ある
いは一番目の検波前にTV受信機の種類の処理過程におけ
る信号を言及するときに使用され、“IF信号”は下方周
波数変換または一番目の検出後、及び映像信号の検波あ
るいは二番目の検波前のTV受信機の種類の処理過程にお
ける信号を言及するときに使用される。しかし、後述す
る特許請求の範囲においての“RF信号”はTV受信機でこ
れらすべての処理過程での信号を称するのに使用され、
“RF増幅器”は他の形態のRF増幅器だけではなくIF増幅
器で構成されることを意味する。
【０００４】 自動利得制御（AGC）機能を提供することにおいて、
各増幅段または各増幅装置について所定の動作条件が充
足されるのが望ましい。そこで、入力信号レベルは所定
の要素により内部雑音を超過すべきであり、装置に過負
荷がかからないようにして信号歪み及びバイアス変動を
起こしてはならない。また、AGC制御信号はそれ自体が
望ましくないバイアス変動を起こさないようにして、装
置がその意図する動作点から変動しないようにしなけれ
ばならない。例えば、増幅器及び混合器に対する動作点
は低い歪みを有する出力信号を提供するように選択さ
れ、混合器及び検波器に対する動作点は相対的に高い２
次応答を提供するように選択される。
【０００５】 1mV以上の次数にある相対的に強い信号レベルでは、
所謂“雑音／過負荷窓”を考慮する方式で利得を制御す
ることが特に重要である。一方、もし多段増幅器の前段
の利得がほぼ減少しないと、歪みのある過負荷が望まし
くないように後段で発生できる。もし、前段での利得が
あまりに低いと熱雑音が目立つようになる。実際に雑音
がなく、かつ歪曲されない画像は、典型的なインピーダ
ンスレベルで測定される10mV程度に該当する入力信号レ
ベルに対して実現可能なものが望ましい。もし、増幅器
が不適当な雑音／負荷窓を示すと、低い歪みと相対的に
雑音のない画像が可能でなければならない入力レベルで
雑音あるいは過負荷の歪みを示すこともできる。
【０００６】 集積回路（IC）利得ブロックの開発は、ブロックフィ
ルタリングに対する必要性を更に増大させるようになっ
た。最近の傾向は利得ブロックIC増幅器につながるブロ
ックフィルタの構成において、TV受信機でのIFフィルタ
リング及び利得機能を遂行してきた。表面弾性波（SA
W）フィルタはTV受信機によって要求される全通過帯域
形態及び隣接チャネル減衰を提供できる。このSAWフィ
ルタとブロックフィルタリング及び増幅に対するその他
の情報は、例えば編集長がK.Blair Bensonであるニュ
ーヨークのMcGraw−Hil1という出版社で、1986年に発行
した“TELEVISION ENGINEERING HAND BOOK"の13章を
参照すれば得ることができる。
【０００７】 ブロックフィルタリング及び増幅の到来がTV受信機の
技術において大体に望ましく進んできたが、それにもか
かわらず種々の理由で雑音／過負荷窓の問題を悪化させ
てきた。IF増幅器の入力で集中フィルタとして使用され
る、市販されているSAWフィルタは高い挿入損失及び高
いインピーダンスを示し、相対的に高いレベルの雑音源
インピーダンスとして作用する。したがって、雑音／過
負荷窓の雑音マージン側は減少する。また、画像搬送波
の＋／−4.5MHz内で下降する雑音信号は、“折り返した
（folded）”雑音として０〜4.5MHzの映像帯域に復調さ
れる。
【０００８】 これは次のように行なわれる。すなわち、IF信号は4
1.25〜45.75MHzの帯域内にある。IF増幅器の入力におい
て集中フィルタリングあるいはブロックフィルタリング
の使用によりフィルタの次につながるIF段の側波帯雑音
は、フィルタリングが段から段に分配される場合のよう
に抑圧されることはない。これは45.75MHzのIF画像搬送
波周波数を中心として＋／−4.5MHzの帯域内にある雑音
が増幅器より先に集中フィルタによりフィルタリングさ
れないためである。
【０００９】 ブロックフィルタリング及び増幅過程において、雑音
／過負荷窓を悪化させやすいまた他の効果は、利用され
る典型的なバイポーラIC増幅器が固定した過負荷電圧レ
ベルを有している伝送特性を表し、雑音／過負荷窓の過
負荷側を制限するということである。また、最近の典型
的な小さい幾何バイポーラトランジスタは高いベースア
クセス抵抗（rb）を示すので、低いrbを有している大き
く最適化した装置よりも悪い雑音数値をもちやすいの
で、この問題を悪化させる。
【００１０】 本発明者らには雑音／過負荷窓が異なる設計のトラン
ジスタを用いて過負荷側に拡張可能であり、SAWフィル
タ出力インピーダンスを低い値に変更させて雑音側に拡
張できるので、雑音源としてその役割を縮小することが
分かる。しかし、変成器又は他の整合回路のようなイン
ピーダンス整合配列は費用が多くかかり、かさが大き
く、既に高い利得を有するシステム上で利得必要条件を
上昇させる。
【００１１】 雑音／過負荷窓の問題は、従来技術の利得制御IF増幅
器のうちいずれかが、利得制御関数としてその出力バイ
アス電圧の変動を示すという事実によって一層複雑にな
る。一般に、これは典型的にIF増幅器に直接接続される
復調器においてのバイアス電圧の変動をもたらす。動作
点について既に上述したように、そのような変動は望ま
しくない。バイアス状態が変わることにより、十分なバ
イアス電圧がその変動を受容するように提供されなけれ
ばならず、従って復調器の設計を複雑にし、低い歪みに
対して要求されるより高い供給電圧を必要とする。
【００１２】 IF増幅器において常に使用される基本増幅段は、定電
流発生器が接続されるエミッタ電極間の“テイル（tai
l）”接続を有する二つのトランジスタを含む長いテイ
ル対あるいはエミッタ結合差動増幅器である。この定電
流発生器は、テイル接続と離れている直流電位間の高い
抵抗値を有する抵抗により提供され得るが、受容できる
範囲内で電力消費を維持するためにより低い動作電位の
使用が望ましいICにおいては、定電流発生器が定電流動
作のためにバイアスされる他のトランジスタの主要伝導
路により一般的に提供される。長いテイル対が通常にエ
ミッタ結合“差動”増幅器と呼ばれる反面、事実上この
長いテイル対は単一端入力回路、単一端出力回路あるい
はこれら全てを有し常に動作される。利得制御がエミッ
タ結合差動増幅器の動作電流、あるいはテイル電流の直
接的な減少により影響を受けることができるのが認識さ
れ、公知の方法でその相互伝導を減少させる。しかし、
この方法の単純な運用には次のような短所がある。第一
番目に、利得が減少するに従って雑音源抵抗が増加して
さらに大きい信号に関連する向上した信号対雑音比の拡
張を無効とする。第二番目に、電力処理能力はそれがよ
り大きい信号を処理するのが一番必要とするときに減少
する。
【００１３】 IC形態で構成された商業的に成功したTV受信機の設計
において、TV受信機IF増幅のためのブロックフィルタリ
ングの次に使用される従来技術の同調されない増幅器は
そのサービスのため、約66dBのダイナミックレンジとい
う必要条件を充足させるために３個の連続する利得制御
段を使用してきた。これらの設計は、増幅器トランジス
タのトランスコンダクタンスが利得減少を達成するため
に減少する逆AGCを使用してきている。非縮退（undegen
erated）共通エミッタトランジスタ増幅器の電圧利得は
gmRL（gmはトランジスタのトランスコンダクタンス、RL
はトランジスタを備え使用されるコレクタ負荷の抵抗）
である。増幅器トランジスタのトランスコンダクタンス
の減少は、それらのコレクタ電極に存在する雑音源の抵
抗を上昇させてトランジスタによって発生される熱雑音
を増加させ、商業的必要条件を満たすに十分な程低いPI
X IF増幅器チェーンに対する全体の雑音数値を維持す
るため、３個の連続する利得制御段を使用する必要があ
る。縦続接続される増幅段の利得を減らすためのまた他
のアプローチはトランジスタを備えて使用されるコレク
タ抵抗を減少させるもので、よく知られている順AGCは
このようなアプローチの一例である。もし、トランジス
タのトランスコンダクタンスが減少しないと、トランジ
スタにより発生される熱雑音の付随的な増加はなく、ト
ランジスタを備えて使用されるコレクタ抵抗の減少は、
それら熱雑音によって発生される電流と関連した電圧を
減少させる。
【００１４】 本発明は、単位調節に対する必要性なしに、66dBダイ
ナミック領域にTV受信機IF増幅を発生して提供できるIC
形態で構成される２段同調されない利得制御増幅器を提
供することを目的とする。また、利得制御増幅器の数の
減少は電圧増幅段間のフィルタリングを減結合させる電
源を含んでいる電源必要条件を減少させ、電圧利得がま
だ相当に大きい周波数での増幅器チェーンを通じての過
度な位相遷移による利得制御範囲部の自己振動性傾向の
可能性を減らし、またTV受信機のIF及びRF部での利得制
御増幅器の中で自動利得制御（AGC）追跡を簡単にする
ことを目的とする。また、利得制御範囲部における自己
振動性傾向を減少させるため、構造上非常に対称するの
で信号動作が特に増幅器チェーン上で追求されることが
でき、増幅器チェーンがIC上で対称的に配置され得る利
得制御増幅器を提供することを目的とする。これら過程
は、増幅器チェーンの後段から前段に浮遊キャパシタン
スを通じての正の帰還を減少させる。
【００１５】 発明の要約 本発明の一の面によると、エミッタ電極、ベース電
極、及びコレクタ電極をそれぞれ備えた第１及び第２ト
ランジスタと、直流のベースバイアス電圧を前記第１及
び第２トランジスタのベース電極に印加されて直流エミ
ッタ電流を発生され、入力信号電圧がこの第１及び第２
トランジスタのベース電極の間に印加され、前記第１及
び第２トランジスタのエミッタ電極を共通に接続したエ
ミッタ結合差動増幅器の構成において、第１及び第２ト
ランジスタを接続させる回路と、直流のエミッタ電流に
応答して第１トランジスタのコレクタ電極を通じて流れ
る全体の直流電流を伝導させるために接続された第１端
子と、第２端子を備える第１抵抗と、前記直流のエミッ
タ電流に応答して前記第２トランジスタのコレクタ電極
を通じて流れる全体の直流電流を伝導させるために接続
された第１端子と、第２端子を備える第２抵抗と、直流
の動作電圧を前記第１及び第２抵抗の第２端子に印加す
る回路と、前記第１及び第２抵抗の第１端子のうち少な
くとも一つから出力信号電圧を取る回路と、前記第1,第
２抵抗の第１端子に接続される第１電極と、制御ノード
に共に接続される第２電極とをそれぞれ備えるダイオー
ド接続されたトランジスタによる単方向伝導形の第１及
び第２ダイオードと、前記第１及び第２抵抗の第２端子
とは異なる接続を通じて印加される電気的制御信号に応
答して調整される値を有している直流制御電流を、前記
第１及び第２ダイオード手段の単方向伝導を制御する前
記制御ノードに供給する手段とを含む前記第１及び第２
抵抗の第１端子の間に制御可能な前記第１及び第２トラ
ンジスタのトランスコンダクタンスを提供する回路を備
えたことを特徴とする。
【００１６】 本発明の他の面によると、利得制御増幅器は、エミッ
タ電極、ベース電極、及びコレクタ電極をそれぞれ備え
る第１及び第２トランジスタと、直流ベースバイアス電
圧が前記第１及び第２トランジスタのベース電極に印加
されて直流エミッタ電流を発生させ、入力信号電圧が前
記第１及び第２トランジスタのベース電極の間に印加さ
れ、前記第１及び第２トランジスタのエミッタ電極を共
通に接続したエミッタ結合差動増幅器の構成において、
第１及び第２トランジスタを接続させる回路と、前記第
１及び第２トランジスタのコレクタ電極にそれぞれ接続
された第１端子と、直流の動作電圧を受信する端子にそ
れぞれ接続された第２端子とを有する第１及び第２抵抗
と、前記第１及び第２抵抗のインピーダンスに比して大
きなソースインピーダンスを持つ第１制御電流のソース
と、前記第１及び第２抵抗の第１端子にそれぞれ接続さ
れる第１端子と、前記第１制御電流のソースから前記第
１制御電流を供給される第２端子とをそれぞれ備え、前
記第１制御電流に応じてコンダクタンスを可変する第１
及び第２可変コンダクタンス手段からなる制御可能な前
記第１及び第２トランジスタのトランスコンダクタンス
を提供する手段とから構成されることを特徴とする。
【００１７】 本発明の更に他の面によると、利得制御増幅器は、エ
ミッタ結合差動増幅器として接続され、ベース電極間に
受信されるRF信号に応答し、それぞれの共通モード直流
成分及び差動モード高周波成分を有するコレクタ電流を
供給するコレクタ電極をそれぞれ有している第１及び第
２トランジスタと、第１及び第２ノードは第３及び第４
ノードに対して平衡を取り、前記第１及び第２ノードは
前記第１及び第２トランジスタのコレクタ電極のそれぞ
れに接続されるように配列された第1,第2,第3,及び第４
ノードを有し、前記第３ノードに接続された陽極と、前
記第１及び第２ノードにそれぞれ接続された陰極をそれ
ぞれ備える第１ダイオード対と、前記第４ノードに接続
された陰極と、前記第１及び第２ノードにそれぞれ接続
された陽極をそれぞれ備える第２ダイオード対とから構
成され、前記第３及び第４ノードの間の電流によって前
記第１及び第２ノード間のインピーダンスを制御可能な
ブリッジ形態のブリッジダイオード負荷配列と、前記第
３ノードに出力部が接続される電流源手段と、前記第４
ノードに出力部が接続される電流放出手段で構成され、
前記電流源手段及び電流放出手段は同じ大きさの電流を
提供して前記第１及び第２ノード間のインピーダンスを
制御する可変制御電流回路を備えることを特徴とする。
【００１８】 本発明の更に他の面によると、利得制御増幅器は、エ
ミッタ結合差動増幅器として接続され、ベース電極間に
受信される高周波（RF）信号に応答し、それぞれの共通
モード直流成分及び差動モード高周波成分を有するコレ
クタ電流を出力するコレクタ電極をそれぞれ有する第１
及び第２トランジスタと、直流の動作電流を伝導させる
入力と、第１制御信号にしたがって決定される割合の第
１及び第２部分に分割されるように、前記直流動作電流
の第１及び第２部分を前記第１及び第２トランジスタの
コレクタ電極にそれぞれ提供するために接続された第１
及び第２出力を有する第１及び第２電流分割器と、前記
第１トランジスタの前記コレクタ電極と前記動作電位の
一つの点との間に接続された第１抵抗と、前記第２トラ
ンジスタの前記コレクタ電極と動作電位の前記点との間
に接続された第２抵抗と、前記第１トランジスタの前記
コレクタ電極が接続される第１電極と、前記第１及び第
２電流分割器の前記第２出力が接続される第２電極を有
するダイオード接続されたトランジスタによる第１ダイ
オード手段と、前記第２トランジスタの前記コレクタ電
極が接続される第１電極と、前記第１及び第２電流分割
器の前記第２出力が接続される第２電極を有するダイオ
ード接続されたトランジスタによる第２ダイオード手段
を含むことを特徴とする。
【００１９】 本発明の更に他の面によると、エミッタ結合差動増幅
器として接続され、ベース電極間に受信される高周波
（RF）信号に応答し、それぞれの共通モード直流成分及
び差動モード高周波成分を有するコレクタ電流を出力す
るコレクタ電極をそれぞれ有する第１及び第２トランジ
スタと、前記第１トランジスタからのコレクタ電流を伝
導させる入力と、制御信号に従って決定される割合で第
１電流の第１及び第２部分をそれぞれ伝導させる第１及
び第２出力を有する第１電流分割器と、前記第２トラン
ジスタからのコレクタ電流を伝導させる入力と、前記制
御信号に従って決定される割合で第２電流の第１及び第
２部分をそれぞれ伝導させる第１及び第２出力を有する
第２電流分割器と、動作電位の前記点と前記第１電流分
割器の第１出力が接続される第１ノードとの間に接続さ
れた第１抵抗と、動作電位の前記点と前記第２電流分割
器の第１出力が接続される第２ノードとの間に接続され
る第２抵抗と、前記第１ノードに接続される第１電極
と、前記第１電流分割器の前記第２出力が接続される第
２電極を有しているダイオード接続されたトランジスタ
による第１ダイオード手段と、前記第２ノードに接続さ
れる第１電極と、前記第２電流分割器の前記第２出力が
接続される第２電極を有するダイオード接続されたトラ
ンジスタによる第２ダイオード手段と、前記第１及び第
２ダイオード手段の前記第２電極で共に接続し、前記第
１及び第２電流分割器の第２出力がそれぞれ接続される
第３ノードを備えることを特徴とする。
【００２０】 発明の詳細な説明 以下、本発明を添付の図面を参照して詳細に説明す
る。
【００２１】 図１を参照すると、Q1はエミッタとコレクタとの電極
間の主伝導路を通じる伝導を制御するベース電極を有す
るバイポーラトランジスタであって、次の説明で言及さ
れる他のバイポーラトランジスタの場合も同様である。
トランジスタQ1はNPN伝導形で、ダイオード接続モード
で動作できるように伝導的に結合されたベース及びコレ
クタ電極を有する。Q1のエミッタ電極は接地の基準電源
に接続される。基準電流はQ1の結合されたベース及びコ
レクタ電極に一端を接続された抵抗R1を通じて供給され
る。この抵抗の他端は自動利得制御（AGC）信号の電位
を受信するために端子T1に接続されている。発生器GC1
から発生されるこのAGC信号の電位は端子T1に印加され
る。
【００２２】 NPNトランジスタQ2及びQ3は、R1を通じて供給される
基準電流に対して電流ミラー配列を形成できるように、
Q1のエミッタ電極と同一の接地基準電位に接続されるエ
ミッタ電極及びQ1のベース電極に接続されるベース電極
をそれぞれ有する。NPNトランジスタQ4及びQ5のエミッ
タ電極は、直列抵抗R7を通じて接地基準電位の点に共に
接続された一端を有する抵抗R5及びR6の他端にそれぞれ
接続され、トランジスタQ4及びQ5は動作電流あるいはテ
イル電流を供給する抵抗R7を有する差動対を形成する。
【００２３】 NPNトランジスタQ6及びQ7のベース電極は差動入力信
号と、その信号に重畳された直流バイアス電位を受信す
る信号入力端子T5及びT6にそれぞれ接続される。図１で
はQ6及びQ7のベース電極に平衡入力信号を供給する発生
器S1及びS2に、バッテリーB1の正の端子から基準となる
正直流バイアス電位Ｖを供給する。バッテリーB1の負の
端子は接地基準電位点に接続される。トランジスタQ6及
びQ7は共通コレクタ増幅器として接続され、エミッタフ
ォロワ形態の電圧フォロワを提供する。Q6及びQ7のエミ
ッタ電極はそれぞれQ4及びQ5のベース電極に接続される
と共に、抵抗R2及びR3の一端にそれぞれ接続される。R2
及びR3の一端は、他端が接地されている抵抗R4の他端に
共に接続される。トランジスタQ6及びQ7は基準接地電位
点に接続される負の端子を有するバッテリーB2の正の端
子から電源端子T2に印加される正の動作電位VB2を受け
取り可能に接続されたコレクタ電極を有する。
【００２４】 Q4及びQ5のコレクタ電極は、それぞれ直列抵抗R8及び
R9を通じて電源端子T2に接続される。また、Q4のコレク
タ電極は、コレクタ電極がT2に接続されるNPNトランジ
スタQ8のベース電極に接続される。Q8のエミッタ電極は
出力端子T3に接続され、直列抵抗R10を通じて接地基準
電位に接続される。トランジスタQ5のコレクタ電極は、
コレクタ電極がT2に接続されるNPNトランジスタQ9のベ
ース電極に接続される。Q9のエミッタ電極は出力端子T4
に接続され、直列抵抗R11を介して接地基準電位に接続
される。
【００２５】 また、トランジスタQ4のコレクタ電極はNPNトランジ
スタQ10の結合されたコレクタ及びベース電極に接続さ
れ、NPNトランジスタQ11のエミッタ電極にも接続され
る。トランジスタQ5のコレクタ電極はNPNトランジスタQ
12の結合されたコレクタ及びベース電極に接続され、NP
NトランジスタQ13のエミッタ電極にも接続される。トラ
ンジスタQ10及びQ12の結合されたエミッタ電極は直列抵
抗R12を通じてトランジスタQ3のコレクタ電極に接続さ
れる。トランジスタQ11及びQ13の結合されたコレクタ及
びベース電極は、エミッタ電極が直列抵抗R13を通じて
電源端子T2に接続されるPNPトランジスタQ14のコレクタ
電極に接続される。トランジスタQ14のベース電極はQ2
のコレクタ電極に接続され、そして直列抵抗R14を通じ
てPNPトランジスタQ15のベース及びコレクタ電極に接続
される。ダイオード接続されたトランジスタQ15のエミ
ッタ電極は電源端子T2に接続される。
【００２６】 動作を説明すると、抵抗R8及びR9と連結されるダイオ
ード接続されたトランジスタQ10,Q11,Q12,及びQ13はエ
ミッタ結合差動増幅器トランジスタQ4及びQ5のコレクタ
電極に対する可変負荷を形成する。出力信号は、エミッ
タフォロワ形態の電圧フォロワとして動作するQ8及びQ9
によってバッファリングされる。ダイオード接続された
トランジスタQ10,Q11,Q12,及びQ13を通じて流れる直流
（DC）はPNPトランジスタQ14とQ15によって形成される
電流ミラーによりミラーされた後、電流ミラーを構成す
るQ3及びQ2のコレクタ電極を通じて流れることにより同
一とされる。抵抗R1での電流が０であればこれら電流が
０となり、ダイオード接続されたトランジスタQ10,Q11,
Q12,及びQ13は高インピーダンスとなる。つまり、Q4及
びQ5のコレクタ抵抗によって定まるQ4及びQ5からなるエ
ミッタ結合差動増幅器の利得は最大状態にある。
【００２７】 端子T1での正電位の増加に応答した電流がダイオード
接続されたトランジスタQ10,Q11,Q12,及びQ13に流れる
と、これらトランジスタのインピーダンスは相対的に低
くなり、Q4及びQ5からなるエミッタ結合差動増幅器の利
得は減少する。トランジスタQ14及びQ3のコレクタ電極
は、同一の電流がダイオード接続されたトランジスタQ1
0,Q11,Q12,及びQ13を含む部分に出入りするようにほぼ
同一の電流を供給（source）し取り入れ（sink）る。こ
の状態では、どのような電流もQ4及びQ5のコレクタ電極
ノードに加えられ、あるいはそれから除去されることは
ない。そこで、もしダイオード接続されたトランジスタ
Q10,Q11,Q12,及びQ13と電流をこれらトランジスタに供
給するトランジスタがよく整合されると、利得が変化す
るに従って増幅器動作の直流状態に何らの妨害もなく、
従って従来技術と関連して言及された問題も避けること
ができ、段の縦続接続も容易になる。こうした整合はモ
ノリシックIC上で容易に遂行される。また、ダイオード
接続されたトランジスタQ10,Q11,Q12,及びQ13で構成さ
れた回路網はブリッジ形態なので、電流がその回路網に
供給されるノードは交流接地状態においてRF電流に対す
る“仮想接地”を形成する。この結果、PNPトランジス
タQ14は直流のみを伝送し、そのコレクタキャパシタン
スは増幅器の周波数応答に影響しない。他の効果として
は、ダイオード接続されたトランジスタQ10,Q11,Q12,及
びQ13を通じて接地される何らの信号もないということ
である。
【００２８】 利得制御可変素子は差動対増幅器のコレクタ回路に存
在して、大信号処理能力に対するエミッタ回路をバイア
シングすることにおいて、設計の自由を許し、過負荷特
性を拡張させることが注目される。また、利得制御を達
成するために必要な電力が制限される。
【００２９】 上述した本発明の実施例（及び次に説明される本発明
の実施例）において、エミッタ結合差動増幅器のコレク
タ負荷は、それを配分するのに使用されるダイオードが
この状態では非伝導性であるので、最大利得で抵抗性負
荷である。コレクタ負荷として抵抗を使用すると、次の
ような利点がある。すなわち、ICにおける利得制御増幅
器の構成にもかかわらず、各段の最大電圧利得が予測可
能であり、これは本発明による利得制御増幅段が最大電
圧利得に対して各増幅段の個別的調整を必要とせずにIC
形態で大量生産を可能にする。
【００３０】 各増幅段の最大電圧利得はエミッタ結合差動増幅器ト
ランジスタのトランスコンダクタンスgmと、そのコレク
タ負荷の抵抗値RLの積である。トランジスタのgmはエミ
ッタ電流によって決定され、この電流は抵抗性負荷を有
するIC上に含まれ、抵抗性負荷と同一の形態で配列され
る抵抗値RBLASを有する抵抗素子にかかるバイアス電圧V
BLAS（典型的に、半導体接合オフセット電圧VBEより小
さい）に比例する。すなわち、エミッタ結合差動増幅器
トランジスタのエミッタ電流はバイアス電流IBLAS＝（V
BLAS−VBE）/RBLASを追跡するようにつくられ、その最
大電圧利得gmRLは〔（VBLAS−VBE）/RBLAS）RL＝（V
BLAS−VBE）／（RL/RBLAS〕に比例する。（RL/RBLAS〕
がオンチップ抵抗素子の割合なので、この割合の値は非
常によく定められ正確な予測が可能になる。温度による
VBEの数mVの変動は、通常にオフチップから印加される
バイアス電圧VBLASに依存する電圧（VBLAS−VBE）に比
べて無視できるし、よく予測される値を有するように配
列され得る。正常的にRLの値は、利得制御増幅段に対し
て約20倍の最大電圧利得を提供するように選択される。
【００３１】 PIX IF増幅器の一番目の段は差動IF入力電位信号の
全タイナミックレンジを受容できなければならず、PIX
IF増幅器の後段に供給されるIF信号の振幅はその一番
目の段によって提供される利得制御により、入力信号レ
ベルのより狭いダイナミックレンジを有することにな
る。PIX IF増幅器の一番目の段は、以前のRF増幅器の
利得制御が範囲を外れるとき、強い信号の受信時に入力
される一番大きい差動IF入力信号のピーク値で過負荷を
避けることができなければならない。図１の利得制御増
幅器は、エミッタ電極間に実質的な差動モード抵抗を有
するエミッタ結合された差動増幅器トランジスタQ4及び
Q5を備えているPIX IF増幅器の一番目の段として使用
するのに適当である。抵抗R5及びR6によって供給される
線形差動モード抵抗は、ベース電極間の差動IF入力信号
電位を信号ピーク値で遮断されるいかなるトランジスタ
もなしに約100mV程度のRMSに至るようにする。トランジ
スタQ4及びQ5のエミッタ電極間の差動モード抵抗は他の
公知の方法、例えば図１の抵抗R5,R6,及びR7のＴ回路網
を代替する図７のπ回路網で抵抗R61の抵抗値と、定電
流源動作についてバイアスされる他のπ回路網トランジ
スタが抵抗R62及びR63を代替する図７のπ回路網の変形
であり、また他のπ回路網で抵抗R61に該当する抵抗の
抵抗値と、定電流源動作についてバイアスされるトラン
ジスタが抵抗R7を代替する図１の抵抗R5,R6,及びR7のＴ
回路網接続の変形で抵抗R5及びR6の組合わせた抵抗値に
より提供可能になる。
【００３２】 図２の利得制御増幅器において、トランジスタQ21はN
PN伝導形で、ダイオード接続モードで動作できるように
伝導的に結合されたベース及びコレクタを有する。Q21
のエミッタ電極は抵抗R21を介して接地の基準電源に接
続される。基準電流は、Q21の結合されたベース及びコ
レクタに一端を接続された抵抗R22を通じて供給され
る。この抵抗の他端は正の直流バイアス電位VB3を受信
するために端子T21に接続されている。VB3はバッテリー
B3から供給される。
【００３３】 NPNトランジスタQ22は、R22を通じて供給される基準
電流に対してカレントミラー配列を形成できるように、
直列抵抗R23を通じて接地に接続されるエミッタ電極、
及びトランジスタQ21のベース電極に接続されるベース
電極を有する。トランジスタQ22のコレクタ電極に接続
されるエミッタ電極をそれぞれ有しているNPNトランジ
スタQ23及びQ24は差動増幅器対を形成する。トランジス
タQ23のベース電極は発生器GC2によって供給される利得
制御信号を受け取る端子T22に接続され、トランジスタQ
24のベース電極はバッテリーB4から供給される正の直流
バイアス電位VB4を受け取る端子T23に接続される。
【００３４】 トランジスタQ24のコレクタ電極に接続されたエミッ
タ電極をそれぞれ有したNPNトランジスタQ25及びQ26は
差動増幅器対を形成する。Q25及びQ26のベース電極は、
直流バイアス電位に関連した平衡入力信号を受信する入
力端子T25及びT26にそれぞれ接続される。図２には、発
生器S3及びS4により端子T25とT26に供給される平衡入力
信号に関連した直流バイアス電位VB5を正の端子から供
給するバッテリーB5を示す。その負の端子は接地基準電
位点に接続される。トランジスタQ25及びQ26のコレクタ
電流は、それぞれ抵抗R24及びR25を通じてバッテリーB2
から供給される正の動作電位VB2を受け取るため端子T27
に接続される。なお、トランジスタQ25のコレクタ電極
はNPNトランジスタQ27の結合されたコレクタ及びベース
に接続され、トランジスタQ26のコレクタ電極はNPNトラ
ンジスタQ28の結合されたコレクタ及びベース電極に接
続される。Q27及びQ28の結合されたエミッタ電極はトラ
ンジスタQ23のコレクタ電極に接続され、抵抗R26を介し
て端子T27にも接続される。NPNトランジスタQ29及びQ30
は、出力バッファ段の役割をするエミッタフォロワ形態
の電圧フォロワで配列される。Q29及びQ30のベース電極
はそれぞれQ26及びQ25のコレクタ電極に接続され、Q29
及びQ30のコレクタ電極は電源端子T27に接続される。ト
ランジスタQ29のエミッタ電極は出力端子T28に接続さ
れ、一端が接地されている抵抗R27の他端にも接続され
る。トランジスタQ30のエミッタ電極は出力端子T29に接
続され、一端が接地されている抵抗R28の他端にも接続
される。
【００３５】 動作において、電流ミラー出力によりトランジスタQ2
2のコレクタ電極に流れる電流は、一方では差動増幅器
トランジスタQ25及びQ26に対するテイル電流を提供し、
他方ではダイオード接続されたトランジスタQ27及びQ28
に対するバイアス電流を提供するように、トランジスタ
対Q23及びQ24を通じて流れる。ダイオード接続されたト
ランジスタQ27及びQ28が如何なる電流も流さないとき、
最大テイル電流及びコレクタ負荷抵抗R24及びR25によっ
て決定される利得は最大値となる。AGC電位GC2がトラン
ジスタQ23を導通させるに十分な程度の正であれば、ダ
イオード接続されたトランジスタQ27及びQ28が導通さ
れ、トランジスタQ25及びQ26のコレクタ抵抗R24及びR25
を並列接続してその利得を減少させる。且つトランジス
タQ23の導通はQ24を介して、そしてトランジスタQ25及
びQ26に対するテイル電流として流れる可能性のある電
流を減少させ、この減少したテイル電流は減少したトラ
ンスコンダクタンスでこれらトランジスタを動作させ、
その利得を減少させる。とにかく、抵抗R24及びR25のそ
れぞれを通じ流れる直流は利得制御の動作によって妨害
されない。しかし、差動増幅器に対する半分以上の動作
テイル電流がダイオード接続されたトランジスタQ27及
びQ28に流れると、雑音性能が悪化し始める。これは、
内部エミッタ抵抗がトランジスタQ24の主要伝導路によ
って減少した電流伝導に応答して増加することによるト
ランジスタQ25及びQ26の一層悪化された雑音数値のため
である。したがって、ダイオード接続されたトランジス
タQ27及びQ28によるコレクタ負荷抵抗R24及びR25の分配
による利得の減少は、Q25及びQ26のテイル電流がないと
き、主にそれらのトランスコンダクタンスの減少に依存
する利得減少に対するメカニズムである。利得制御の正
常範囲は約0dBから上に26dB程度迄である。
【００３６】 図２の利得制御増幅器は過大入力信号で速く過負荷が
かかるため、多段IF増幅器の最初の段としての使用には
特に適当でない。図２の利得制御増幅器がエミッタ結合
トランジスタQ25及びQ26のテイル電流がないときのそれ
らのトランスコンダクタンスの減少よりはQ25及びQ26の
コレクタ負荷のダイオード分配にさらに依存するので、
この欠点はエミッタ結合トランジスタQ25及びQ26に対す
るエミッタ縮退抵抗を含むことによってかなり克服され
得る。利得が0dB以下になるとき、悪化する雑音数値の
上述した問題のため、変形された段は図１又は図４の利
得制御増幅器のように、IF増幅器の一番目の段として適
しない。しかし、段としての入力信号のダイナミックレ
ンジが減少するIF増幅器の後段には、図２の利得制御増
幅器のより簡単な構成は、図１あるいは図４の利得制御
増幅器に対する有利である。
【００３７】 図３は、図１及び図２の利得制御増幅器の継続接続を
示す。同図の動作において、典型的に増幅器サービスに
おいて、利得減少が始まるとき、端子T1及びT22での二
つの利得制御信号は第１増幅器の利得を減少させず、第
２増幅器の利得が減少するようにそれぞれ配分される。
第２増幅器の利得が所定の量だけ減少すると、次の利得
減少の量は所定の関係で第１及び第２増幅器の利得を共
に減少させる。つまり、少ない量の利得減少に対して第
１増幅段の利得を減少させることによって実現され、全
体的な利得減少が第２増幅器の利得を減少させることに
よって実現され、その全体の利得で動作を続ける。公知
のように、遅延された利得制御で知られているそのよう
な動作モードは、第２増幅器が増幅器雑音が依然として
意味のあるより小さい信号に対して小さく維持されるの
で、全体的な雑音性能に有利である。実際にそのような
遅延は各種手段、例えばここに示されていないが、信号
に対する電圧遅延を第１増幅器に印加するようなことに
より容易に実施できる。
【００３８】 図１及び図２の増幅器は単一の正動作電源からの動作
に適合し、したがって図３には供給端子T2に接続される
供給端子T27を示している。実際に、バッテリーB3及びB
4は第１及び第２利得制御増幅器と同一のIC内の回路網
に替わり、この回路網は供給端子T2を通じて供給される
動作電源電位からバイアス電位を取り出す公知の形態で
ある。
【００３９】 図４にはTV IF増幅器において、一番目の段として使
用するに適合した、また他の利得制御増幅器を示す。NP
N伝導形のトランジスタQ41は、ダイオード接続モードで
動作できるように伝導的に結合されたベース及びコレク
タ電極を有する。Q41のエミッタ電極は直列抵抗R41を通
じて接地の基準電源のソースに接続される。基準電流は
結合されたQ41のベース及びコレクタ電極に一端を接続
された抵抗R42を通じて供給される。この抵抗の他端は
正の動作電位VB3を受信するため、端子T41に接続されて
いる。
【００４０】 NPNトランジスタQ42はR42により供給される基準電流
に対してカレントミラー配列を形成できるように、直列
抵抗R43を通じて接地に接続されるエミッタ電極及びト
ランジスタQ41のベース電極に接続されるベース電極を
有する。直列抵抗R44及びR45を通じてトランジスタQ42
のコレクタ電極に接続されるエミッタ電極と、適切な直
流バイアスレベルでの入力信号を受信する入力端子T42
及びT43に接続されるベース電極とをそれぞれ有するNPN
トランジスタQ43及びQ44は差動増幅器対を形成する。信
号源S1及びS2は、バッテリーB1から正の直流バイアス電
位VB1に供給され、平衡入力信号を入力端子T42及びT43
に印加する。
【００４１】 トランジスタQ43のコレクタ電極に接続されるエミッ
タ電極をそれぞれ有するNPNトランジスタQ45及びQ46
は、トランジスタQ43のコレクタ電流に対する電流分割
器として接続される。トランジスタQ44のコレクタ電極
に接続させるエミッタ電極をそれぞれ有するNPNトラン
ジスタQ48及び及びQ49は、トランジスタQ44のコレクタ
電流に対する電流分割器として接続される。トランジス
タQ45及びQ48のベース電極は、端子T45に印加される正
の直流バイアス電位VB6を受け取る。図４はバッテリーB
6によるVB6の電源を示す。トランジスタQ46とQ49のベー
ス電極は、制御電圧源GC4から供給される利得制御電圧
を受け取る端子T44に接続される。トランジスタQ45及び
Q46のコレクタ電極は、それぞれ直列抵抗R46とR47を通
じて電源端子T46に接続される。正の動作電位VB2がバッ
テリーB2からこの電源端子T46に印加される。
【００４２】 端子T46に一端を接続されている抵抗R46とR47の他端
間に電気的に制御可能なコンダクタンスが提供される。
NPNトランジスタQ47の結合されたコレクタ及びベース電
極とトランジスタQ45のコレクタ電極は、端子T46から離
れている抵抗R46の他端に接続される。NPNトランジスタ
Q50の結合されたコレクタ及びベース電極とトランジス
タQ48のコレクタ電極は、端子T46から離れている抵抗R4
7の他端に接続される。NPNトランジスタQ47の結合され
たコレクタ及びベース電極は、トランジスタQ45のコレ
クタ電極と接続される。トランジスタQ47とQ50のエミッ
タ電極とトランジスタQ46とQ49のコレクタ電極は全て伝
導的に結合され、直列抵抗R48を通じて端子T46に接続さ
れる。
【００４３】 端子T46から離れている抵抗R46の他端で現われる利得
制御応答は、エミッタ電極と接地基準電位点との間にエ
ミッタ負荷抵抗R49を有するNPNトランジスタQ51の電圧
フォロワ作用により出力端子T47に印加される。端子T46
から離れている抵抗R47の他端で現われる利得制御応答
は、エミッタ電極と接地基準電位点との間にエミッタ負
荷抵抗R50を有するNPNトランジスタQ52の電圧フォロワ
作用により出力端子T48に印加される。
【００４４】 動作を説明すると、差動増幅器トランジスタQ43のコ
レクタ出力電流は電流分割器の役割をする差動対トラン
ジスタQ45及びQ46のテイル電流を構成する。端子T44で
の制御信号レベルにより、差動対増幅器トランジスタQ4
3のコレクタ出力電流は、トランジスタQ45又はトランジ
スタQ46とダイオード接続されたトランジスタQ47を通じ
て、或いは部分的にトランジスタQ45とQ46をそれぞれ通
じて流れることができる。同様に、差動対増幅器トラン
ジスタQ44のコレクタ出力電流は、トランジスタQ48又は
トランジスタQ49とダイオード接続されたトランジスタQ
50を通じて、或いは部分的にトランジスタQ48とQ49をそ
れぞれ通じて流れ得る。
【００４５】 トランジスタQ46及びQ49のみを通じて流れる電流は、
差動変動を含むトランジスタQ43とQ44の全体のコレクタ
電流をダイオード接続されたトランジスタQ47及びQ50間
のノードを通じて供給させ、ここで差動信号変動は交流
に対する“仮想接地”で相殺される。Q45とQ48のコレク
タ電流成分がないとき、トランジスタQ46とQ49を通じて
流れる電流の差動変動は、それぞれ負荷抵抗R46とR47に
流れる可能性があって、そこにかかる該当信号電圧を発
生させる。トランジスタQ43及びQ44のコレクタ電流の共
通モード直流成分は結合されてダイオード接続されたト
ランジスタQ47とQ50を通じて流れ、それらのコンダクタ
ンスを負荷抵抗R46及びR47に対し相対的に小さくする。
ダイオード接続されたトランジスタQ47とQ50の低い分配
抵抗は抵抗R46とR47に対する比であって、図４の増幅器
の電圧利得を決定する。トランジスタQ43及びQ44の結合
されたコレクタ電流は、ダイオード接続されたトランジ
スタQ47及びQ50を通じて流れ、利得は最少レベルにある
ことになる。
【００４６】 トランジスタQ45及びQ48のみを通じて流れる電流は、
差動変動を含むトランジスタQ43とQ44の全体のコレクタ
電流を負荷抵抗R46とR47を通じて供給させる。この場
合、ダイオード接続されたトランジスタQ47及びQ50を通
じて進まれる如何なる電流もなくなる結果を招来して、
それらのコンダクタンスが非常に低く、負荷抵抗R46とR
47をほぼ分配させない。したがって、図４の利得制御増
幅器の利得は最大レベルにあるようになる。
【００４７】 部分的にトランジスタQ45とQ48を通るエミッタ結合差
動増幅器のトランジスタQ43及びQ44のコレクタ電流は、
コレクタ電流の少量の差動変動のみを負荷抵抗R46とR47
に供給することによって、利得を減少させてある程度は
利得制御電位GC4により制御されるそれらの間にかかる
該当信号の電圧を減少させる。部分的にトランジスタQ4
6とQ49を通るエミッタ結合差動増幅器のトランジスタQ4
3とQ44のコレクタ電流は、コレクタ電流の共通モード成
分をダイオード接続されたトランジスタQ47及びQ50を通
じて流れるようにして、同時に利得を一層減少させて、
それらのコンダクタンスはある程度は利得制御電位GC4
によって制御され、負荷抵抗R46及びR47を分配させる。
【００４８】 つまり、抵抗R46での全体電流は利得制御過程の間に
変わらなかったままであり、トランジスタQ43のコレク
タ出力電流と常に同一である。同様に、抵抗R47での全
体電流は利得制御過程の間に変わらなかったままであ
り、トランジスタQ44のコレクタ出力電流と常に同一で
ある。このように、もしトランジスタがよく整合される
と利得が変わる時、増幅器動作の直流状態に如何なる妨
害もなくなる。
【００４９】 図１の利得制御増幅器を参照して説明したことに類似
した利点が、図４の利得制御増幅器から得られる。図４
の利得制御増幅器は、期待されるIF増幅器入力信号レベ
ルで過負荷歪みを避けるためにエミッタ電極間に実質的
な差動モード抵抗を備え、エミッタ接続される差動増幅
器トランジスタQ43とQ44を有するPIX IF増幅器の一番
目の段として使用するのに適当である。抵抗R44とR45に
よって提供される線形差動モード抵抗値はQ43とQ44のベ
ース電極間の差動IF入力信号電位を信号ピーク値上で遮
断される何らのトランジスタもなしに、約100mVのRMS程
度の高さに至るようにする。本発明のまた他の実施例に
おいて、差動増幅器トランジスタQ4とQ5に対して上述し
た各種エミッタ結合回路網が差動増幅器トランジスタQ4
3とQ44として使用され得る。
【００５０】 図５は図４及び図２の利得制御増幅器の縦続接続を示
す。抵抗R49とR50をそれぞれ備えたNPNトランジスタQ51
とQ52は、第１増幅器の出力に対するエミッタフォロワ
バッファ段を形成する。入力信号は端子T2とT3で印加さ
れ、二つの利得制御信号が端子T44及びT22でそれぞれ印
加される。図３の実施例に類似した事項が遅延された利
得制御又は遅延された自動利得制御について適用可能で
ある。
【００５１】 図４及び図２の増幅器は単一の正動作電源からの動作
に適合し、したがって図５は電源端子T46に接続される
電源端子T27を示す。図５の変形として、トランジスタQ
42がそのベース電位をQ21の結合されたコレクタ及びベ
ース電極から受け取ることにより、抵抗R41,R42,及びQ4
1は除去され得る。
【００５２】 図６は伝送されるTV信号の音声信号、映像信号、及び
同期信号部を復元するのに使用されるTV受信機あるいは
ビデオテープレコーダー（以下、“VTR"という）の各部
を示しており、このTV受信機は図３又は図５に示す形態
の中間周波数増幅器を使用する。同図は遅延された自動
利得制御が図３あるいは図５に示された形態の中間周波
数増幅器にどのように印加されることができるかを理解
するのに有用である。
【００５３】 アンテナ10によって捕捉されるTV信号はRF増幅器12に
印加される。TV信号帯域での周波数以上の周波数で振動
する一つ以上の同調可能な発振器を含む第１下方周波数
変換器14は、RF増幅器12から供給される増幅されたTV信
号に応答して、41.25MHzでの音声搬送波と45.75MHzでの
画像搬送波とを有するIF信号を発生させる。このIF信号
は画像搬送波だけではなく、音声搬送波とそのFM側波帯
を分離させるブロックフィルタ16を介して縦続接続され
た第１音声IF増幅器18及び第２音声IF増幅器20に印加さ
れる。また、このIF信号は残留画像搬送波及びそのAM側
波帯を分離させる相対的に広い帯域幅のブロックフィル
タ22を通じて、第１画像IF増幅器24及び第２画像IF増幅
器26に印加される。
【００５４】 インタキャリヤ形態の第２下方周波数変換器28は第２
音声IF増幅器20から増幅されたIF信号を受信し、4.5MHz
が中心になる通過帯域を有する帯域通過フィルタ30によ
って選択される周波数変調された4.5MHzのインタキャリ
ヤ音声中間周波数を発生させる。帯域通過フィルタ30は
抑圧させないと、リミッタ32に印加される時に周波数変
調された4.5MHzのインタキャリヤ音声中間周波数を伴う
映像周波数を抑圧させる。リミッタ32はFM音声弁別器34
への音声中間周波数応答としてリミッタが提供する周波
数変調された4.5MHzキャリヤの望ましくない振幅変調を
抑圧させ、この弁別器34は4.5MHzキャリヤの周波数変調
を検出してTV受信機あるいはVTRの残りの部分に供給さ
れるように音声信号を発生させる。音声中間周波数応答
の周波数変調に含まれている音声表現情報を検出するた
めの他の公知の手段があり、この手段はよく知られてい
るレシオ検波器のように、音声表現情報を音声中間周波
数応答の振幅での変動として検出する前記手段の応答を
抑圧するための手段を含む。
【００５５】 音声過負荷検波器36は、第２下方周波数変換器28への
入力信号として受容できるレベルを超過する第２音声IF
増幅器20からの増幅されたIF信号に応答し、補助自動利
得制御（AGC）信号を第１音声IF段18に提供して、非正
常的な状態の間にPIX IF信号に応答して発生される正
常的な自動利得制御（AGC）信号を増加させる。しか
し、正常状態の下で音声IFとPIX IFチェーンは、PIX
IF信号に応答して発生される正常的な自動利得制御（AG
C）信号に全的に応答して利得が制御される。音声IFとP
IX IFチェーンとの間の自動利得制御（AGC）追跡を容
易にするため、第１及び第２音声IF増幅器18と20は第１
及び第2PIX IF増幅器24,26と同一のICの領域内に設計
される。下方周波数変換器28,過負荷検波器36,画像検波
器38,AGC検波器40,及びAGC遅延回路42と44も同様に同一
のIC内に有利に含まれる。
【００５６】 第２画像IF増幅器26から増幅されたIF信号を受信する
画像検波器38は複合映像信号を検出する。自動利得制御
（AGC）検波器40は複合映像信号に含まれている。同期
パルスのピークを検出することで、自動利得制御（AG
C）信号を出力する。もし、映像検波器38がエンベロー
プ検波器であれば、AGC検波器40はAGC免除（immunity）
をインパルス雑音に与えるために通常キードAGC検波器
である。もし、映像検波器38がTV受信機の設計において
最近一般的な同期検波器であれば、AGC検波器40は望ま
しくはその入力信号のフィルタリングを含まれて応答映
像検波器38によって検波される複合映像信号の2MHz程度
の成分で抑圧させ、この成分はその中間帯域の固有周波
数でブロックフィルタ22のリンギングから発生する。AG
C検波器40の入力信号のフィルタリングは約500kHzまで
の周波数を通過しなければならない。これは等化パルス
がピーク検出されることができ、ビデオ映像の最上部は
ビデオ映像の残りの部分に対して明るさが増加するため
である。ここで、AGC検波器40は400Hz程度の雑音帯域幅
にその出力信号のフィルタリングを含む。
【００５７】 映像検波器38によって検出される複合映像信号から出
るAGC検波器40によって出力されるAGC信号は、RF増幅器
12での利得だけではなく、PIX IF及び音声IF増幅器で
の利得を制御するのに使用される。複合映像信号から発
生するAGC出力は、AM側波帯を線形的に増幅しなければ
ならないPIX IF増幅器の正確な利得制御を許す。音声I
F増幅器は下方周波数変換器28を過負荷させる程度の多
い利得を必要とせずにFM側波帯を増幅させることにのみ
必要であり、この過多な過負荷が全部音声過負荷検波器
36によって阻止される。帯域通過フィルタ30とリミッタ
32は音声IF増幅器チェーンと下方周波数変換器でのいず
れかの利得エラーの効果を抑圧させる。したがって音声
IF増幅器18及び20が受容できるAGC追跡をPIX IF増幅器
24及び26で求めるのが容易になる。検波器40によって出
力されるAGC信号は遅延されなく、平行に第２音声及びP
IX IF増幅器20及び26に印加される。また、AGC検波器4
0によって出力されるAGC信号は遅延され、平行に第１音
声及びPIX IF増幅器18及び24に印加される。図６に示
すように、望ましくは第１音声及びPIX IF増幅器18及
び24はそれぞれのAGC遅延回路42及び44を経て印加され
る遅延されたAGCを備え、単一のAGC線のみがその内部に
位置したPIX IFを有するIC部及び内部に位置した音声I
Fを有するIC部から駆動されなければならない。
【００５８】 AGC検波器40によって出力されるAGC信号は、通常、IF
増幅器集積回路チップ上に位置する同調器利得制御遅延
回路46によって遅延され、RF増幅器12にも印加される。
弱い信号の受信状態において、RF及びIF増幅器チェーン
を通じる利得の減少は第２音声及びPIX IF増幅器20及
び26で発生する。RF増幅器12と第１音声及びPIX IF増
幅器18と24は全利得で動作して、第２音声及びPIX IF
増幅器20及び26に供給される信号での最上の信号対雑音
比を確保する。第２音声及びPIX IF増幅器20及び26が
アンテナ10からのRF信号レベルの増加にしたがって有利
な信号に到達するとき、AGC遅延回路42と44は遅延され
たAGC信号を第１音声及びPIX IF増幅器18及び24に印加
してその利得を減少させる。強い信号の受信状態におい
て、同調器利得制御遅延回路46はAGC信号をRF増幅器12
に印加し、その利得を低下させて下方周波数変換器14と
第１音声及びPIX IF増幅器18及び24の過負荷を避け
る。
【００５９】 PIX IFチェーンは、PIX IF利得制御範囲のより高い
利得部での自己発振傾向を低下させるためにPIX IFブ
ロックフィルタ22からの第1PIX IF増幅器24に印加され
る入力信号から映像検波器38への第2PIX IF増幅器26か
らの出力にかけて平衡の信号をもって動作する。音声IF
は、音声IF利得制御範囲の更に高い利得部での自己発振
性向を減少させるため、音声IFブロックフィルタ16から
第１音声IF増幅器18に印加される単一端の入力信号を有
し動作して、そのブロックフィルタ16の単純化を提供す
るが、音声IFチェーンの残りの部分は平衡信号をもって
動作する。
【００６０】 図２及び図４の利得制御増幅器は、正電圧が増大する
AGC電圧ではなく、負電圧が減少するAGC電圧により利得
減少の程度を増加させるように容易に変更可能である。
すなわち、図２において端子T23の代わりに端子T22が直
流バイアス電位VB4と接続され、端子T23は利得減少の程
度を増加させるように負電圧が減少するAGC電圧を受信
することが可能である。図４においては端子T46の代わ
りに端子T44が直流バイアス電位VB6と接続され、端子T4
6は利得減少の程度を増加させるように負電圧が減少す
るAGC電圧を受信することも可能である。また、図１の
利得制御増幅器も、負電圧が減少するAGC電圧により利
得減少の程度を増加させるように変更できる。そのよう
な一つの方法としては、R1,Q2,Q3,R13,R14,Q14,及びQ15
で構成された電流供給源及び放出源を、抵抗R12を通じ
てQ10とQ12の結合されたエミッタ電流を放出させる単一
の出力カレントミラーと、電位VB2に関係した入力接続
と単一入力カレントミラーの入力電流を供給する第１出
力接続と、電流供給源として単一の入力カレントミラー
の出力電流と同一の電流をQ11及びQ13の結合されたベー
ス及びコレクタに提供する第２出力接続を有する二重出
力カレントミラーと、端子T1と二重出力カレントミラー
の入力接続との間に接続され端子T1に印加されるAGC電
位と直接関係したカレントミラーに入力電流を出力する
抵抗に代替可能である。
【００６１】 図７は図１の利得制御増幅器の変形を示すもので、抵
抗R5,R6,及びR7のＴ接続は抵抗R61,R62,及びR63で形成
された等価のπ接続に代替したものである。R61の抵抗
値はR5とR6の抵抗値の和と同じで、R62の抵抗値はR5とR
7の抵抗値の和と同じで、R63の抵抗値はR6とR7の抵抗値
の和と同じである。
【００６２】 図８は図１の利得制御増幅器の変形を示すもので、抵
抗R44,R45とトランジスタQ42と抵抗R43によって形成さ
れる定電流源のＴ接続は抵抗R64と二つの定電流源、す
なわちトランジスタQ61と抵抗R65で形成されたものと、
トランジスタQ62と抵抗R66で形成されたものとの等価の
π接続によって代替される。すなわち、Q41,R41,Q42,及
びR43で構成された単一出力カレントミラーは、Q41,R4
1,Q61,R65,Q62,及びR66で構成された二重出力カレント
ミラーに代替したものである。
【００６３】 上述したように、本発明を図面に沿って示し、実施例
にしたがって説明したが、本発明はこれに限定されず本
発明の基本定義をはずれない範囲内で各種変化と変形が
可能であるのは、この分野で通常の知識を有する者なら
明白に分ることである。例えば、本発明の実施例におい
て、NPN増幅トランジスタを使用したが、PNPトランジス
タが適切な回路変更に代替されることができ、電界効果
トランジスタが適切な回路変更によりバイポーラトラン
ジスタの代わりに使用され得る。また、他の形態の電流
ミラーが本発明の説明に使用された特別な形態を代替す
ることも可能である。電流駆動は、従来の差動的に結合
された対が簡便だという利点があるにしても、必ずしも
それによって遂行される必要はなく、可変割合を有する
二つの構成成分に入力電流を分割できる他の回路により
遂行されることも可能である。上述した実施例はPIX I
F増幅器に関するものであるが、基底帯域周波数のよう
な他の周波数に対しても適用可能である。 図面の簡単な説明
【図１】 図１は、特に多段IF増幅器の入力段として使
用するのに適合した本発明による利得制御増幅器の概略
図である。
【図２】 図２は、特に多段IF増幅器の出力段として使
用するのに適合した本発明による利得制御増幅器の概略
図である。
【図３】 図３は、入力段及び出力段として図１及び図
２の利得制御増幅器をそれぞれ使用する本発明による２
段IF増幅器の概略図である。
【図４】 図４は、特に多段IF増幅器の入力段として使
用するのに適合した本発明によるまた他の利得制御増幅
器の概略図である。
【図５】 図５は、入力段及び出力段として図４及び図
２の利得制御増幅器をそれぞれ使用する本発明による２
段IF増幅器の概略図である。
【図６】 図６は、伝送されたTV信号の音声信号、画像
信号、及び同期信号部分を復するのに使用され、ビデオ
テープレコーダーあるいは図３又は図５に示した形態の
中間周波数増幅器を使用するTV受信機の各部の概略的な
ブロック図である。
【図７】 図７は、本発明の他の実施例による図１の利
得制御増幅器の変形を示す概略図である。
【図８】 図８は、本発明のまた他の実施例による図４
の利得制御増幅器の変形を示した概略図である。
フロントページの続き (72)発明者 ハーフォード，ジャック ルドルフ アメリカ合衆国 ニュージャージー 08822 フレミントン ハーモニー ス クール ロード 111 (72)発明者 リー，ヘウン バエ 大韓民国 441−380 キュンキ−ド，ス ウォン，クウェオンスン−ク，ウォンチ ェオン−ドン，ウォンチェオン アパー ト 107−1101 (56)参考文献 特開 昭59−47817（ＪＰ，Ａ) 特許2517267（ＪＰ，Ｂ２) 特許2556318（ＪＰ，Ｂ２) 特公 昭63−35121（ＪＰ，Ｂ２) 特公 昭63−35122（ＪＰ，Ｂ２)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】エミッタ電極、ベース電極及びコレクタ電
    極をそれぞれ備える第１及び第２トランジスタ（Q25,Q2
    6）と、 直流ベースバイアス電圧を前記第１及び第２トランジス
    タのベース電極に印加し直流エミッタ電流を発生させる
    手段（B5）と、前記第１及び第２トランジスタのベース
    電極の間に入力信号電圧を印加する手段（S3,S4）と、
    前記第１及び第２トランジスタの共通接続されたエミッ
    タ電極をコレクタ電極に接続されベース電極に直流基準
    電位を供給されて前記第１及び第２トランジスタのエミ
    ッタ電流を供給する第３トランジスタ（Q24）を含むエ
    ミッタ結合差動増幅器の構成において、 前記直流エミッタ電流に応答して、前記第１トランジス
    タのコレクタ電極を通じて流れる全体の直流電流を伝導
    させるために接続された第１端子と第２端子を備える第
    １抵抗（R24）と、 前記直流エミッタ電流に応答して、前記第２トランジス
    タのコレクタ電極を通じて流れる全体の直流電流を伝導
    させるために接続された第１端子と、第２端子を備える
    第２抵抗（R25）と、 直流の動作電圧を受け取って前記第１及び第２抵抗の第
    ２端子に印加させる手段（T27）と、 前記第１及び第２抵抗の第１端子のうち少なくとも一つ
    から出力信号電圧を取る手段（Q29,Q30）と、 前記第1,第２抵抗の第１端子に接続される第１電極と、
    制御ノードに共に接続される第２電極をそれぞれ備える
    ダイオード接続されたトランジスタによる単方向伝導形
    の第１及び第２ダイオード手段（Q27,Q28）と、ベース
    電極に印加される電気的制御信号に応答して調整される
    値の直流制御電流を前記第１及び第２ダイオード手段の
    単方向伝導を制御する前記制御ノードにコレクタ電極か
    ら供給する第４トランジスタ（Q23）と、前記第3,第４
    トランジスタの共通接続されたエミッタ電極をコレクタ
    電極に接続されベースに直流基準電位を供給されて前記
    第１及び第２トランジスタのエミッタ電流を供給する第
    ５トランジスタ（Q22）とを含む、前記第１及び第２抵
    抗の第１端子間に制御可能な前記第１及び第２トランジ
    スタのトランスコンダクタンスを提供する手段（Q22,Q2
    3,Q24,Q27,Q28）とを備えてなることを特徴とする利得
    制御増幅器。
  2. 【請求項２】前記第１及び第２トランジスタのベース電
    極の間に入力信号電圧を印加する手段（T25,T26）は、
    平衡駆動状態の前記入力信号電圧を前記第１及び第２ト
    ランジスタのベース電極に印加する形態であることを特
    徴とする請求項１記載の利得制御増幅器。
  3. 【請求項３】エミッタ電極、ベース電極、及びコレクタ
    電極をそれぞれ備える第１及び第２トランジスタ（Q4,Q
    5）と、 直流ベースバイアス電圧を前記第１トランジスタのベー
    ス電極に印加し直流エミッタ電流を発生させる手段（Q
    6）と、 前記直流ベースバイアス電圧を前記第２トランジスタの
    ベース電極に印加し直流エミッタ電流を発生させる手段
    （Q7）と、 前記第１及び第２トランジスタのベース電極の間に入力
    信号電圧を印加する手段（R2,R3）と、前記第１及び第
    ２トランジスタのエミッタ電極を接続する手段（R5〜R
    7）と、 前記第１及び第２トランジスタのコレクタ電極にそれぞ
    れ接続された第１端子と、直流動作電圧を受信する端子
    にそれぞれ接続された第２端子とを有する第１及び第２
    抵抗（R8,R9）と、 前記第１及び第２抵抗のインピーダンスに比して大きな
    ソースインピーダンスを持つ第１制御電流のソース（Q1
    4,Q15）と、 前記第１及び第２抵抗の第１端子にそれぞれ接続される
    第１端子と、前記第１制御電流のソースから前記第１制
    御電流を供給される第２端子とをそれぞれ備え、前記第
    １制御電流に応じてコンダクタンスを可変する第１及び
    第２可変コンダクタンス手段（Q11,Q13）からなる制御
    可能な前記第１及び第２トランジスタのトランスコンダ
    クタンスを提供する手段（R8,R9,Q14,Q15,Q11,Q13）
    と、 前記第１及び第２抵抗のインピーダンスと比較される第
    １値からそれより高い第２値に至る範囲内でソースイン
    ピーダンス値を表わし、前記第１制御電流と同一の大き
    さを有するが、反対極性の第２制御電流のソース（Q3）
    と、 前記第１及び第２抵抗の第１端子にそれぞれ接続される
    第１端子と、前記第２制御電流のソースから前記第２制
    御電流を供給される第２端子とをそれぞれ備え、前記第
    ２制御電流に応じてコンダクタンスを可変する第３及び
    第４可変コンダクタンス手段（Q10,Q12）と、 エミッタ電極、ベース電極及びコレクタ電極をそれぞれ
    備える第３及び第４トランジスタ（Q25,Q26）と、 前記第１及び第２抵抗の第１端子から出力信号電圧を取
    り出し前記第４及び第３トランジスタのベース電極の間
    に印加する手段（Q8,Q9）と、 前記第３及び第４トランジスタの共通接続されたエミッ
    タ電極をコレクタ電極に接続されベース電極に直流基準
    電位を供給されて前記第３及び第４トランジスタのエミ
    ッタ電流を供給する第５トランジスタ（Q24）と、 前記第３トランジスタのコレクタ電極を通じて流れる全
    体の直流電流を伝導させるために接続された第１端子と
    第２端子を備える第３抵抗（R24）と、 前記第２トランジスタのコレクタ電極を通じて流れる全
    体の直流電流を伝導させるために接続された第１端子
    と、第２端子を備える第４抵抗（R25）と、 直流の動作電圧を受け取って前記第３及び第４抵抗の第
    ２端子に印加させる手段（T27）と、 前記第３及び第４抵抗の第１端子のうち少なくとも一つ
    から出力信号電圧を取る手段（Q29,Q30）と、 前記第3,第４抵抗の第１端子に接続される第１電極と、
    制御ノードに共に接続される第２電極をそれぞれ備える
    ダイオード接続されたトランジスタによる単方向伝導形
    の第１及び第２ダイオード手段（Q27,Q28）と、ベース
    電極に印加される電気的制御信号に応答して調整される
    値の直流制御電流を前記第１及び第２ダイオード手段の
    単方向伝導を制御する前記制御ノードにコレクタ電極か
    ら供給する第６トランジスタ（Q23）と、前記第5,第６
    トランジスタの共通接続されたエミッタ電極をコレクタ
    電極に接続されベースに直流基準電位を供給されて前記
    第３及び第４トランジスタのエミッタ電流を供給する第
    ７トランジスタ（Q22）とを含む、前記第３及び第４抵
    抗の第１端子間に制御可能な前記第１及び第２トランジ
    スタのトランスコンダクタンスを提供する手段（Q22,Q2
    3,Q24,Q27,Q28）とを備えてなることを特徴とする利得
    制御増幅器。
  4. 【請求項４】エミッタ結合差動増幅器として接続され、
    ベース電極間に供給される高周波（RF）信号に応答し、
    それぞれの共通モード直流成分及び差動モード高周波成
    分を有するコレクタ電流を出力するコレクタ電極それぞ
    れを有する第１及び第２トランジスタ（Q43,Q44）と、 前記第１トランジスタからのコレクタ電流を伝導させる
    ために接続された入力と、前記第１トランジスタからの
    コレクタ電流の第１及び第２部分を第１制御信号にした
    がって決定される割合でそれぞれ伝導させるための第１
    及び第２出力を有する第１電流分割器（Q45,Q46）と、 前記第２トランジスタからのコレクタ電流を伝導させる
    ために接続された入力と、前記第２トランジスタからの
    コレクタ電流の第１及び第２部分を前記第１制御信号に
    したがって決定される割合でそれぞれ伝導させるための
    第１及び第２出力を有する第２電流分割器（Q48,Q49）
    と、 動作電位一つの点（T46）と前記第１電流分割器の第１
    出力が接続される第１ノードとの間に接続された第１抵
    抗（R46）と、 前記動作電位一つの点と前記第２電流分割器の第１出力
    が接続される第２ノードとの間に接続された第２抵抗
    （R47）と、 前記第１ノードに接続される第１電極と、第２電極とを
    有する第１ダイオード手段（Q47）と、 前記第２ノードに接続される第１電極と、第２電極とを
    有する第２ダイオード手段（Q50）と、 前記第１及び第２ダイオード手段の前記第２電極で共に
    接続し、前記第１及び第２電流分割器の第２出力がそれ
    ぞれ接続される第３ノードと、 エミッタ電極、ベース電極及びコレクタ電極をそれぞれ
    備える第３及び第４トランジスタ（Q25,Q26）と、 前記第１ノードの電位を前記第４トランジスタのベース
    電極に印加する第１電圧フォロワ（Q51）と、 前記第２ノードの電位を前記第３トランジスタのベース
    電極に印加する第２電圧フォロワ（Q52）と、 前記第３及び第４トランジスタの共通接続されたエミッ
    タ電極をコレクタ電極に接続されベース電極に直流基準
    電位を供給されて前記第３及び第４トランジスタのエミ
    ッタ電流を供給する第５トランジスタ（Q24）と、 前記第３トランジスタのコレクタ電極を通じて流れる全
    体の直流電流を伝導させるために接続された第１端子と
    第２端子を備える第３抵抗（R24）と、 前記第２トランジスタのコレクタ電極を通じて流れる全
    体の直流電流を伝導させるために接続された第１端子
    と、第２端子を備える第４抵抗（R25）と、 直流の動作電圧を受け取って前記第３及び第４抵抗の第
    ２端子に印加させる手段（T27）と、 前記第３及び第４抵抗の第１端子のうち少なくとも一つ
    から出力信号電圧を取る手段（Q29,Q30）と、 前記第3,第４抵抗の第１端子に接続される第１電極と、
    制御ノードに共に接続される第２電極をそれぞれ備える
    ダイオード接続されたトランジスタによる単方向伝導形
    の第１及び第２ダイオード手段（Q27,Q28）と、ベース
    電極に印加される電気的制御信号に応答して調整される
    値の直流制御電流を前記第１及び第２ダイオード手段の
    単方向伝導を制御する前記制御ノードにコレクタ電極か
    ら供給する第６トランジスタ（Q23）と、前記第5,第６
    トランジスタの共通接続されたエミッタ電極をコレクタ
    電極に接続されベースに直流基準電位を供給されて前記
    第３及び第４トランジスタのエミッタ電流を供給する第
    ７トランジスタ（Q22）とを含む、前記第３及び第４抵
    抗の第１端子間に制御可能な前記第１及び第２トランジ
    スタのトランスコンダクタンスを提供する手段（Q22,Q2
    3,Q24,Q27,Q28）とを備えてなることを特徴とする利得
    制御増幅器。
JP50663394A 1992-09-08 1993-03-10 利得制御増幅器 Expired - Fee Related JP3263395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/940,220 US5331290A (en) 1992-09-08 1992-09-08 Variable gain amplifier
US940,220 1992-09-08

Publications (2)

Publication Number Publication Date
JPH07500957A JPH07500957A (ja) 1995-01-26
JP3263395B2 true JP3263395B2 (ja) 2002-03-04

Family

ID=25474440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50663394A Expired - Fee Related JP3263395B2 (ja) 1992-09-08 1993-03-10 利得制御増幅器

Country Status (8)

Country Link
US (1) US5331290A (ja)
EP (1) EP0611509B1 (ja)
JP (1) JP3263395B2 (ja)
KR (1) KR0157485B1 (ja)
CN (1) CN1082313C (ja)
DE (1) DE69318694T2 (ja)
RU (1) RU2140705C1 (ja)
WO (1) WO1994006244A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764106A (en) * 1993-12-09 1998-06-09 Northern Telecom Limited Gain-controlled amplifier and automatic gain control amplifier using GCLBT
KR0151414B1 (ko) * 1993-12-30 1998-10-15 김광호 영상처리 시스템의 자동이득 조절회로
US5448311A (en) * 1994-08-22 1995-09-05 Thomson Consumer Electronics, Inc. Tri-state video differential driver
US5530403A (en) * 1995-05-03 1996-06-25 Motorola, Inc. Low-voltage differential amplifier
US6046781A (en) * 1997-01-07 2000-04-04 Samsung Electronics Co., Ltd. Automatic fine tuning of TV receiver for receiving both digital and analog TV signals
US6445425B1 (en) * 1997-01-07 2002-09-03 Samsung Electronics Co., Ltd. Automatic fine tuning of receiver for digital television signals
US5990740A (en) * 1997-12-02 1999-11-23 Nokia Mobile Phones Differential amplifier with adjustable linearity
DE19916902B4 (de) * 1999-04-14 2015-08-20 Siemens Aktiengesellschaft Verstärkereinrichtung mit veränderbarer Arbeitspunkteinstellung sowie Verwendung der Verstärkereinrichtung
SG92689A1 (en) 2000-03-27 2002-11-19 Koninkl Philips Electronics Nv Automatic gain control
US6392487B1 (en) 2000-08-02 2002-05-21 Rf Micro Devices, Inc Variable gain amplifier
US6404283B1 (en) * 2000-08-18 2002-06-11 Motorola, Inc. Method and apparatus for amplifying a radio frequency signal
JP4265865B2 (ja) * 2000-09-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 能動負荷回路
CA2329294C (en) * 2000-12-21 2007-01-02 Pulp And Paper Research Institute Of Canada Method and apparatus for measuring fibre properties
JP4405113B2 (ja) * 2001-08-16 2010-01-27 パナソニック株式会社 利得可変増幅回路
JP3878625B2 (ja) * 2003-06-20 2007-02-07 松下電器産業株式会社 振幅調整回路、モータ駆動制御装置、振幅調整方法、及びモータ駆動制御方法
EP1792396B1 (en) * 2004-09-16 2009-04-22 Nxp B.V. Signal splitter
US7119618B2 (en) * 2004-12-13 2006-10-10 Semiconductor Components Industries, L.L.C. Method of forming a wide bandwidth differential amplifier and structure therefor
WO2009070937A1 (en) * 2007-11-26 2009-06-11 Hong Kong Applied Science and Technology Research Institute Co. Ltd Gain control circuit
US7679431B2 (en) * 2007-11-26 2010-03-16 Broadcom Corporation Low flicker noise mixer and buffer
US8582035B2 (en) * 2011-02-22 2013-11-12 Intel Corporation Apparatus, systems and methods utilizing adjacent-channel power dependent automatic gain control for digital television demodulation
JP5917858B2 (ja) * 2011-08-29 2016-05-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102364875B (zh) * 2011-11-15 2016-01-13 南京美辰微电子有限公司 一种双环反馈高线性度可变增益放大器
CN102571014B (zh) * 2012-02-10 2014-03-12 中国科学院微电子研究所 一种电压型自动增益控制电路
US9893693B2 (en) 2012-12-07 2018-02-13 Futurewei Technologies, Inc. Gain control method for a broadband inductorless low noise amplifier
EA025687B1 (ru) * 2014-02-06 2017-01-30 Владимир Петрович Федосов Выходной каскад усилителя мощности звуковой частоты
JP2016187080A (ja) * 2015-03-27 2016-10-27 住友電気工業株式会社 利得可変差動増幅回路
RU2684510C1 (ru) * 2018-04-16 2019-04-09 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Схема автоматической регулировки усиления электрических сигналов
US10700652B2 (en) 2018-09-17 2020-06-30 Texas Instruments Incorporated Ethernet line driver

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US464632A (en) * 1891-12-08 Egbert p
DE537202C (de) * 1929-01-26 1931-10-31 Radio Electr Soc Fr Einrichtung zur Verringerung des Schwundes bei drahtloser Nachrichtenuebermittlung
US3241078A (en) * 1963-06-18 1966-03-15 Honeywell Inc Dual output synchronous detector utilizing transistorized differential amplifiers
US3290520A (en) * 1965-01-26 1966-12-06 Rca Corp Circuit for detecting amplitude threshold with means to keep threshold constant
US3522548A (en) * 1968-05-03 1970-08-04 Rca Corp Temperature tracking of emitter coupled differential amplifier stage
NL6807207A (ja) * 1968-05-22 1969-11-25
US3541466A (en) * 1969-01-07 1970-11-17 Rca Corp Gated differential amplifier
US3577008A (en) * 1969-01-22 1971-05-04 Rca Corp Automatic frequency control apparatus
US3513256A (en) * 1969-03-07 1970-05-19 Sprague Electric Co Synchronous demodulator for color television signals
US3707603A (en) * 1969-12-29 1972-12-26 Rca Corp Fm stereophonic receiver detection apparatus and disabling means
US3651418A (en) * 1970-11-16 1972-03-21 Rca Corp Synchronous detector control
US4342005A (en) * 1980-06-26 1982-07-27 Rca Corporation Television intermediate frequency amplifier with feedback stabilization
JPS5718109A (en) * 1980-07-08 1982-01-29 Toshiba Corp Sound volume controlling circuit
DE3223229C2 (de) * 1982-06-22 1986-11-13 Texas Instruments Deutschland Gmbh, 8050 Freising Hochfrequenzverstärker
US4718086A (en) * 1986-03-27 1988-01-05 Rca Corporation AGC in sound channel of system for processing a scrambled video signal

Also Published As

Publication number Publication date
DE69318694D1 (de) 1998-06-25
EP0611509B1 (en) 1998-05-20
DE69318694T2 (de) 1998-10-29
CN1082313C (zh) 2002-04-03
US5331290A (en) 1994-07-19
EP0611509A1 (en) 1994-08-24
JPH07500957A (ja) 1995-01-26
CN1083998A (zh) 1994-03-16
WO1994006244A1 (en) 1994-03-17
KR0157485B1 (ko) 1999-02-18
RU2140705C1 (ru) 1999-10-27

Similar Documents

Publication Publication Date Title
JP3263395B2 (ja) 利得制御増幅器
US5305109A (en) Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters
KR0183114B1 (ko) 모놀리식 집적회로내에서 구현되는 제2검파기 및 중간 주파수 증폭기
US3731215A (en) Amplifier of controllable gain
US4933767A (en) Video intermediate frequency signal processing circuit
US5859674A (en) Tuning circuit for a receiver, particularly a television receiver
US7202910B1 (en) Signal processing apparatus
US3823379A (en) Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner
US4558289A (en) Bias and AGC control of two RF amplifiers with a shared control element
JPH06244643A (ja) 自己同調直角検出器をもつｆｍ復調器
US4509207A (en) UHF RF Amplifier and AGC system
JP3012741B2 (ja) Ｆｍ／ａｍ受信回路
JPS5880903A (ja) テレビジヨン信号処理装置
JPH05236393A (ja) テレビジョン受信装置
JPS6360926B2 (ja)
KR890000283B1 (ko) 가변 커패시턴스 회로
Lunn A Monolithic Wideband Synchronous Video Detector for Color TV
JPH04192977A (ja) テレビジョンチューナの受信回路
EP1370077A2 (en) Trap circuit and television receiver for its application
JP2000333086A (ja) テレビジョンチューナ回路
JP2000217012A (ja) テレビ受信機における画質補正装置
JPH05291856A (ja) Ａｇｃ信号の形成回路
JPS632180B2 (ja)
JPS6211550B2 (ja)
JPS63211828A (ja) Ｆｍ受信器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees