KR0156098B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법Info
- Publication number
- KR0156098B1 KR0156098B1 KR1019890012080A KR890012080A KR0156098B1 KR 0156098 B1 KR0156098 B1 KR 0156098B1 KR 1019890012080 A KR1019890012080 A KR 1019890012080A KR 890012080 A KR890012080 A KR 890012080A KR 0156098 B1 KR0156098 B1 KR 0156098B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- film
- silicon oxide
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title description 10
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용없음
Description
제1도는 종래의 반도체 소자의 제조공정도.
재2도는 본 발명에 따른 반도체 소자의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 실리콘산화막
23 : 감광막 24 : 선택적 에피택셜층
25 : 게이트산화막 26 : 게이트
27 : 소오스/드레인 영역 29 : 실리콘산화막
30 : 트렌치 31 : 스토리지노드용 폴리실리콘막
32 : 유전체막 33 : 플레이트용 폴리실리콘막
본 발명은 16M 디램 이상의 소자에 적합한 반도체 소자의 제조방법에 관한 것으로서, 선택적 에피택셜 성장(Selective Epitaxial Growth : SEG)법을 이용하여 트렌치형과 적층형을 병용한 캐패시터의 형성방법에 관한 것이다.
1988년 IEDM(International Electron Device Meeting)에서 발표된 반도체소자의 제조공정을 살펴보면 제1도와 같다.
제1도를 참조하여 종래의 반도체 소자의 제조공정을 설명하면 다음과 같다.
제1도 (a)를 참조하면, 먼저, 실리콘기판(1)에서 기존의 로코스(LOCOS : LOCal Oxidation of Silicon)공정으로 필드산화막(2)을 형성하고, 게이트산화막(3)과 게이트(4)를 형성하고, 게이트(4)를 마스크로 기판(1)으로 불순물을 이온주입하여 소오스/드레인영역(5)을 형성한다.
이어서, 기판 전면에 실리콘산화막(6)을 형성하고, 그위에 다결정실리콘막(7)을 형성한다.
제1도 (b)를 참조하면, 마스크 작업을 하여 게이트(4)사이의 불순물영역(5)의 중앙부분을 트렌치영역으로 한정하고, 한정된 부분의 다결정실리콘막(7)과 실리콘산화막(6)을 식각하여 불순물영역(5) 상부의 기판 표면을 노출시키며, 노출된 기판을 건식 식각하여 트렌치(8)를 형성한다.
제1도 (c)를 참조하면, 기판전면에 다시 다결정실리콘막을 도포하고, 다결정실리콘막(7)으로 불순물(10)을 이온 주입하여 도우프된 다결정실리콘막(9)을 형성한다.
제1도 (d)를 참조하면, 마스크 작업을 하여 캐패시터영역을 한정하고, 캐패시터영역 내에만 상기 폴리실리콘막(7)(9)을 남겨두고 그 이외부분은 제거하여 스토리지 노드를 형성한다.
제1도 (e)를 참조하면, 다결정실리콘막(7)(9)의 표면상에 유전체막(11)을 형성하고, 기판 전면에 폴리실리콘막(12)을 증착하고 캐패시터영역 이외의 폴리실리콘막을 제거하여 플레이트 노드를 형성한다.
상기와 같은 반도체 소자의 캐패시터 제조방법은 실리콘 산화막(6)과 다결정실리콘막(7)을 증착한후 트렌치를 형성하기 위한 기판을 식각한다.
그러므로, 기존의 실리콘 산화막을 덮고 트렌치형성을 위하여 기판을 식각한 후 다결정실리콘막을 증착하는 캐패시터 구조에 비하여, 다결정실리콘막(7)이 높이만큼 캐패시터 면적을 활용할 수 있고 또 얇은 트렌치를 적층형과 병행하므로서 캐패시터 면적을 증가시킬 수 있다.
그러나, 실리콘 기판을 식각하여 트렌치를 형성할 경우 파티클(Particle)이 발생하고, 특히 기판 전체를 통해 균일한 깊이로 식각하는 것이 어려우므로, 반복적이고 신뢰성있는 캐패시터를 얻을 수 없다.
또한, 기존의 로코스(LOCOS)방식에 의하여 소자격리용 필드산화막을 형성하기 때문에, 버드-빅(Bird-Beak)에 의한 영향으로 트렌치의 균일한 모양을 형성하는데 어려움이 따르는 단점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 격리영역을 로코스(LOCOS)에 의한 필드산화막 대신 저압화학증착법에 의한 두꺼운 실리콘산화막을 형성함으로써, 버드 빅에 의한 영향을 감소시켜 집적도를 향상시키고, 실리콘 산화막을 식각하여 용이하게 트렌치를 형성하여 신뢰성있는 캐패시터를 얻을 수 있으며 두꺼운 실리콘산화막이나 에피택셜층의 두께 조절에 따라 캐패시터의 용량을 자유로이 조절할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
이하, 본 발명의 실시예를 첨부 도면에 의거하여 설명하면 다음과 같다.
제2도는 본 발명의 실시예에 따른 반도체 소자의 제조공정도이다.
제2도 (a)를 참조하면, 먼저 실리콘기판(21)위에 실리콘산화막(22)을 두껍게 저압 화학증착시키고, 그위에 감광막(23)을 도포한다.
마스크 작업을 하여 트랜지스터가 형성될 액티브 부분과 필드 및 캐패시터가 형성될 부분을 정의한다.
이때, 감광막(23)이 남아있는 부분은 포토레지스트가 형성될 액티브 부분이다.
제2도 (b)를 참조하면, 감광막(23)을 마스크로 하여 노출된 산화막(22)을 건식 식각하여 트랜지스터가 형성될 액티브 부분의 기판(21)을 노출시킨다.
감광막(23)을 제거한 후 노출된 기판(21)상에 활성영역으로 사용되는 에피택셜층(24)을 선택적으로 성장시킨다.
이때 남아있는 두꺼운 산화막(22)은 격리막으로서 사용된다.
제2도 (c)를 참조하면, 통상의 공정으로 격리막인 두꺼운 실리콘산화막(22)과 선택적 에피태셜층(24)상에 각각 게이트산화막(25)과 게이트(26)를 형성하고, 게이트(26)를 마스크로 하여 기판으로 불순물(28)을 이온 주입하여 소오스 및 드레인(27)을 형성한다.
이때, 필드 및 캐패시터가 형성될 영역에서는 두꺼운 산화막(22)에 의해 소오스/드레인영역이 형성되지 않고, 에피택셜층내의 게이트 양측에만 소오스/드레인영역(27)이 형성된다.
이어서, 기판 전면에 걸쳐 저온 화학증착법에 의해 실리콘산화막(29)을 형성한다.
제2도 (d)를 참조하면, 실리콘산화막(22)과 선택적 에피택셜층(24)상의 게이트(26)사이에 소오스/ㄷ레인영역(27)과 접하도록 캐피시터영역을 한정하고, 정의된 캐패시터영역의 산화막(29)과 격리용 산화막(22)을 선택적 식각하여 트렌치(30)를 형성한다.
제2도 (e)를 참조하면, 기판 전면에 다결정실리콘막을 증착하고, 다결정실리콘막으로 비소(As) 또는 인(P)과 같은 불순물을 이온 주입하여 불순물이 도우핑된 다결정실리콘막을 형성한다.
이어서, 캐패시터영역으로 한정하여 도우핑된 다결정실리콘막을 식각하여 스토리지노드(31)를 형성한다.
제2도 (f)를 참조하면, 스토리지노드(31)의 노출된 표면상에 유전체막(32)을 형성한 후 다시 다결정실리콘막을 증착하고 상기와 마찬가지로 비소(As) 또는 인(P)을 이온 주입하여 불순물 도우핑된 다결정실리콘막을 형성한다.
이어서, 캐패시터영역으로 한정하여 도우핑된 다결정실리콘막을 식각하여 플레이트 노드(33)를 형성하면, 본 발명의 반도체 소자가 얻어진다.
상기한 바와 같은 본 발명에 의하면, 선택적 에피택셜 성장법을 사용하여 캐패시터가 형성될 부분의 기판상에 선택적 에피택셜층(24)을 형성하고, 격리(필드)부분과 캐패시터가 형성될 부분의 기판상에는 두꺼운 실리콘산화막(22)을 형성하며, 상기 두꺼운 실리콘산화막(22)의 일부를 건식 식각하여 트렌치를 형성한 후 캐패시터를 형성함으로써, 트렌치형과 적층형이 병용된 캐패시터 구조를 얻는다.
따라서, 선택적 에피택셜층(24)의 두께를 조절함으로써 캐패시터의 면적 및 용량을 조절한다.
따라서 본 발명은 선택적 에피택셜 성장법을 이용하여 선택적 에피택셜층형성시 격리(Isolation)와 캐패시터가 형성될 부분 트랜지스터가 형성될 부분이 결정하고, 본 발명은 격리용 두꺼운 실리콘 산화막(22)을 식각하여 트렌치(30)를 형성하므로 종래의 실리콘기판을 식각하여 트렌치를 형성하는 것보다 훨씬 용이하게 트렌치를 형성할 수 있다.
특히 실리콘 산화막(22) 하부가 실리콘 기판이기 때문에 트렌치 형성을 위한 식각공정시 끝점(End Point)을 잡기가 쉽기 때문에 일정한 깊이의 트렌치를 형성할 수 있다.
그러므로 반복성 및 균일성이 보장되며, 집적도가 향상되고, 에피택셜층의 높이 또는 산화막의 높이를 조절함으로서 캐패시터 면적의 증감이 용이하여 요구되는 캐패시터 용량을 쉽게 얻을 수 있는 효과가 있다.
Claims (1)
- 실리콘기판(21)상에 실리콘산화막(22)을 두껍게 형성하는 공정과, 감광막(23)을 이용하여 트랜지스터가 형성될 액티브 부분과 필드(Field)와 캐패시터가 형성될 부분을 결정하는 공정과, 감광막(23)을 마스크로 이용하여 트랜지스터가 형성될 부분의 두꺼운 실리콘산화막(22)을 제거하는 공정과, 실리콘산화막(22)이 제거된 부분에 선택적 에피택셜층(24)을 성장시키는 공정과 게이트 산화막(25)과 게이트(26)를 형성하는 공정과, 기판으로 불순물(28)을 이온 주입하여에피택셜층(24)상의 게이트(26)의 양측에 소오스 및 드레인영역(27)을 형성하는 공정과, 기판 전면에 걸쳐 실리콘산화막(29)을 형성하는 공정과, 상기 소오스/드레인영역(27)과 접하도록 게이트(26)상에 캐패시터영역을 한정하고, 캐패시터 영역의 실리콘 산화막(29)과 격리용 산화막을 식각하여 트렌치(30)를 형성하는 공정과, 기판 전면에 다결정실리콘막을 증착하고 이온 주입한 후 식각하여 스토리지노드(31)를 형성하는 공정과, 스토리지노드(31)의 표면에 유전체막(32)을 형성하는 공정과, 기판 전면에 다결정실리콘막을 증착하고 식각하여 플레이트 노드를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012080A KR0156098B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012080A KR0156098B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005483A KR910005483A (ko) | 1991-03-30 |
| KR0156098B1 true KR0156098B1 (ko) | 1998-10-15 |
Family
ID=19289211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012080A KR0156098B1 (ko) | 1989-08-24 | 1989-08-24 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156098B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375623B1 (ko) * | 2000-10-04 | 2003-03-10 | 엘지전자 주식회사 | 진공 청소기의 팬 구조 |
-
1989
- 1989-08-24 KR KR1019890012080A patent/KR0156098B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005483A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| KR920004366B1 (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR0156098B1 (ko) | 반도체 소자의 제조 방법 | |
| US5593928A (en) | Method of making a semiconductor device having floating source and drain regions | |
| KR100406500B1 (ko) | 반도체소자의 제조방법 | |
| KR0179823B1 (ko) | 반도체장치의 제조방법 | |
| KR930006974B1 (ko) | 트랜치를 이용한 스택 커패시터의 제조방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100324339B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0135174B1 (ko) | 디램(dram)셀의 제조방법 | |
| KR100790443B1 (ko) | 디램셀 제조 방법 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| KR100223811B1 (ko) | 반도체 소자 및 제조방법 | |
| KR940010545B1 (ko) | 반도체 장치의 제조방법 | |
| KR0171981B1 (ko) | 반도체 소자의 아이솔레이션 방법 | |
| KR20000067000A (ko) | 모스 트랜지스터 제조방법 | |
| KR100557915B1 (ko) | 머지드 디램 엔 로직 소자의 제조방법 | |
| KR960002778B1 (ko) | 디램셀의 제조방법 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| KR0124566B1 (ko) | 디램셀의 제조방법 | |
| KR930003858B1 (ko) | 선택적 에피택셜층 성장을 위한 격리 반도체 제조방법 | |
| KR0151123B1 (ko) | 라운드 에치된 트렌치 스택 커패시터 제조방법 | |
| KR100196220B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |