KR0145079B1 - 외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적회로 패케지 - Google Patents

외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적회로 패케지

Info

Publication number
KR0145079B1
KR0145079B1 KR1019890018629A KR890018629A KR0145079B1 KR 0145079 B1 KR0145079 B1 KR 0145079B1 KR 1019890018629 A KR1019890018629 A KR 1019890018629A KR 890018629 A KR890018629 A KR 890018629A KR 0145079 B1 KR0145079 B1 KR 0145079B1
Authority
KR
South Korea
Prior art keywords
die cavity
die
outwardly
packages
arced
Prior art date
Application number
KR1019890018629A
Other languages
English (en)
Other versions
KR900010971A (ko
Inventor
리 오웬스 노만
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR900010971A publication Critical patent/KR900010971A/ko
Application granted granted Critical
Publication of KR0145079B1 publication Critical patent/KR0145079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

내용 없음

Description

외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적 회로 패케지
제1도는 노출된 다이캐비티(die cavity)를 가진 반도체패케지(semiconductor package)의 확대한 사시도.
제2도는 반도체 패케지의 외부방향으로 아크된 다이 캐비티의 확대된 평면도.
*도면의 주요부분에 대한 부호의 설명*
10:반도체 패케지12:다이 캐비티
14:바디16:측면
18:코너22:반도체 다이
24:결합 포스트26:리드
본 발명의 통상 반도체 패케지(semiconductor packages)에 관한 것으로 특히, 외부방향으로 아크된 다이캐비티(outwardly arced die cavity)를 가진 반도체 패케지에 관한 것이다. 반도체 패케지 조립시 종종 직면하는 문제점은 다이 부착 물질이 다이 캐비티 밖으로 유출되어 결합 패드(bond posts)와 결합포스트(bond posts)상에 흐를시에 발생한다. 이 문제점이 와이어 결합 성능에 큰 영향을 미쳐 달성가능한 생산량을 감소시킨다. 이 문제점을 개선하기 위한 선행 기술에 의한 시도는 다소 성공적이었으나 이 문제점을 완전히 제거하지 못했고 또한 그 실행도 어려웠다.
선행 기술의 해결책은 다이 캐비티내에 호(moat)를 형성하는 것이다. 과다한 다이 부착 물질(die attach material)이 캐비티 벽 또는 반도체 다이의 측면까지 흐르기전에 상기 과다한 다이 부착 물질이 상기 호내로 흐르게 하는 것이다. 상기 유형의 호의 사용은 상기 호가 제조 공정에 중요한 변동을 야기시키지 않고 형성될 수도 있는 다른 일체성형 패케지외 에도 압전형 세라믹 패케지에도 성공적이었다.
그러나, 적층형 다층 세라믹 패케지에 상기 호가 형성되기는 매우 어렵다. 상기 유형의 패케지에 호의 구성은 아마도 희망 패케지 공차(desired packge tolerances)가 유지될 수 있도록 배치된 부가적 세라믹층의 사용을 최대한 요구할 것이다. 이로인해 적층형 다층 세라믹 패케지를 제조할시에 어려움도 많고 비용도 증가할 것이다.
다이 부착 물질 유출문제를 해결하는 또다른 선행기술의 방법은 다이 캐비티의 싸이즈를 확대하는 것이었다. 비록 이것이 다이 부착 물질 유출 문제에 도움을 주나, 다이캐비티 싸이즈를 확대하므로 초래되는 기호 논리학상의 문제점이 존재한다. 첫째로, 확대된 다이 캐비티가 부가적인 공간을 필요로 하므로 상기 패케지의 필요한 내부 치수를 유지하기 위해선 더 큰 세라믹 패케지가 필요하다. 둘째로, 상기 캐비티주변에 배치된 반도체 다이와 결합 포스트간에 더 큰 공간이 존재해 결합 와이어의 길이를 증가시키고 신뢰성을 손상시킨다.
[발명의 개요]
따라서, 본 발명의 목적은 다이 부착 물질 유출 문제점을 감소시키는 외부방향으로 아크된 다이 캐비티를 가진 반도체 패케지를 제공하는 것이다.
본 발명의 또다른 목적은 단일 및 다층 세라믹 패케지 양자에 쉽게 사용될 수도 있는 외부방향으로 아크된 다이 캐비티를 가진 반도체 패케지를 제공하는 것이다.
본 발명의 또다른 목적은 최소한의 영역을 필요로 하는 외부방향으로 아크된 다이캐비티를 가진 반도체 패케지를 제공하는 것이다.
상기 및 다른 목적과 잇점은 한 실시예에 의해 본 발명에 의해서 이루어진다. 즉, 상기 실시예의 일부로서, 다수의 측면을 가진 다이 캐비티를 사용하는데, 각 측면이 다이 캐비티의 중심에서 외부 방향으로 아크된다. 상기 구성은 다이 부착 물질 유출로 인한 불량품의 수를 감소시키고 동시에 필요한 최소 다이 캐비티 사이즈를 감소시킨다.
본 발명의 보다 완전한 이해는 첨부된 도면과 관련된이하 상세한 설명을 고려하므로 획득될 것이다.
[발명의 상세한 설명]
제1도가 노출된 다이 캐비티(12)를 가진 반도체 패케지(10)의 확대된 사시도를 도시하는 반면에 , 제2도는 반도체 패케지(10)의 다이 캐비티(12)의 크게 확대된 평면도를 도시한다. 반도체 패케지(10)가 다이 캐비티(12)을 가진 바디(14)를 포함한다.상기 실시예에선, 반도체 패케지(10)의 바디(14)는 세라믹으로 구성되나 종래 기술에서 널리 공지된 많은 다른 물질로 구성될 수도 있다. 세라믹 바디(14)는 일체성형된 압전형 세라믹일 수도 있거나 또는 다수의 세라믹층의 적층일 수도 있다.
다이 캐비티(12)는 고유의 구성이고 4개이 측면(16)을 포함한다. 다수의 코너(18)는 다이캐비티(12)의 각 측면간에 존재한다. 코너(18)는 90도보다 더 큰 각또는 반경에 의해 정의된다. 다이캐비티(12)의 각각의 측면(16)이 다이캐비티(12)의 중심(20)으로부터 외부방향으로 아크된다. 반도체 다이(22)가 다이캐비티(12)에 배치된다.
많은 널리 공지된 다이 부착 물질중 하나가 반도체 다이(22)를 다이 캐비티(12)에 결합시키기 위해 사용된다. 다이 캐비티(12)의 고유의 구성에 의해, 필요한 최소 다이 캐비티 싸이즈가 비교적 작게 유지되며, 동시에 반도체 다이(22)의 결합 패드또는 결합 포스트(24)상에 유출되는 다이 부착 물질을 억제시킨다. 도시된 바와 같이, 상기 구성에 의해, 과도한 다이 부착 물질이 우선적으로 凹부(recesses;28)로 흐르게 하나 그것이 어떠한 해도 끼치지 않는다.
결합 포스트(24)는 다이 캐비티(12) 주변에 배치되고 동일한 구성으로 배열된다. 결합 포스트(24)의 구성에 의해, 다이 캐비티(12)주변에 증가된 수의 결합 포스트(24)의 배치가 허용되고 또한 전체적으로 결합 포스트의 싸이즈가 보다 균일되게 한다. 반도체 다이(22)가 결합 포스트(24)에 선택적으로 와이어 결합되며, 따라서 전기 신호가 반도체 패케지(10)의 바디(14)로부터 연장되는 리드(26)에 릴레이 될 수 있다.

Claims (3)

  1. 각각의 측면이 다이 캐비티의 중심으로부터 외부방향으로 아크되어진 다수의 측면을 가진 다이 캐비티를 포함하는 것을 특징으로 하는 외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지.
  2. 바디와 상기 바디에 배치되며, 각각의 측면이 다이 캐비티의 중심으로부터 외부방향으로 아크되는 다수의 측면을 가진 다이캐비티와; 상기 다이 캐비티 주변에 배치되고 상기 다이 캐비티와 동일한 구성으로 배열되는 다수의 결합 포스트와; 상기 다이 캐비티에 배치되고 상기 다수의 다이 결합포스트에 선택적으로 와이어 결합되는 반도체 다이 및; 상기 바디로부터 연장되고 상기 다수의 결합 포스트에 전기적으로 결합 되어진 다수의 리드를 포함하는 것을 특징으로 하는 집적 회로 페캐지.
  3. 적층형 다층 세라믹 바디와; 상기 바디에 배치되며, 각각의 측면이 다이 캐비티의 중심으로부터 외부방향으로 아크되는 다수의 측면을 가진 다이캐비티와; 상기 다이 캐비티 주변에 배치되고 상기 다이 캐비티와 동일한 구성으로 배열된 다수의 결합 포스트와; 상기 다이 캐비티에 배치되고 상기 다수의 다이 결합 포스트에 선택적으로 와이어 결합되는 반도체 다이 및; 상기 바디로부터 연장되고 상기 다수의 결합 포스트에 전기적으로 연결되어진 다수의 리드를 포함하는 것을 특징으로 하는 집적 회로 페케지.
KR1019890018629A 1988-12-19 1989-12-15 외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적회로 패케지 KR0145079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US286,676 1988-12-19
US07/286,676 US4918512A (en) 1988-12-19 1988-12-19 Semiconductor package having an outwardly arced die cavity

Publications (2)

Publication Number Publication Date
KR900010971A KR900010971A (ko) 1990-07-11
KR0145079B1 true KR0145079B1 (ko) 1998-07-01

Family

ID=23099670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018629A KR0145079B1 (ko) 1988-12-19 1989-12-15 외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적회로 패케지

Country Status (6)

Country Link
US (1) US4918512A (ko)
EP (1) EP0375217B1 (ko)
JP (1) JPH02194549A (ko)
KR (1) KR0145079B1 (ko)
DE (1) DE68912548T2 (ko)
MY (1) MY104244A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864820A (en) * 1971-01-04 1975-02-11 Gte Sylvania Inc Fabrication Packages Suitable for Integrated Circuits
JPS6272133A (ja) * 1985-09-25 1987-04-02 Matsushita Electric Works Ltd チツプキヤリア
GB2195825B (en) * 1986-09-22 1990-01-10 Motorola Inc Integrated circuit package
JPS63221653A (ja) * 1987-03-10 1988-09-14 Sumitomo Electric Ind Ltd Ｉｃパツケ−ジ

Also Published As

Publication number Publication date
MY104244A (en) 1994-02-28
DE68912548T2 (de) 1994-05-19
EP0375217B1 (en) 1994-01-19
DE68912548D1 (de) 1994-03-03
US4918512A (en) 1990-04-17
JPH02194549A (ja) 1990-08-01
EP0375217A1 (en) 1990-06-27
KR900010971A (ko) 1990-07-11

Similar Documents

Publication Publication Date Title
KR950012921B1 (ko) 수지봉지형 반도체장치
JPH0794627A (ja) 半導体装置
KR0145079B1 (ko) 외부방향으로 아크된 다이 캐비티를 구비한 반도체 디바이스 패케지 및 집적회로 패케지
JPH05291467A (ja) リードフレームおよび半導体装置
JPH07147359A (ja) 表面実装型半導体装置
JPH01272144A (ja) 半導体装置とその組立方法
JP2680110B2 (ja) 放熱体を有する半導体装置用パッケージ
JPS58192354A (ja) 半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
KR920007131A (ko) 반도체 장치
JPH02246126A (ja) 半導体装置
US20220157681A1 (en) Integrated circuit package with v-shaped notch creepage structure
JPS6366959A (ja) 多重リ−ドフレ−ム
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JPS6238604A (ja) 圧電発振器
KR0167281B1 (ko) 비엘피 패키지
JP3553349B2 (ja) 高周波用の半導体パッケージと半導体装置
JPH01238152A (ja) 半導体装置
JPS60113958A (ja) 半導体装置
JPS62206860A (ja) 超高周波素子用パツケ−ジ
JPH01108751A (ja) 集積回路装置
JPH02238655A (ja) 半導体パッケージ
JPS59198744A (ja) 樹脂封止型半導体装置
JPH02306657A (ja) 半導体装置
JPH04179256A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120406

Year of fee payment: 15

EXPY Expiration of term