KR0139480B1 - 프로세서간 통신방식 - Google Patents

Abstract

본 발명은 다수의 프로세서를 구비한 시스템에 있어서 각 프로세서간의 데이터 송수신을 신속하면서도 정확하게 실행할 수 있도록 된 프로세서간 통신방식에 관한 것으로서, 제1프로세서와 제2프로세서간에 2진데이터를 송수신하는 통신방식에 있어서, 상기 제1 및 제2프로세서는 2진 데이터 1을 송수신하기 위한 제1송수신포트와 2진 데이터 0을 송수신하기 위한 제2송수신포트를 갖추고, 상기 제1 및 제2프로세서는 제1 및 제2송수신포트가 상호 대응되게 전기적으로 결합되며, 송신측 프로세서는 제1 또는 제2송수신 포트의 레벨을 소정 레벨로 설정함으로써 1비트의 데이터를 전송하고, 수신측 프로세서는 상기 레벨 변환된 포트가 아닌 다른 포트의 레벨을 상기 레벨 변환된 포트의 레벨과 동일하게 설정함으로써 데이터 수신 신호를 송출하며, 상기 송신측 프로세서는 이 데이터 수신신호가 입력된 후에 다음 비트의 데이터를 출력하는 것을 특징으로 한다.

Description

프로세서간 통신방식

제1도는 종래의 프로세서간 통신방식을 설명하기 위한 도면.

제2도는 본 발명의 프로세서간 통신방식에 따른 시스템 구성도.

제3도는 본 발명에 따른 프로세서간 통신방식을 설명하기 위한 도면.

*도면의 주요부분에 대한 부호의 설명

1:마스터 CPU2:슬레이브 CPU

본 발명은 다수의 프로세서를 구비한 시스템에 있어서 각 프로세서간의 데이터 송수신을 신속하면서도 정확하게 실행할 수 있도록 된 통신방식에 관한 것이다.

현재 각종 장치 및 시스템에 있어서는 각종 센서와 입력신호를 근거로 장치 전체를 제어하는 프로세서(또는 마이크로 프로세서)를 채용하고 있는바, 최근에는 장치의 고기능화 및 고성능화를 도모하기 위해 다수의 프로세서를 채용하는 것이 일반화되고 있다.

그리고, 이와 같이 시스템에 다수의 프로세서를 채용하는 경우에는 프로세서간의 데이터 송수신 동작을 원활히 함으로써 프로세서의 작동 효율을 높이는 것이 필요하게 되는바, 이러한 데이타 송수신을 위해 종래에는 비동기 방식과 동기 방식이라 칭하는 방법이 사용되고 있었다.

제1도(A)는 비동기 방식에 따른 전송 데이터포맷을 나타낸 것으로, 이는 프로세서간의 데이터 전송 개시시점과 동료시점을 나타내는 개시비트(start bit)와 정지비트(stop bit) 사이에 데이터를 전송하도록 되어 있다.

또한, 제1도(B)는 동기 방식에 따른 전송 데이터 포맷을 나타낸 것으로, 이는 양 프로세서간의 동기화를 위한 예컨대, 2비트의 동기 비트를 전송한 후에 송신하고자 하는 데이터를 연속적으로 송신하도록 된 것이다.

따라서, 상기한 방식에 있어서, 비동기 방식의 경우에도 데이터를 송수신하는 프로세서의 동작속도가 다른 경우에도 데이터 송신이 가능한 반면에 전송속도가 느리다는 단점이 있게 되고, 동기방식의 경우에는 전송 데이터 속도는 빠른 반면에 양 프로세서의 처리속도 특히 수신측 프로세서의 처리속도가 송신측 프로세서의 처리속도 보다 빨라야 되는 문제점이 있게 된다.

이 때문에, 최근에는 상술한 동기 방식과 비동기 방식의 장점을 갖는 여러가지 통신방식이 제안되고는 있으나, 아직 만족할 만한 수준의 것이 개발되지 않은 실정이다.

이에, 본 발명은 상기한 사정을 감안해서 창출된 것으로서, 양 프로세서 사이의 동작 속도와는 무관하게 데이터를 송수신할 수 있음을 물론, 동기방식에 비해 그 송수신 속도를 향상시킬 수 있는 프로세서간 통신 방식을 제공함에 그 목적이 있다.

상기 목적을 실현하기 위한 본 발명에 따른 프로세서간 통신방식은 제1프로세서와 제2프로세서간에 2진 데이터를 송수시하는 통신방식에 있어서, 상기 제1 및 제2프로세서는 2진 데이터 1을 송수신하기 위한 제1송수신 포트와 2진 데이터 0을 송수신하기 위한 제2송수신 포트를 갖추고, 상기 제1 및 제2프로세서는 제1 및 제2송수신포트가 상호 대응되게 전기적으로 결합되며, 송신측 프로세서는 제1 또는 제2송수신 포트의 레벨을 소정 레벨로 설정함으로써 1비트의 데이터를 전송하고, 수신측 프로세서는 상기 레벨변환된 포트가 아닌 다른 포트의 레벨을 상기 레벨변환된 포트의 레벨과 동일하게 설정함으로서 데이터 수신신호를 송출하며, 상기 송신측 프로세서는 이 데이터 수신신호가 입력된 후에 다음 비트의 데이터를 출력하는 것을 특징으로 한다.

즉, 상기한 구성에 의하면, 데이터 송수신이 프로세서간의 대화형으로 진행되므로 데이터를 송수신하는 양프로세서의 속도와 무관하게 데이터를 송수신할 수 있게 되고, 특히 데이터 송수신 속도가 프로세서의 처리속도와 동일하게 유지되므로 고속 통신이 가능해지게 된다.

이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

제2도는 본 발명에 따른 1실시예로서, 마스터 CPU(1)와 슬레이브 CPU(2) 사이의 데이터 송수신에 본 발명을 적용한 경우를 나타낸 것이다.

본 발명에 의하면 데이터를 송수신하게 되는 CPU에는 2개의 송수신 포트(SDA,SCL)가 갖추어지게 되고, 각 포트는 2진 데이터 1과 0을 송수신하기 위한 포트로서 사용된다.

그리고, 송신측 프로세서가 1비트의 데이터를 송신하기 위한 하나의 포트를 예컨대 하이레벨에서 로우레벨로 레벨변경하게 되면, 수신측 프로세서는 그 레벨변경된 포트가 아닌 다른 포트의 레벨을 레벨변경된 포트의 레벨과 동등하게 로우레벨로 설정함으로서 데이타가 수신되었음을 나타내는 수신완료신호를 출력하게 되고, 송신측 포트는 이 수신완료 신호가 입력된후 다시 로우레벨로 천이된 포트를 하이레벨로 셋트함으로서 1비트 데이터의 송신 동작을 완료하게 된다.

즉, 송신측 CPU가 데이터를 송신하기 위해 송수신 포트의 레벨을 변경시키면, 수신측 프로세서는 레벨이 변경되지 않은 포트의 레벨을 레벨별경된 포트의 레벨을 동일하게 설정함으로써 송신완료신호를 송신하고, 또한 송신측 프로세서는 포트 (SDA)나 포트(SCL)중 어느것의 레벨을 변경시키는 가에 따라 1 또는 0을 전송하게 된다.

제3도는 상기한 동작의 일례로서, 예컨대 마스터 CPU(1)가 슬레이브 CPU(2)측으로 1000010의 8비트 데이터를 전송하는 경우를 나타낸 파형도이다.

데이터를 송신하고자 하는 경우에, 마스터 CPU(1)는 우선 SDA포트의 레벨을 L레벨로 변경함으로써 슬레이브 CPU(2)측으로 개시비트(start bit)를 출력하고, 슬레이브 CPU(2)는 데이터가 입력되지 않은 포트인 SCL 포트를 SDA 포트와 같은 L레벨로 설정함으로써 데이터가 수신되었음을 나타내는 데이터를 마스터 CPU(1)측으로 송출하게 된다.

그리고 이와같이 수신완료 데이터가 입력되면, 마스터 CPU(1)는 SDA포트를 처음상태인 H레벨로 복귀시키고, 이에따라 슬레이브 CPU(2)가 SCL포트를 H레벨 복귀시킴으로 1비트의 개시비트 송수신 동작이 완료되게 된다.

이어, 마스터 CPU(1)는 슬레이브 CPU(2)의 SCL포트가 H레벨로 되면, 제3도에 나타낸 바와같이 2진데이터 0을 전송할 때는 SDA포트, 1을 전송할때는 SCL포트의 레벨을 L레벨로 우선적으로 설정하고, 그 이후에는 상기 개시비트의 송수신동작과 마찬가지로 상호 SDA포트와 SCL포트의 레벨을 연동시켜 변경함으로써 데이터 송수신을 실행하게 된다.

그리고, 데이터 송수신이 완료된 후에는 SDA포트를 L레벨로 설정하여, 상기 개시비트의 동작과 마찬가지로 정지비트(stop bit)를 송수신함으로써 8비트의 데이터 송수신을 완료하게 된다.

또한, 슬레이브 CPU(2)에서 마스터 CPU(1)측으로의 데이터 송신도 상기한 방법과 동일한 방법으로 이루어지게 된다.

따라서, 상기한 방식에 의하면 데이터 송수신이 프로세서간의 대화방식으로 이루어지게 되므로, 데이터를 송수신하는 프로세서의 처리속도에 관계없이 데이터를 송수신할 수 있게 된다.

또한, 상기한 방식에 있어서는 비록 처리속도가 늦은 프로세서의 동작속도에 의해 데이터 송수신 속도가 제한되기는 하지만, 송수신 속도가 프로세서의 처리속도 수준으로 유지되게 되므로, 종래의 동기방식에 비해서도 그 송수신속도를 향상시킬 수 있게 된다.

이상 설명한 바와같이 본 발명에 의하면, 프로세서의 속도와 무관하게 데이터를 송수신할 수 있고, 또한 송수신 속도를 향상시킬 수 있도록 된 프로세서간 통신방식을 실현할 수 있게 된다.

또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형실시할 수 있다.

Claims (1)

1. 제1프로세서와 제2프로세서간에 2진데이터를 송수신하는 통신방식에 있어서, 상기 제1 및 제2프로세서는 2진 데이터 1을 송수신하기 위한 제1송수신포트와 2진 데이터 0을 송수신하기 위한 제2송수신포트를 갖추고, 상기 제1 및 제2프로세서는 제1 및 제2송수신포트가 상호 대응되게 전기적으로 결합되며, 송신측 프로세서는 제1 또는 제2송수신 포트의 레벨을 소정 레벨로 설정함으로써 1비트의 데이터를 전송하고, 수신측 프로세서는 상기 레벨변환된 포트가 아닌 다른 포트의 레벨을 상기 레벨변환된 포트의 레벨과 동일하게 설정함으로써 데이터 수신신호를 송출하며, 상기 송신측 프로세서는 이 데이터 수신신호가 입력된 후에 다음 비트의 데이터를 출력하는 것을 특징으로 하는 프로세서간 통신방식.