KR890003026Y1 - 단일 포트 제어 병렬 인터페이스 장치 - Google Patents

단일 포트 제어 병렬 인터페이스 장치 Download PDF

Info

Publication number
KR890003026Y1
KR890003026Y1 KR2019850015739U KR850015739U KR890003026Y1 KR 890003026 Y1 KR890003026 Y1 KR 890003026Y1 KR 2019850015739 U KR2019850015739 U KR 2019850015739U KR 850015739 U KR850015739 U KR 850015739U KR 890003026 Y1 KR890003026 Y1 KR 890003026Y1
Authority
KR
South Korea
Prior art keywords
processor
data
busy
latch
state
Prior art date
Application number
KR2019850015739U
Other languages
English (en)
Other versions
KR870008833U (ko
Inventor
이승훈
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850015739U priority Critical patent/KR890003026Y1/ko
Publication of KR870008833U publication Critical patent/KR870008833U/ko
Application granted granted Critical
Publication of KR890003026Y1 publication Critical patent/KR890003026Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

내용없음.

Description

단일 포트 제어 병렬 인터페이스 장치
제1도는 본 고안 병렬 인터페이스 장치의 블록구성도.
제2도는 제1도 장치의 데이타 송수신시의 파형도.
제3도 (a), (b)는 처리기(A, B)의 수행 과정을 도시한 유통도.
제4도 (a)는 종래 병렬 인터페이스 장치의 블록 구성도, (b)는 종래 병렬 인터페이스 장치의 데이타 송수신시의 파형도.
본 고안은 처리기와 처리기 사이에서 데이타 전송을 하기 위한 병렬데이타 전송 인터페이스 장치에 관한 것이며, 특히 병렬 인터페이스에서 상호 확인 데이타 전송포트를 단일 포트로 하도록한 단일포트 제어 병렬 인터페이스 장치에 관한 것이다.
종래에는 제4도 (a), (b)와 같이 처리기(A)측과 처리기(B)측을 데이타 스트로브(31), 8비트의 데이타버스(32), 악크(ACK) (33) 및 비지(BUSY) (34) 등의 데이타 신호를 전송하기 위하여 병렬 인터페이스를 사용하여 먼저 데이타 포트에 8비트의 데이타버스(32)를 랫치시키고 처리기(B)가 데이타를 받을수 있는 가의 확인을 비지(BUSY)라인(34)을 검사하여 행하고 처리기(B)가 준비상태인 경우 데이타 신호를 전송하도록하나, 준비상태가 아닐 경우에는 전송이 불가능하므로 전송 가능할때까지 계속 비지(BUSY) 라인(34)을 수용한다.
이후 처리기(B)가 준비상태가 되면 처리기(A)는 데이타 스트로브라인(31)을 통해 처리기(B)에 데이타 송신을 알리로 악크라인(33)을 통해서 항상 데이타 수신이 처리기(B)에 잘 이루어 졌는가를 확인한다.
이러한 데이타 송수신 관계를 제4도 (b)를 참조하여 설명하면 제4도 (b)(C)에서와 같이 비지라인(34)의 비지신호가 검출되면 제4도 나(a)와 같은 데이타 스트로브 신호를 데이타 스트로브라인(31)을 통하여 처리기(A)에서 처리기(B)측으로 보내고 제4도 나(b)와 같은 데이타를 송신하게 된다.
이후 악크라인(33)을 통해서 제4도 (b)(d)와 같은 악크신호로서 수신이 잘이루어 졌음을 확인하게 되는 것이나, 처리기(A)에서는 처리기(B)의 상태를 악크라인(33) 및 비지라인(34)의 두개 라인으로서 검사하여야 하므로 처리기(A, B)사이에는 각각 2개의 포트가 필요하게 되어 소형 데이타 처리 시스템에 적합하지 못하다는 단점이 있다.
본 고안은 이러한 종래의 단점을 없이하도록 악크라인과 비지라인을 동일 포트로서 구성하므로서 병렬 데이타 인터페이스 장치를 소형화하여 소형 데이타 처리 시스템에 활용할수 있도록 한 단일포트 제어 병렬 인터페이스장치를 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하면서 본 고안의 구성, 작용효과를 설명하면 다음과 같다.
처리기(A)측에 데이타 스트로브 출력포트(1), 8비트데이타 출력 랫치(2) 및 비지/악크 제어상태 입력포트 랫치(3)를 설치하고, 처리기(B)측에 데이타 스트로브 입력포트(4), 8비트 데이타 입력랫치(5) 및 비지/악크 제어상태 출력포트 랫치(6)를 설치하여 처리기(A)와 처리기(B)를 비지/악크 제어상태 포트랫치(3,6)를 단일라인으로 연결하되, 처리기(A)측에서는 비지/악크 제어상태 포트랫치(3,6)이 "로우"인 경우에는 처리기(B)가 비지상태로 인식하도록 하고 "하이"인 경우에는 처리기(B)가 준비상태로 인식하여 전송데이타는 8비트 데이타랫치 (2,4)를 통하여 송수신하도록하며, 데이타 송신 종료점에서 데이타 스트로브 출력포트(1)를 "로우" 상태로 한다음 다시 비지/악크 제어상태 입력 포트랫치(3)의 상태를 검출하도록 함과 동시에 처리기(B)측에서는 데이타 수신종료 싯점에서 비지/악크 제어상태 출력포트랫치(6)에 소정시간 동안 "로우" 상태가 되도록하여된 구성으로서 이러한 구성의 작용효과는 먼저 처리기(A)는 1바이트 데이타를 처리기(B)에 전송하기 위하여 악크/비지라인(1')을 검사하여 "로우"이면 처리기(B)가 준비상태에 있지 않음을 확인하므로서 악크/비지라인(1')이 "하이" 상태가 될때까지 기다린다.
이후 악크/비지라인(1')이 "하이" 상태가 되면 처리기(A)는 데이타 버스(2')에 8비트 데이타를 랫치시키고, 제2도 가와같은 데이타 스트로브 신호를 처리기(B)에 보낸다.
처리기(B)에서는 데이타 스트로브 신호를 수신하면 데이타버스(2')에서 제2도 나와 같은 데이타를 읽어들여 처리한후 악크/비지라인(1')을 제2도 다와 같이 소정시간 동안 "로우" 상태로 한다.
따라서 처리기(A)측에서는 이러한 데이타 전송직후 악크/바지라인(1')의 로우상태로서 처리기(B)에서 데이타를 정확히 수신하였음을 확인하게 되는 것이다.
이러한 처리기(B)및 처리기(A)의 처리 과정을 유통도로 나타내면 제3도 (a), (b)와 같다.
제3도 (a)에서는 처리기(A)측의 작동유통도가 도시되어 있는데 처리기(A)에서는 비지/악크라인(1')이 "로우"인가를 검사하여 "로우"가 아니면 전송데이타 신호를 데이타 랫치(2)에 출력시키고, 소정시간 동안 데이타 스트로브 포트(1)를 "로우"로 한다음, 데이타를 전송한후 비지/악크포트랫치(3)가 "로우" 인가를 검사하여 "로우"이면 시작단계로 되돌아가도록 하고 있는 작동상태를 도시하고 있다.
또한 제3도 (b)에서는 처리기(B)측의 작동유통도가 도시되어 있는데 처리기(B)에서는 데이타 스트로브 신호가 입력되는 데이타랫치(5)에서 데이타를 수신하고 데이타수신 직후에 비지/악크포트(6)를 소정시간동안 "로우"로한 다음 처리기(B)가 사용중이면 비지/악크포트(6)를 로우로 유지 시키고 사용중이 아니면 비지/악크포트(6)를 "하이"로 하도록 한후 다시 최초단계로 되돌아 가도록 하고 있다.
따라서 데이타 전송시점은 처리기(A)에서 보다도 처리기(B)에서 읽어 들이는 싯점을 중심으로하여 결정된다.
이상에서 설명된 바와 같이 본고안에 의하면 오동작없이 처리기들 사이의 병렬인터페이스를 간단히 할수 있으므로 소형 처리 시스템등에 적합한 것이다.

Claims (1)

  1. 처리기(A)측에 데이타 스트로브 출력포트(1), 8비트데이타 출력 랫치(2) 및 비지/악크 제어상태 입력포트랫치(3)를 설치하고, 처리기(B)측에 데이타 스트로브 입력포트(4), 8비트 데이타 입력랫치(5) 및 비지/악크제어상태 출력포트 랫치(6)를 설치하여 처리기(A)와 처리기(B)를 바지/악크 제어상태 포트랫치(3,6)를 단일라인으로 연결하되, 처리기(A)측에서는 비지/악크 제어상태 포트랫치(3,6)이 "로우"인 경우에는 처리기(B)가 비지상태로 인식하도록 하고 "하이"인 경우에는 (B)가 비지 상태로 인식하여 전송데이타는 8비트 데이타 랫치(2,4)를 통하여 송수신하도록하며, 데이타 송신 종료점에서 데이타 스트로브 출력포트(1)를 "로우" 상태로 한다음 다시 비지/악크 제어상태 입력 포트랫치(3)의 상태를 검출하도록 함과 동시에 처리기(B)측에서는 데이타 수신종료 싯짐에서 비지/악크 제어상태 출력포트 랫치(6)에 소정시간 동안 "로우"상태가 되도록하여된 단일포트 제어 병렬 인터페이스 장치.
KR2019850015739U 1985-11-28 1985-11-28 단일 포트 제어 병렬 인터페이스 장치 KR890003026Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850015739U KR890003026Y1 (ko) 1985-11-28 1985-11-28 단일 포트 제어 병렬 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850015739U KR890003026Y1 (ko) 1985-11-28 1985-11-28 단일 포트 제어 병렬 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR870008833U KR870008833U (ko) 1987-06-13
KR890003026Y1 true KR890003026Y1 (ko) 1989-05-13

Family

ID=19246774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850015739U KR890003026Y1 (ko) 1985-11-28 1985-11-28 단일 포트 제어 병렬 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR890003026Y1 (ko)

Also Published As

Publication number Publication date
KR870008833U (ko) 1987-06-13

Similar Documents

Publication Publication Date Title
US5122794A (en) Dual master implied token communication system
US4988990A (en) Dual master implied token communication system
US5166678A (en) Dual master implied token communication system
KR930009284A (ko) 멀티프로세서 통신 시스템에서의 데이타 충돌 검출을 위한 장치 및 방법
EP0288650B1 (en) Protocol and apparatus for a control link between a control unit and several devices
JPH0691513B2 (ja) データ伝送誤り検出方式
KR890003026Y1 (ko) 단일 포트 제어 병렬 인터페이스 장치
EP0370780B1 (en) A communication command control system between CPUs
SU1410044A1 (ru) Модуль вычислительной системы
DE69022050D1 (de) Hybrides datenkommunikationssystem.
KR100208229B1 (ko) 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치
JPH05303540A (ja) 情報処理装置
JPH07131504A (ja) データ転送装置
JP2623816B2 (ja) 信号伝送方式
KR100199029B1 (ko) 펜티엄 프로세서를 위한 인터럽트 제어기
JP2671426B2 (ja) シリアルデータ転送方法
JPS61270952A (ja) デ−タ伝送方式
KR920000701Y1 (ko) 자기고장 진단기능을 구비한 인터페이스장치
KR920001815B1 (ko) 인터럽트 버스의 동기방법
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
KR940006296Y1 (ko) 2개의 cpu간 데이타 전송회로
KR910015931A (ko) 메모리공유 다중프로세서 시스템
JPS63268053A (ja) バス制御装置
JPS6117425B2 (ko)
JPH03222543A (ja) バス転送応答方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee