KR100562117B1 - 비동기 전송 장치와 동기식 데이터 처리 장치간의 통신을위한 동기화 장치 - Google Patents

Abstract

본 발명은 비동기 전송 장치와 동기식 데이터 처리 장치간의 통신을 위한 동기화 장치에 있어서, 비동기 통신 규격의 비동기 데이터를 송신 및 수신하는 상기 비동기 전송 장치와, 상기 비동기 전송 장치와 동기를 맞추기 위한 기준 클럭을 출력하며, 동기 데이터를 송신 및 수신하는 상기 동기식 데이터 처리 장치와, 상기 비동기 전송 장치로부터 비동기 데이터를 수신하고 소정 제어 신호에 따라 상기 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하는 수신부와, 상기 동기식 데이터 처리 장치로부터 동기 데이터를 수신하고, 소정 제어 신호에 따라 상기 동기 데이터를 상기 비동기 전송 장치로 전달하는 송신부와, 상기 동기식 데이터 처리 장치로부터 기준 클럭을 수신하는 기준 클럭 수신부와, 상기 비동기 데이터의 시작 비트가 상기 수신부에 입력될 때마다 상기 수신된 기준 클럭을 이용해 상기 비트 전송 기준이 되는 보오 레이트 클럭을 재발생하는 클럭 발생부와, 상기 발생된 보오 레이트 클럭에 따라 상기 수신부에 수신된 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하도록 제어하고, 상기 송신부에 수신된 동기 데이터를 상기 비동기 전송 장치로 전달하도록 제어하는 제어부을 포함한다.

비동기 전송 장치, 동기식 데이터 처리 장치, 동기화 장치

Description

비동기 전송 장치와 동기식 데이터 처리 장치간의 통신을 위한 동기화 장치{APPARATUS OF SYNCHRONIZING FOR COMMUNICATING BETWEEN ASYNCHRONOUS TRANSMISSION AND SYNCHRONOUS DATA PROCESSING MODULE}

도 1은 종래 기술에 따른 컴퓨터와 디지털 신호 처리 프로세서간의 통신 장치의 블록 구성도

도 2는 종래 기술에 따른 컴퓨터와 디지털 신호 처리 프로세서간의 통신 시 디지털 프로세서의 오버 샘플링 방법을 설명하기 위한 도면

도 3은 본 발명의 실시 예에 따른 컴퓨터와 디지털 신호 처리 프로세서간의 통신 장치의 블록 구성도

도 4는 컴퓨터와 디지털 신호 처리 프로세서간의 통신 시 슬립 현상이 일어나게 되는 원인을 설명하기 위한 예시도

도 5는 컴퓨터와 디지털 신호 처리 프로세서간의 통신 시 슬립 현상이 나타난 예를 보여주는 도면

본 발명은 비동기 전송 장치와 동기식 데이터 처리 장치인 디지털 신호 처리 프로세서간의 통신을 위하여 동기화를 위한 동기화 장치에 관한 것으로, 특히 디지털 신호처리 프로세서 외부에서 해당 디지털 신호처리 프로세서와의 동기를 맞추는 동기화 장치에 관한 것이다.

일반적으로 시스템 설계 시 가장 중요한 것은 시스템을 효과적으로 제어하는 방법을 찾는 것이다. 최근 시스템에서는 컴퓨터(PC : Personal Computer,'이하 PC라 칭함')는 비동기 전송 장치로 동기식 장치인 디지털 프로세서(DSP : Digital Signal Processor, '이하 DSP라 칭함')와 통신을 통해 주변 디바이스들을 제어하도록 하고 있다. 따라서, 두 장치간의 동기를 맞추는 것이 중요한데 이를 위한 종래의 기술은 다음과 같다.

종래 기술에 따르면 PC와 DSP 간의 통신 방법 중의 하나로 직렬통신 전용칩(예컨대 z85c30)을 사용한 동기화를 이용해 통신하는 방법이 가장 일반적으로 이용되고 있다. 상기한 바와 같이 PC와 DSP간에 상기 직렬통신 전용칩을 사용하여 통신하는 방법은 구현하기 쉽지만 시스템의 단가가 비싸지고 사이즈가 커지는 단점이 있다.

한편, PC와 DSP 간의 동기화 통신을 위한 다른 방법으로 DSP의 오버 샘플링을 이용한 통신 방법이 이용되고 있다.

도 1은 종래 기술에 따른 PC와 DSP간의 통신 장치의 블록 구성도이다. 그리고 도 2는 종래 기술에 따른 PC와 DSP간의 통신 시 DSP의 오버 샘플링 방법을 설명 하기 위한 도면이다.

먼저 도 1을 참조하면 DSP(150)는 수신부(152), 동기신호 수신부(154), 송신부(156), 제어부(158)로 구성된다. 상기 DSP(150)는 오버 샘플링 방법을 이용하여 RS232드라이버(100)를 통해 PC로부터 수신되는 수신데이터를 전달받고 송신데이터를 PC로 전달한다. 이때 RS232드라이버(100)는 비동기 통신 방식 모듈이고 DSP(150)는 동기 통신 방식을 이용한다. 따라서 DSP(150)는 RS232드라이버(100)와 통신 시 RS232드라이버(100)로부터 수신되는 데이터의 시작 비트를 모니터링해야 한다. DSP(150)는 오버 샘플링 방법을 사용하여 시작 비트를 효과적으로 모니터링 할 수 있다.

DSP(150)의 오버 샘플링 방법을 설명하기 위해 도 2를 참조하면, DSP(150)는 입력되는 데이터를 샘플링 클럭을 이용하여 16배 혹은 그 이상으로 샘플링하여 그 중간값으로 선택한다. 따라서 DSP(150)는 입력되는 데이터의 시작비트를 소실시킬 확률이 거의 없으므로 동기를 맞추어 통신을 할 수 있다. 따라서 예를 들어 송신측 데이터 속도를 11500bps(bit per second)로 선택하였다면 수신측 데이터 속도는 115200×16으로 선택하면 된다. 그러나 수신측 데이터 속도를 16배로 선택하면 송신측 또한 16배의 속도로 변함을 확인할 수 있다. 따라서 PC와 DSP간의 통신 시 상기한 바와 같은 DSP(150)의 오버 샘플링 방법을 이용하면 DSP(150)는 1대의 PC와 통신을 할 수밖에 없다.

따라서 본 발명의 목적은 비동기 전송 장치인 PC와 동기식 데이터 처리 장치인 DSP간의 통신 시 직렬통신 전용칩을 사용하지 않아도 PC와 DSP 사이에 효과적인 통신이 이루어지도록 하여 제조 비용을 감소시키는 PC와 DSP간의 통신을 위한 장치를 제공하는데 있다.

본 발명의 다른 목적은 비동기 전송 장치인 PC와 동기식 데이터 처리 장치인 DSP간의 통신 시 DSP에서 동기를 맞추지 않고 DSP 외부에서 동기를 맞추어 PC와 DSP 사이에 효과적인 통신이 이루어지도록 하기 위한 PC와 DSP간의 통신을 위한 장치를 제공함에 있다.

삭제

상기한 목적에 따라 본 발명은 비동기 전송 장치와 동기식 데이터 처리 장치간의 통신을 위한 동기화 장치에 있어서, 비동기 통신 규격의 비동기 데이터를 송신 및 수신하는 상기 비동기 전송 장치와, 상기 비동기 전송 장치와 동기를 맞추기 위한 기준 클럭을 출력하며, 동기 데이터를 송신 및 수신하는 상기 동기식 데이터 처리 장치와, 상기 비동기 전송 장치로부터 비동기 데이터를 수신하고 소정 제어 신호에 따라 상기 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하는 수신부와, 상기 동기식 데이터 처리 장치로부터 동기 데이터를 수신하고, 소정 제어 신호에 따라 상기 동기 데이터를 상기 비동기 전송 장치로 전달하는 송신부와, 상기 동기식 데이터 처리 장치로부터 기준 클럭을 수신하는 기준 클럭 수신부와, 상기 비동기 데이터의 시작 비트가 상기 수신부에 입력될 때마다 상기 수신된 기준 클럭을 이용해 상기 비트 전송 기준이 되는 보오 레이트 클럭을 재발생하는 클럭 발생부와, 상기 발생된 보오 레이트 클럭에 따라 상기 수신부에 수신된 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하도록 제어하고, 상기 송신부에 수신된 동기 데이터를 상기 비동기 전송 장치로 전달하도록 제어하는 제어부를 포함한다.
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 3은 본 발명의 실시 예에 따른 PC와 DSP간의 통신을 위한 장치의 블록 구성도이다.

도 3을 참조하면, 본 발명의 실시 예에 따른 PC와 DSP간의 통신을 위한 장치는 PC, RS232드라이버(300), 동기화 모듈(350), DSP로 구성된다.

PC는 데이터를 비동기 통신 규격인 RS232C 포맷에 맞추어 RS232드라이버(300)로 출력한다.

RS232드라이버(300)는 PC로부터 비동기 데이터가 입력되면 입력된 비동기 데이터를 동기화 모듈(350)로 전달하고, 동기화 모듈(350)로부터 송신데이터가 입력되면 PC로 송신데이터를 전달한다.

동기화 모듈(350)은 EPLD(Erasable Programable Logic Device)를 이용한 동기화 로직으로 구현될 수 있으며, RS232드라이버(300)로부터 비동기 데이터를 전달받아 동기를 맞춘 후 DSP로 출력한다.

이를 위한 상세한 구성은 다음과 같다. 동기화 모듈(350)은 수신부(325), 동기화 모듈 제어부(354), 클럭 발생부(356), DSP 기준 클럭 수신부(358), 송신부(360)를 포함한다.

그 구성 부분을 상세히 살펴보면, 수신부(352)는 상기 RS232드라이버(300)로부터 비동기 데이터 신호를 수신하고 동기화 모듈 제어부(354)의 제어 신호에 따라 수신된 비동기 데이터 신호를 DSP로 전달한다. 송신부(360)는 DSP로부터 동기 데이터 신호를 수신하고 동기화 모듈 제어부(354)의 제어 신호에 따라 수신된 동기 신호를 RS232 드라이버로 전달한다.

DPS 기준 클럭 수신부(358)는 DSP로부터 DSP 기준 클럭을 수신한다.

클럭 발생부(356)는 동기화 모듈 제어부(354)의 제어에 따라, DSP 기준 클럭 수신부(358)가 수신한 DSP 기준 클럭를 이용해서 보오 레이트(Baud rate)클럭을 발생시킨다. 여기서 보오 레이트 클럭은 비트 전송 기준이 되는 신호 클럭으로 본 발명에서는 수신부(352)가 수신한 비동기 데이터 신호를 DSP로 전달시 동기를 맞추기 위한 것이다. 즉, 보오 레이트 클럭은 상기 DSP 기준 클럭에 동기화된다.

동기화 모듈 제어부(354)는 송신부(360)에 전달된 동기 데이터 신호를 RS232 드라이버(300)로 전달한다. 또한 동기화 모듈 제어부(354)는 수신부(352)에 입력된 비동기 데이터 신호를, DSP 기준 클럭 수신부(358)에 수신된 DSP 기준 클럭을 사용하여 클럭 발생부(356)를 통해 발생시키는 보오 레이트 클럭에 따라 송신한다. 이 과정을 통해 보오 레이트 클럭과 상기 수신부(352)의 비동기 데이터가 동기화된다. 따라서, 비동기 데이터는 DSP와도 동기화가 된다.

이와 같은 장치를 통해, 비동기 장치와 동기 데이터 처리 장치간의 동기를 맞추어 주는 것이 가능하지만, 실험적인 결과를 통해 상기 두 장치간의 동기에는 슬립현상이 발생함을 알 수 있다.

도 4는 PC와 DSP간의 통신 시 슬립 현상이 일어나게 되는 원인을 설명하기 위한 예시도이고, 도 5는 PC와 DSP간의 통신 시 슬립 현상이 나타난 예를 보여주는 도면이다.

도 4를 참조하면, 도 4의 (a)는 DSP의 데이터 입력의 반주기가 4.340275us인데 반해 도 4의 (b)에서 DSP 기준 클럭을 이용하여 생성된 보오 레이트 클럭의 반주기는 4.3358us임을 알 수 있다. 상기한 바와 같이 데이터 입력 반주기와 보오 레이트 클럭 반주기의 오차가 발생하면 PC와 DSP간의 동기가 맞지 않게 되는데 이와 같은 현상을 슬립현상이라고 한다. 예컨대 도 5를 참조하면, 데이터와 보오레이트 클럭 간의 오차로 인해 동기가 맞지 않아서 생기는 슬립현상을 보여준다.

상기한 바와 같은 슬립 현상은 초기에는 문제가 되지 않으나, 그 데이터 전송의 양이 많아지면 그 오차가 점점 커지게 되므로 동기화에 있어서 큰 문제가 될 수 있다. 따라서 본 발명에서는 상기와 같은 슬립현상을 막기 위해, 본 발명에 따른 동기화 장치로의 비동기 데이터의 입력 시 데이터의 시작 비트가 입력 될 때 마다 상기의 보우 레이트 클럭을 재발생하여 슬립 현상이 확대되는 것을 방지한다.

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 비동기 전송 장치인 PC와 동기식 데이터 처리 장치인 DSP간의 통신 시 직렬통신 전용칩을 사용하지 않아도 PC와 DSP 사이에 동기화된 통신이 이루어지도록 하는 효과가 있다. 따라서 본 발명은 제조 비용을 감소시키는 PC와 DSP간의 동기화된 통신 제공하는 효과가 있다. 또한, 본 발명은 PC와 DSP간의 통신 시 DSP에서 동기를 맞추지 않고 DSP 외부에서 동기를 맞추어 PC와 DSP 사이에 동기화된 통신이 이루어지도록 하는 효과가 있다.

Claims (3)

1. 비동기 전송 장치와 동기식 데이터 처리 장치간의 통신을 위한 동기화 장치에 있어서,

   비동기 통신 규격의 비동기 데이터를 송신 및 수신하는 상기 비동기 전송 장치와,

   상기 비동기 전송 장치와 동기를 맞추기 위한 기준 클럭을 출력하며, 동기 데이터를 송신 및 수신하는 상기 동기식 데이터 처리 장치와,

   상기 비동기 전송 장치로부터 비동기 데이터를 수신하고 소정 제어 신호에 따라 상기 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하는 수신부와,

   상기 동기식 데이터 처리 장치로부터 동기 데이터를 수신하고, 소정 제어 신호에 따라 상기 동기 데이터를 상기 비동기 전송 장치로 전달하는 송신부와,

   상기 동기식 데이터 처리 장치로부터 기준 클럭을 수신하는 기준 클럭 수신부와,

   상기 비동기 데이터의 시작 비트가 상기 수신부에 입력될 때마다 상기 수신된 기준 클럭을 이용해 상기 비트 전송 기준이 되는 보오 레이트 클럭을 재발생하는 클럭 발생부와,

   상기 발생된 보오 레이트 클럭에 따라 상기 수신부에 수신된 비동기 데이터를 상기 동기식 데이터 처리 장치로 전송하도록 제어하고, 상기 송신부에 수신된 동기 데이터를 상기 비동기 전송 장치로 전달하도록 제어하는 제어부로 이루어짐을 특징으로 하는 동기화 장치.
2. 삭제
3. 삭제

Images