KR100289187B1 - 동기문자신호의제어방법및장치 - Google Patents

Abstract

본 발명은 동기 문자신호의 제어방법 및 장치에 관한 것으로서, 컴퓨터 시스템의 데이터 전송방식인 RS-232C의 제어 신호를 이용하여, 동기 문자신호를 사용하는 시리얼 통식방식인 코인 메카니즘을 제어함으로써, 상호 통신 방식이 상이한 두 장치간의 데이터 전송을 효과적으로 수행하도록 한 것이다.

이와 같은 동기 문자신호의 제어방법은, 컴퓨터 시스템의 데이터 라인을 통해 전송되는 데이터의 스타트 비트를 검출함과 아울러 동기 문자신호를 발생하도록 소정의 제어신호를 인가하는 단계; 제어신호가 인가되면 명령어로 인식하여, 발생된 동기 문자신호를 코인 메카니즘에 전송함과 아울러, 데이터를 소정 비트 지연 시킨후에 코인 메카니즘에 전송하고, 제어신호가 인가되지 않는 경우에는, 데이터를 지연 동작없이 코인 메카니즘에 전송하는 단계를 포함함으로써 달성된다.

Description

동기 문자신호의 제어방법 및 장치

본 발명은 비동기 시리얼 방식인 RS-232C 제어신호를 이용한 동기 문자 (SYNC : Synchronous character)신호의 제어방법 및 장치에 관한 것이다.

일반적으로, 동전 및 각종 카드를 결재하여 증명서등을 발급하는 코인 메카니즘(Coin Mechanism)은, 데이터가 저장되는 호스트 컴퓨터와 명령 동기용 시리얼 통신방식을 사용하여 요금 처리를 수행한다. 다시말해, 호스트 컴퓨터에서 코인 메카니즘으로의 데이터 전송은, 명령어와 데이터를 구분하기 위하여 동기 문자 신호를 사용한다.

이러한 코인 메카니즘의 동기 문자 신호를 이용한 시리얼 통신방식은, 명령어의 스타트 비트(Start bit)보다 동기 문자 신호가 먼저 인가되어야 하고, 1바이트 정도의 시간 후에 오프(off)되어야 한다.

이와 같은 동기 문자신호의 타이밍을 도 1에 도시하고 있다.

먼저, 송신측에서 송신 명령어 및 데이터(a)를 수신측으로 전송하며, 이때 명령어 및 데이터의 단위는 비트(bit)로 구성된다.

이에 따라, 수신측에서는 비트의 단락을 시간적으로 식별하지 않으면 전송된 데이터를 이용할 수가 없기 때문에, 송신측에서는 비트의 단락을 식별하기 위한 동기 문자신호(SYNC)(b)를 함께 전송한다.

즉, 동기 문자를 이용한 통신은 동기식 전송에 있어서 수신측이 송신측과 계속적으로 동기를 유지하기 위하여, 실제 데이터가 전송되기 전에 동기 유지를 위한 특별한 문자가 하나 혹은 둘 정도 전송되어야 한다.

상기 동기 문자의 길이는 보통의 문자와 구별되며, 일단 한 동기문자가 전송되면 수신측은 이 동기문자를 인식하고 동기를 취하게 된다. 실제 데이터 전송은 이후에 수행된다.

다시 말해, 전송 메시지 전체를 통해서 문자 동기를 확실히 하기 위해서 문자 동기 비트열을 1초 또는 2초마다 송신된 데이터 스트링에 삽입시켜 전송시키면, 수신측는 정확히 동기화되고 있는지를 확인할 수 있다.

여기서, 도 1의 동기 문자신호의 타이밍도에서, 통상 동기용 문자신호(b)의 t₁은 0.5 ~ 1.5bit, t₂는 3 ~ 8bit이다.

한편, 컴퓨터 시스템은 비동기 시리얼 방식인 RS-232C의 통신 사양을 사용하고 있다.

RS-232C 통신 방법은, 데이터 통신 시스템에 있어서 데이터 단말장치(Data terminal equipment : DTE)와 모뎀과 같은 데이터 회선 종단장치(Data circuit terminating equipment : DCE)간의 상호 접속에 관한 규격으로서, 전기적 특성, 기계적 특성, 인터페이스 회로의 기능, 프로토콜등을 규정하고 있는 시리얼 통신의 대표적인 방법이다.

데이터 회선 종단장치는, 데이터 단말장치에서 전송되는 신호를 데이터 망측의 전송형태로 또는 데이터 망측의 신호를 데이터 단말장치에 전송하기 위한 신호 형태로 변환하는 기능을 수행하는 것으로, 변복조 기능을 가지는 모뎀(MODEM)이 해당된다.

이러한 데이터 단말장치와 데이터 회선 종단장치와의 데이터 통신에 사용되는 RS-232C는, 도 2에 도시된 바와 같이 ″RD(Received data)″, ″TD(Transmitted data)″를 포함한 제어신호를 가지고 있다.

여기서, 도 2에 도시된 RS-232C신호 방식을 통하여 데이터 단말장치와 데이터 회선 종단장치와의 송,수신 신호방식을 설명하면 다음과 같다.

먼저, ″TD″ 및 ″RD″는 데이터 라인으로서, 스타트 비트, 스톱 비트 및 패리티 비티로 구성된 데이터가 상호 송,수신하기 위한 경로이다.

데이터 단말장치(10)가 데이터의 송신 요구″RTS(Request to send)″신호 및 송신 준비 완료″CTS(Clear to send)″신호를 데이터 회선 종단장치(20)에 전송하고, 데이터를 처리할 준비가 되어 있음을 알린다.

이후, 데이터 단말장치(10)는 데이터 단말 동작 가능상태를 나타내는 ″DTR(Data terminal ready)″신호를 데이터 회선 종단장치(20)로 전송하여, 데이터 단말장치(10)가 준비 완료되었음을 전송한다.

그리고, ″DTR(Data terminal ready)″ 신호가 오프상태를 나타내면, 데이터 회선 종단장치(20)는 데이터 단말장치(10)로 데이터를 전송하지 않는다.

데이터 전송준비가 완료된 후, 데이터 단말장치(10)는 데이터 회선 종단장치(20)와 ″RD″, ″TD″ 경로를 통하여 데이터를 송,수신한다.

이와 같은 데이터 전송을 수행하는 경우에, ″RTS(Request to send)/ CTS(Clear to send)″신호를 이용한 데이터 전송은, 송신측과 수신측에서 데이터의 송신과 수신의 제어신호로, 상호 동작을 확인하면서 데이터를 전송하기 위한 핸드쉐이킹(Hand-shaking) 전송방식이 사용된다.

여기서, 도 2의 미설명된 전송 신호중 ″DSR(Data set ready)″는 데이터셋 준비 완료를 나타내며, ″DCD(Datat carrier detect)″는 수신 캐리어 검출을 나타낸다. 또한, RI(Ring indicator)″는 피호출를 표시하는 것으로, 상기 ″DSR″,″DCD″ 및 ″RI″ 신호는 데이터 회선 종단장치에서 데이터 단말장치로 출력된다.

이와 같은 신호들은, 통상 25핀의 커넥터(22)(23)를 통하여 상호 전송된다.

한편, 상기 기술한바와 같이 ″RTS(Request to send)/ CTS(Clear to send)″신호를 이용한 데이터 전송과는 달리, 복수개의 데이터 단말장치간의 상호 데이터 전송을 실행하는 경우에는, 모뎀과 같은 회선 종단장치를 경유하지 않고 연결할 수 있으며, 이에 따라 전송하고자 하는 회선 단말장치에 따라서는 ″TD″, ″RD″, ″GND″ 신호만으로 데이터 전송이 가능하다.

이때, 데이터의 흐름 제어는 소프트웨어를 이용하여 실행할 수 있고, 제어 라인은 다른 용도로 사용이 가능하다.

그러나, 전술한 코인 메카니즘의 통신 처리방식은, 동기 문자신호를 이용한 시리얼 통신방식이고, 컴퓨터 시스템의 시리얼 포트의 통신처리는 비동기 시리얼 방식인 RS-232C방식을 사용함으로써, 비동기 시리얼 통신인 RS-232C 인터페이스를 이용하는 컴퓨터 시스템에서 코인 메카니즘을 제어할수 없기 때문에, 이에 따라 사용 효율이 저하되는 등의 문제점이 있었다.

즉, 동기 문자신호를 사용하는 코인 메카니즘은, 전송되는 명령어의 스타트 비트보다 먼저 인가되어야 하기 때문이다.

따라서, 본 발명은 전술한 종래의 기술에서, 비동기 시리얼 통신인 RS-232C 인터페이스를 이용하여 코인 메카니즘을 제어할수 없는 것을 배제한 것으로, 본 발명의 한 견지로서, 컴퓨터 시스템의 데이터 전송방식인 RS-232C의 제어 신호를 이용하여, 동기 문자신호를 사용하는 시리얼 통식방식인 코인 메카니즘을 제어함으로써, 상호 통신 방식이 상이한 두 장치간의 데이터 전송을 효과적으로 수행하도록 하는 동기 문자신호의 제어방법 및 장치를 제공함에 그 목적이 있다.

본 발명의 또 다른 견지로서, 코인 메카니즘과 유사한 통신 방식을 사용하는 모듈과 컴퓨터 시스템과의 데이터 전송이 필요한 경우, 이를 효과적으로 제어할 수 있도록 하는데 그 목적이 있다.

도 1은 일반적인 동기 문자신호의 타이밍을 보인 구성도이고,

도 2는 일반적인 컴퓨터 시스템의 RS-232C신호 방식을 통하여 데이터 단말장치와 데이터 회선 종단장치와의 송,수신 신호방식을 보인 구성도이고,

도 3은 본 발명에 따른 동기 문자신호의 제어장치를 보인 블록 구성도이고,

도 4는 도 3의 프로그램밍 로직부의 상세 블록 구성도이고,

도 5는 본 발명에 따른 동기 문자신호의 제어과정을 보인 흐름도이다.

〈도면의 주요부분에 대한 부호의 설명〉

100, 103 : 제 1, 제 2커넥터 101 : RS-232C 인터페이스부

102 : 프로그래밍 로직부 104 : 스타트 비트 검출부

105 : 클럭 발생부 106 : 샘플링부

107 : 저장부 108 : 동기 문자신호 발생부

상기와 같은 목적들을 달성하기 위한, 본 발명의 일 측면에 따른 동기 문자신호의 제어방법은, 비동기 시리얼 방식을 사용하는 컴퓨터 시스템과 동기 문자신호를 사용하는 코인 메카니즘이 데이터 통신을 수행함에 있어, 상기 컴퓨터 시스템의 데이터 라인을 통해 전송되는 데이터의 스타트 비트를 검출함과 아울러 상기 동기 문자신호를 발생하도록 소정의 제어신호를 인가하는 단계; 상기 제어신호가 인가되면 명령어로 인식하여, 상기 발생된 동기 문자신호를 상기 코인 메카니즘에 전송함과 아울러, 상기 데이터를 소정 비트 지연 시킨 후에 상기 코인 메카니즘에 전송하고, 상기 제어신호가 인가되지 않는 경우에는, 상기 데이터를 지연 동작없이 상기 코인 메카니즘에 전송하는 단계를 포함한다

바람직하게, 상기 제어신호는 RS-232C의 데이터 단말 준비완료 신호인 것을특징으로 한다.

바람직하게, 상기 동기 문자신호가 인가된 데이터는 1비트 지연된 후, 전송되는 것을 특징으로 한다.

바람직하게, 상기 코인 메카니즘에서 상기 컴퓨터 시스템으로 전송되는 데이터는 RS-232C신호 레벨로 변환된 후, 전송되는 것을 특징으로 한다.

상기된 바와 같은 목적을 달성하기 위하여, 본 발명의 다른 양태에 따른 동기 문자신호의 제어장치는, 비동기 시리얼 방식을 사용하는 컴퓨터 시스템과 동기 문자신호에 의한 시리얼 통신을 사용하는 코인 메카니즘과의 상호 데이터 전송을 수행하는데 있어, 상기 컴퓨터 시스템의 데이터 라인을 통하여 전송된 데이터 비트를 검출하는 검출수단 및 상기 검출수단으로부터 검출된 상기 데이터 비트를 소정 클럭 발생시간동안에 샘플링을 수행하는 샘플링부; 상기 샘플링부로부터 샘플링된 상기 데이터 비트를 저장함과 아울러 소정 비트씩 지연시키고, 상기 데이터 라인을 통하여 상기 코인 메커니즘에 전송하는 처리수단; 및 상기 컴퓨터 시스템의 제어라인을 통하여 발생되는 제어 신호에 따라 상기 검출된 데이터 비트에 상기 동기 문자신호를 인가하는 신호 발생수단을 포함한다.

바람직하게, 상기 클럭 발생시간은 208μs인 것을 특징으로 한다.

바람직하게, 상기 소정 비트는 1비트인 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 동기 문자신호의 제어장치를 보인 블록 구성도이다. 동기 문자신호의 제어장치는, 컴퓨터 시스템과 코인 메카니즘 장치와의 데이터 전송을 상호 수행하기 위한 것으로서, 데이터 라인인 ″TD″, ″RD″와 ″GND″,″DTR″신호 전송라인을 가지는 제 1커넥터(100)와, 제 1 커넥터(100)로부터 ″TD″ 및 ″DTR″ 신호를 인가받고, RS-232C 신호 레벨로 변환하는 RS-232C 인터페이스부(101)와; RS-232C 인터페이스부(101)로부터 전송된 데이터를 제 2커넥터(103)를 통하여 코인 메커니즘을 제어하기 위한 프로그램밍 로직부(Electric Programmable Logic Device : 이하 ″EPLD″라 약칭함)(102)로 구성된다.

여기서, 제 1커넥터(100)는 컴퓨터 시스템과 연결되는 커넥터이고, 제 2커넥터(103)는 코인 메카니즘과 연결되는 커넥터이다.

또한, 도 4는 도 3의 프로그램밍 로직부의 상세 블록 구성도로서, EPLD(102)는, 비동기 시리얼 방식을 사용하는 RS-232C 인터페이스부(101)로부터 컴퓨터 시스템의 데이터 라인을 통하여 전송된 데이터의 스타트 비트를 검출하는 스타트 비트 검출부(104)와, 스타트 비트 검출부(104)로부터 검출된 데이터를 클럭 발생부(105)의 소정 시간동안에 샘플링을 수행하는 샘플링부(106)와, 샘플링부(106)로부터 샘플링된 상기 데이터 비트를 저장함과 아울러 코인 메카니즘으로 전송하는 저장부(107)와, 상기 컴퓨터 시스템의 제어라인에 인가되는 제어신호에 따라 상기 검출된 데이터 비트에 동기 문자신호를 인가함과 아울러 1비트씩 지연시킨 후에, 코인 메커니즘으로 전송하고, 또한 생성되는 동기 문자신호를 규정시간만큼 코인 메카니즘으로 전송하는 동기 문자신호 발생부(108)로 구성된다.

이와 같이 구성된 동기 문자신호의 제어과정을 첨부된 도 3내지 도 5를 참고하여 상세히 설명하면 다음과 같다.

여기서, 코인 메카니즘의 동기 문자신호를 비동기 시리얼 방식인 RS-232C를 이용하여 제어하는 경우, RS-232C의 신호중에서 데이터 단말 준비 완료 신호인″DTR″ 또는 송신 요구 신호인 ″RTS″ 신호를 이용하여 코인 메카니즘을 제어할 수 있다.

상기 ″DTR″ 신호는 RS-232C 인터페이스의 온/오프 동작에 따라 코인 메커니즘의 제어 여부를 소프트웨어적으로 수행이 가능하다. 다시 말해 ″DTR″신호가 인가되면 코인 메커니즘을 제어할 수 있는 동기 문자신호를 생성ㆍ전송하고, 데이터를 1비트씩 지연시킴으로써 명령어와 동기화시킨다.

본 발명에서는 RS-232C의 ″DTR″ 및 ″RTS″신호중에서 ″DTR″신호를 이용하여 코인 메커니즘을 제어하는 것을 설명한다.

먼저, 컴퓨터 시스템은 제어 프로그램을 이용하여 코인 메커니즘에 명령어와 데이터를 전송하기 전에 제어 라인을 통하여 RS-232C의 ″DTR″신호를 설정하고, 전송한다.

또한, 컴퓨터 시스템은 제 1커넥터(100)의 데이터 라인인 ″TD″를 통하여 데이터를 EPLD(102)로 전송하고, EPLD(102)의 스타트 비트 검출부(104)는 제 1커넥터(100)로부터 전송받은 데이터의 스타트 비트를 검출한다(ST110). 스타트 비트의 검출 시간은 52μs이다.

스타트 비트가 검출된 후, 상기 데이터의 샘플링을 수행하기 위하여, 클럭 발생부(105)는 208μs시간마다 샘플링을 수행하고, 샘플링된 상기 데이터 비트는 코인 메카니즘으로 전송된다.

이때, 클럭 발생부(105)가 동작되어 데이터 비트를 샘플링하는 동안에, 제어 라인에 ″DTR″ 신호가 인가되는 경우는(ST111), 동기 문자신호 발생부(108)는 이를 명령어로 인식하여 동기 문자신호를 발생하고, 상기 샘플링이 수행된 데이터 비트를 소정 비트 지연하기 위한 제어동작을 수행한다(ST112)(ST113).

또한, 동기 문자신호 발생부(108)에서 생성된 동기 문자신호는 인가된 ″DTR″신호만큼 제 2커넥터(103)의 ″SYNC″ 경로를 통해 코인 메카니즘에 전송된다.

즉, 동기 문자신호 발생부(108)는 생성된 동기 문자신호를 코인 메카니즘에 전송함과 아울러, 상기 데이터 비트를 1비트씩 지연시키면서, 데이터 라인을 통하여 코인 메카니즘에 전송한다(ST114)(ST116).

이에 따라, 명령어를 1비트 지연시킴으로써 동기 문자신호와 RS-232C 시리얼 방식을 통하여 전송되는 데이터를 동기화 시켜 전송시킬수 있다.

그러나, DTR신호가 인가되지 않는 경우에는 RS-232C 인터페이스부(101)로부터 전송되는 데이터는 샘플링이 수행되고, 샘플링된 데이터 비트를 저장부(107)에 저장시킨다. 이후, 별도의 지연 동작없이 상기 데이터 비트는 코인 메카니즘으로 전송된다(ST115)(ST116).

한편, 코인 메카니즘에서 컴퓨터 시스템으로의 데이터 전송은 RS-232C 인터페이스부(101)에서 RS-232C의 신호 레벨로 변환된 후, 전송된다.

이상에서 상세히 설명한바와 같이, 본 발명은 컴퓨터 시스템으로부터 데이터 라인을 통하여 코인 메카니즘과 상호 데이터 전송을 수행하는데 있어, 컴퓨터 시스템의 데이터 전송방식인 RS-232C의 제어 신호를 이용하여, 동기 문자신호를 소정 비트 지연시킨 후에 코인 메카니즘에 전송함으로써, 각종 증명서 발급을 위한 코인 메카니즘을 컴퓨터 시스템과 용이하게 인터페이스 시키는 효과가 있다.

Claims (8)

1. 비동기 시리얼 방식을 사용하는 컴퓨터 시스템과 동기 문자신호를 사용하는 코인 메카니즘이 데이터 통신을 수행하기 위하여; 상기 컴퓨터 시스템의 데이터 라인을 통해 전송되는 데이터의 스타트 비트를 검출하고, 상기 컴퓨터 시스템과 코인 메타니즘이 동기되도록 소정의 제어신호를 인가하는 단계; 상기 제어신호가 인가되 경우에는 상기 제어신호에 의해 발생된 동기 문자신호를 상기 코인 메카니즘에 전송함과 아울러, 상기 데이터를 소정 비트 지연 시킨 후에 상기 코인 메카니즘에 전송함과 아울러, 상기 데이터를 소정 비트 지연 시킨 후에 상기 코인 메카니즘에 전송하고, 상기 제어신호가 인가되지 않는 경우에는, 상기 데이터를 지연 동작없이 상기 코인 메카니즘에 전송하는 단계를 포함하는 것을 특징으로 하는 동기 문자신호의 제어방법.
2. 제 1항에 있어서, 상기 제어신호는 RS-232C의 데이터 단말 준비완료 신호인 것을 특징으로 하는 동기 문자신호의 제어방법.
3. 제 1항에 있어서, 상기 동기 문자신호가 인가된 데이터는 1비트 지연된 후, 전송되는 것을 특징으로 하는 동기 문자신호의 제어방법.
4. 제 1항에 있어서, 상기 코인 메카니즘에서 상기 컴퓨터 시스템으로 전송되는 데이터는 RS-232C신호 레벨로 변환된 후, 전송되는 것을 특징으로 하는 동기 문자신호의 제어방법.
5. 비동기 시리얼 방식을 사용하는 컴퓨터 시스템과 동기 문자신호에 의한 시리얼 통신을 사용하는 코인 메카니즘과의 상호 데이터 전송을 수행하는데 있어, 상기 컴퓨터 시스템의 데이터 라인을 통하여 전송된 데이터 비트를 검출하는 검출수단 및 상기 검출수단으로부터 검출된 상기 데이터 비트를 소정 클럭 발생시간동안에 샘플링을 수행하는 샘플링부; 상기 샘플링부로부터 샘플링된 상기 데이터 비트를 저장함과 아울러 소정 비트씩 지연시키고, 상기 데이터 라인을 통하여 상기 코인 메커니즘에 전송하는 처리수단; 및 상기 컴퓨터 시스템의 제어라인을 통하여 발생되는 제어 신호에 따라 상기 검출된 데이터 비트에 상기 동기 문자신호를 인가하는 신호 발생수단을 포함하는 것을 특징으로 하는 동기 문자신호의 제어장치.
6. 제 5항에 있어서, 상기 클럭 발생시간은 208μs인 것을 특징으로 하는 동기 문자신호의 제어장치.
7. 제 5항에 있어서, 상기 소정 비트는 1비트인 것을 특징으로 하는 동기 문자신호의 제어장치.
8. 제 5항에 있어서, 상기 제어신호는 RS-232C의 데이터 단말 준비완료 신호인 것을 특징으로 하는 동기 문자신호의 제어장치.