KR0135389B1 - 전송장치 - Google Patents

Abstract

전송장치에 있어서, 입출력부는 전송선에 데이터를 송신하고 전송선에서 데이터를 수신한다. 인터페이스 회로는 통상모드제어부, 모니터모드제어부와 아나라이서모드제어부로 구성되어 있으며 통상모드제어부는 전송선에 전송하기 위해 자국의 데이터를 입출력부에 출력하며 입출력 회로를 통해 자국에 어드레스된 데이터를 수신한다.

모니터모드제어부는 자국에 어드레스된 데이터와 입출력부를 통해 전송선에서 입력된 타국에 어드레스된 데이터를 수신한다. 아나라이서모드제어부는 자국에 어드레스된 데이터 및 입출력부를 통해 전송선에서 입력되면 타국에 어드레스된 데이터에 대해 에러첵크를 시행한다.

Description

전송장치

제 1 도는 종래의 전송장치의 구조를 나타내는 블록도.

제 2 도는 종래의 인터페이스 회로의 구조를 나타내는 블록도.

제 3 도는 인터페이스 회로의 구조를 나타내는 이 발명의 실시 예 1 의 블록도.

제 4 도는 전송장치의 구조를 나타내는 실시 예 2 의 블록도.

*도면의 주요부분에 대한 부호의 설명*

1 : 인터페이스 회로2 : CPU

4 : 데이터 버스5 : 전송선

10 : 입출력부11 : 제어부

12 : 통상모드제어부13 : 모니터모드제어부

14 : 아나라이서모드제어부21 : 인터페이스 회로

23 : CPU 비정상검출회로

이 발명은 데이터의 송수신을 제어하기 위한 인터페이스 회로로 구성된 전송장치에 관한 것이다.

전기시스템은 교환대 혹은 감시제어 패널로 구성되어 기기와 회로를 감시하며 제어한다. 교환대나 제어패널은 예컨대 수신기기의 데이터 수집 처리를 할 수 있는 주국(master station)과 모우터와 같은 기기를 감시 제어하는 감시제어부에서 주국으로 데이터를 송신할 수 있는 자국으로 구성된 전송시스템으로 형성된다.

제 1 도는 자국으로 역할 하는 종래의 전송장치의 주요 부분의 구성을 나타내는 블록도이다. 도에서 21은 자국과 주국간 혹은 타 자국간의 통신제어를 하기 위하여 전송선(5)에 접속된 인터페이스 회로이다.

2는 기기를 제어하는 감시제어부인 CPU이며 기기에서 인터페이스 회로(21)에 데이터를 출력하고 인터페이스 회로(21)를 통하여 주국에서 수신된 명령에 따라 기기를 제어한다. 모두터가 제어 대상일 경우에는 CPU(2)는 모우터측에서의 입력데이터에 의거 전류치를 계산하여 모우터측에 속도 등의 관한 명령을 내린다.

23은 CPU 비정상검출회로이고 CPU의 비정상상태를 검출 처리한다. 그리고, 4는 CPU(2)와 인터페이스(21)간의 데이터 버스이다.

제 2 도는 인터페이스 회로(21)의 구성을 나타내는 블록도이다.

도에서 10은 데이터 버스와 전송선(5)에 접속된 입출력(I/O)부로 인터페이스(21)와 CPU(2)간의 데이터의 입출력과 인터페이스회로(21)와 타국간의 데이터의 입출력을 수행한다.

또한, 31은 입출력부(10)를 제어하는 제어부로 데이터의 송수신을 제어한다.

이제 동작에 대한 설명을 한다. 센서치가 기기측에서 입력되면 CPU(2)는 센서치에 따라 전류치를 계산하고, 주국에 전류치의 데이터를 이송하기 위해 CPU(2)는 데이터버스(4)를 통하여 인터페이스회로(21)에 데이터를 이송한다. 인터페이스회로(21)에 있어서 입출력부(10)는 데이터를 수신하여 그것을 제어부(31)에 넘겨준다.

제어부(31)가 데이터의 틀을 짜고 주국번지를 부여하면 제어부(31)는 전송선(5)에 데이터를 송신할 것을 입출력부(10)에 지시한다.

인터페이스회로(21)의 입출력부(10)가 전송선(5)으로부터 데이터를 수신하면 입출력부(10)는 그것을 제어부(31)에 넘겨준다.

데이터가 자국에 보내진 데이터이면은 제어부(31)은 후레임 체크와 같은 에러 체크를 시행하고 에러없는 데이터를 수신하면 제어부(31)는 데이터버스(4)를 경유 CPU(2)에 데이터를 넘겨줄 것을 I/O부(10)에 지시한다. CPU(2)는 데이터버스(4)를 경유하여 수신한 데이터에 따라 모우터 제어를 시행한다.

CPU(2)는 일정 간격으로 CPU 비정상회로(23)에 리세트(reset) 신호 SR를 출력한다.

CPU 비정상회로(23)는 예컨대 타이머를 갖고 있으며 타임아웃 기간은 리세트신호 SR의 출력 간격보다 길다. 타임아웃 경우에 CPU 비정상검출회로(23)는 CPU(2)에 리세트신호 SR을 출력하면 리세트신호 SR은 CPU 비정상회로(23)를 재동작시킨다. 그러므로, 출력되지 않는 리세트신호 SR 기간이 소정시간보다 길 경우에는 CPU 비정상검출회로(23)는 리세트신호 SR를 출력한다. 리세트신호 SR는 CPU(2)를 리세트한다. 즉, CPU(2)가 리세트신호 SR를 출력 않으면 CPU 비정상검출회로(23)는 비정상 상태가 CPU(2)에 발생하였다는 것을 판단한다.

종래의 전송장치는 상기와 같이 구성되었으므로 CPU(2)의 비정상 상태가 자국에 발생하면은 비정상에서 정상 상태로 기능을 회복할 수 있다. 그러나, 타국 특히, 주국은 어느국에서 비정상 상태가 발생했는지를 판단할 수가 없다.

또, 전송장치를 구비한 전송시스템에 있어서는 데이터모니터를 위한 측정장치를 접속하여 전송선의 상태를 감시하며 모니터하는 것이 요구된다.

이 발명은 상기 문제를 정복하기 위해 전송선의 상태를 감시 혹은 모니터할 수 있는 전송장치를 설치하여 시스템의 신뢰도를 개선하는 것이 목적이다. 또, 이 발명의 또 다른 목적은 백업(backup)국에 절체할 수 있는 전송장치를 구비하는 것이며 주국으로 하여금 쉽게 CPU의 비정상 상태를 판단케하는 전송장치를 구비하는 것도 이 발명의 목적이다.

이 발명에 있어서, 전송장치는 전송선에 데이터를 송신하며 전송선에서 데이터를 수신할 수 있는 입출력부, 자국데이터를 전송선에 전송하기 위해 입출력부에 출력하며 입출력부를 통해 자국에 어드레스된 데이터를 수신할 수 있는 통상모드제어부인 인터페이스회로, 자국에 어드레스된 데이터 및 입출력부를 통해 전송선에서 입력된 타국에 어드레스된 데이터를 수신하는 모니터모드제어부, 자국에 어드레스된 데이터 및 입출력부를 통해 전송선으로부터 입력된 타국에 어드레스된 데이터에 대하여 에러 체크를 할 수 있는 아나라이서모드제어부로 구성되어 있다.

전송장치에 있어서 인터페이스회로가 통상모드로 설정되면 통상모드제어부는 제어동작을 하여 자국에 어드레스된 데이터만 수신하며, 모니터모드로 설정되면 모니터모드제어부가 동작하여 자국 및 타국에 어드레스된 데이터를 수신한다.

아나라이서모드인 경우에는 아나라이서모드제어부가 동작하여 자국과 타국에 어드레스된 데이터에 대해 에러 체크를 한다.

이 발명에 있어서 전송장치는 수신데이터에 의해 기기를 제어하며 기기에서 수집된 데이터의 전송을 제어할 수 있는 감시제어부, 비정상 상태가 감시제어부에 발생한 것을 검출하여 비정상 상태신호를 출력하는 비정감 검출회로와 자국데이터를 전송선에 송신하고 전송선으로부터 자국에 어드레스된 데이터를 수신하며 비정상 상태신호가 비정상 검출회로에서 출력될 때 비정상 상태의 발생을 나타내는 데이터를 송신할 수 있는 인터페이스회로로 구성되어 있다.

인터페이스회로는 자국의 감시제어부의 비정상 상태를 나타내는 정보를 송신함으로 주국은 전송장치의 감시제어부에 비정상 상태의 발생을 판단한다.

이 발명의 상기 목적과 새로운 특징이 첨부 도면과 연계하여 보다 충분히 설명된다.

제 3 도는 이 발명에 있어서 인터페이스회로의 구조를 나타내는 사용 예 1 의 전송장치의 블록도이다. 이 전송장치의 구조는 제 1 도 것과 동일하며 혹은 제 1 도에서 CPU 비정상상태 검출회로(23)가 제거된 구조와 동일하기도 한다. 도면에서, 10은 입출력부이고 11은 입출력부를 제어하는 제어부이며 데이터의 송수신 제어를 한다. 제어부(11)는 통상모드제어부(12), 모니터모드제어부(13)와 아나라이서모드제어부(14)로서 구성된다.

동작에 대해서 설명한다. 인터페이스회로(1)는 3개의 동작모드, 즉 통상모드, 모니터모드와 아나라이서모드로 되어 있고 CPU(2) 혹은 주국으로부터의 명령에 따라 동작모드를 결정한다. 이 경우 인터페이스회로(1)는 동시에 3개 모드 중 복수모드를 설정한다. 즉, 복수모드로 동작된다.

인터페이스회로(1)가 통상모드로 설정되면 종래의 인터페이스회로(21)의 경우에서와 같이 동작되나, 그러나 이 경우 통상모드는 2개의 모드 즉, 정보모듈모드와 제어모듈모드로 구성된다. 정보모듈모드에서 통상모드제어부(12)는 종래의 제어부(31)의 경우에서와 같이 동작되므로 인터페이스회로(1)는 자국에 어드레스된 수신 데이터만을 CPU(2)에 이송한다. 그리하여 CPU(2)는 종전의 경우와 같은 처리를 행한다.

제어모듈모드에 있어서, 통상모드제어부(12)가 입출력부(10)를 통하여 전송선(5)으로부터 데이터를 수신하여 자국에 어드레스된 것이면 통상모드제어부(12)는 후레임 체크 같은 에러 체크를 한 후 소정 처리를 행한다. 송신되어야 할 데이터가 발생되면 통상모드제어부(12)는 데이터의 후레임을 시행하고 주국 어드레스를 데이터에 부여한 후 전송선(5)으로 송신할 것을 입출력부(10)에 지시한다. 통상제어모드제어부(12)의 소정처리는 예컨대 수신데이터의 분석 등이고, 또한 송신될 데이터는 예컨대 입력포트를 통해 수신된 센서치이다(표시 안됨).

전송장치가 복잡한 처리를 할 필요가 없을 때에는 CPU(2)없이 기기 감시 등을 시행할 수 있으며, CPU(2)를 포함않고 있는 간단한 전송장치는 제어모듈모드를 사용할 수 있다.

전송장치에 있어서 통상모드제어부(12)는 센서치를 처리않고 주국에 공급하도록 제어한다.

인터페이스회로(1)가 모니터모드에 설정되면 입출력부(10)를 통하여 전송선(5)에서 수신된 모든 데이터는 제어부(11)의 모니터모드제어부(13)에 수신데이터로서 기억되므로 자국에 어드레스된 데이터에 추가되어 전 타국에 어드레스된 데이터가 기억된다.

백업 전송장치를 구비하고 있는 시스템에서는 백업장치의 인터페이스회로(1)가 모니터모드에 설정되면 전국의 데이터가 기억되므로 기기가 백업 기기에서 활용 기기로 전환되며 전환 처리는 쉽게 이루어진다.

인터페이스회로(1)가 아나라이서모드로 설정되면 제어부(11)의 아나라이서모드제어부(14)는 후레임 체크, 패리티 체크, 스톱 비트의 에러 체크를 행하며 그리고 입출력부(10)를 통하여 전송선(5)에서 수신된 모든 데이터에 대해서 같은 체크를 한다. 그러므로, 아나라이서모드제어부(14)는 전송선의 전 데이터에 대해 에러 체크를 시행하며 체크의 결과는 메모리에 기억된다. 또, 그 결과는 첨가된 디스플레이부에 디스플레이된다(표시 안됨). 아나라이서모드가 동작상태일때는 인터페이스회로(1)를 분석기로서 사용할 수 있다. 즉, 전송선의 상태와 시스템의 관계국이 감시되고 모니터되면 측정 기기를 사용않고도 관계국의 상태를 감시 혹은 모니터할 수 있다.

상기와 같이, 통상모드제어부(12), 모니터모드제어부(13)와 아나라이서모드(14)는 동시에 동작될 수 있다. 즉, 분선기능이 통상 송수신 동작동안 가능하며 모니터 기능도 통상 송수신 동작시 가능하다. 전송기능과 더불어 전송장치는 상기와 같은 여러 기능을 갖고 있으므로 전송기기의 응용을 위한 확장이 가능하다.

제 4 도는 이 발명의 다른 사용 예를 나타내는 전송장치의 블록도이다. 도에 있어서 2는 CPU이며 3은 CPU 비정상검출회로(23)의 경우에서와 같이 동작되는 CPU 비정상검출회로이며 리세트신호CR를 출력하는 동안 CPU 비정상신호 CE를 출력한다. 1a는 제 2 도의 인터페이스회로(21)의 것과 같은 기능 혹은 제 3 도의 인터페이스회로(1)와 같은 인터페이스회로이며 CPU의 비정상 상태를 주국에 지시하는 정보 전송을 제어한다.

다음에 동작에 대해서 설명한다. 예컨대, 이 인터페이스회로가 인터페이스회로(21)의 것과 같은 기능을 갖고 있다고 한다. CPU(2)는 일정 간격으로 CPU 비정상검출회로(3)에 리세트신호 SR를 출력하면 리세트신호 SR이 출력 안돼는 기간은 소정시간 이상보다 길다.

CPU 비정상검출회로(3)는 리세트신호 SR를 출력하고 리세트신호 SR는 CPU(2)를 리세트한다.

CPU 비정상검출회로(3)는 리세트신호 SR를 출력하고 동시에 CPU 비정상신호 CE를 인터페이스회로(1a)에 출력한다. CPU 비정상신호 CE가 인터페이스회로(1a)의 제어부(31)에 입력되면 제어회로(31)는 비정상 상태가 자국의 CPU에 발생했다는 것을 나타내는 데이터의 후레임을 만들고, 주국 어드레스를 목적지 어드레스로하여 후레임을 전송선(5)에 송신하게끔 입출력부(10)에 지시한다. 비정상 상태가 CPU에 발생했다는 데이터를 수신함으로 전송장치의 CPU에 비정상 상태가 발생했다는 것을 주국이 인지할 수 있다.

인터페이스회로(1a)가 인터페이스회로(1)의 기능과 같으면 CPU 비정상신호 CE가 통신모드제어부(12)에 입력된다. CPU 비정상신호 CE에 응하여 통상모드제어부(12)는 비정상 상태가 자국의 CPU에 발생했다는 것을 나타내는 데이터의 후레임을 만들고 주국 어드레스를 목적지 어드레스로 하여 후레임을 전송선(5)에 송신하게끔 입출력부(10)에 지시한다.

상기와 같이 주국은 각 전송장치의 CPU의 비정상 상태를 인지함으로 시스템은 향상된 신뢰도를 얻을 수 있다.

Claims (4)

1. 전송선에 데이터를 송신하며 전송선에서 입력데이터를 수신하는 입출력부와, 전송선으로 전송하기 위하여 자국의 데이터를 상기 입출력부에 출력하며 그 입출력부를 통하여 자국에 어드레스된 데이터를 수신하는 통상모드제어부로 구성된 인터페이스회로와, 자국에 어드레스된 데이터와 그 입출력부를 통하여 그 전송선에서 입력된 타국에 어드레스된 데이터를 수신할 수 있는 모니터모드제어부와, 그리고 자국의 어드레스된 데이터와 그 입출력부를 통하여 그 전송선에서 입력된 타국에 어드레스된 데이터에 대하여 에러 체크를 할 수 있는 아나라이서모드제어부로서 구성됨을 특징으로 하는 전송장치.
2. 제 1 항에 있어서, 상기 통상모드제어부는 동작모드로서 감시제어장치로부터 입력된 데이터를 전송데이터로서 입출력부에 출력하기 위한 모드중의 1개모드와 통상모드제어부에서 발생된 데이터를 전송데이터로서 입출력부에 출력하기 위한 모드 중의 다른 모드를 설정하는 것을 특징으로 하는 전송장치.
3. 제 1 항에 있어서, 수신데이터에 의거 기기를 제어하고 기기에서 수집된 데이터에 전송을 위한 제어를 하는 감시 제어장치와, 비정상 상태가 그 감시 제어장치에 발생한 것을 검출하여 비정상 상태신호를 출력하는 비정상 검출회로와, 비정상 상태신호가 출력되었을 때 비정상 상태의 발생을 지시하는 데이터를 송신하는 인터페이스회로로 구성됨을 특징으로 하는 전송장치.
4. 수신데이터에 의거 기기를 제어하고, 기기에서 수신된 데이터의 전송을 위한 제어를 하는 감시 제어장치와, 비정상 상태가 그 감시 제어장치에 발생한 것을 검출하여 비정상 상태신호를 출력하는 비정상 검출회로와, 그리고 자국의 데이터를 전송선에 출력하며 그 전송선에서 자국에 어드레스된 데이터를 수신하고 또, 그 비정상 상태신호가 출력되었을 때 비정상의 발생을 지시하는 데이터를 그 전송선에 출력하기 위한 인터페이스회로로 구성됨을 특징으로 하는 전송장치.