KR0126892B1 - 반도체 장치의 제조장치 및 방법 - Google Patents

반도체 장치의 제조장치 및 방법

Info

Publication number
KR0126892B1
KR0126892B1 KR1019940001443A KR19940001443A KR0126892B1 KR 0126892 B1 KR0126892 B1 KR 0126892B1 KR 1019940001443 A KR1019940001443 A KR 1019940001443A KR 19940001443 A KR19940001443 A KR 19940001443A KR 0126892 B1 KR0126892 B1 KR 0126892B1
Authority
KR
South Korea
Prior art keywords
gas
hydrogen
plasma
semiconductor layer
region
Prior art date
Application number
KR1019940001443A
Other languages
English (en)
Other versions
KR940022731A (ko
Inventor
기꾸찌 준
후지무라 수소
이가 마사오
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26415213&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0126892(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR940022731A publication Critical patent/KR940022731A/ko
Application granted granted Critical
Publication of KR0126892B1 publication Critical patent/KR0126892B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Abstract

반도체층의 표면처리 방법은 플라즈마 분위기로부터 떨어져 수소라디칼에 불소 또는 불화물을 첨가하여 반도체층의 표면으로부터 산화물을 제거하고, 그 후에 혼합가스에 반도체층을 노출시켜 표면을 수소종결하는 단계를 포함한다.

Description

반도체 장치의 제조장치 및 방법
제 1 도는 본 발명의 실시예의 반도체층 표면처리 장치의 단면도.
제 2 도는 제 1 도에 도시된 장치에 의해 처리된 실리콘 기판의 표면의 변화를 나타낸 단면도.
제 3a 도 및 제 3b 도는 종래기술에 의해 처리된 실리콘 기판의 표면의 변화를 나타낸 단면도.
제 4 도는 기판 설정영역 내의 수소 농도를 변화시키기 위한 실시예의 상태를 나타낸 반도체층 표면처리장치의 단면도.
제 5a 도 및 제 5b 도는 제 4 도의 장치에 의한 실험결과를 나타낸 ESR 스펙트럼 특성도.
제 6 도는 본 발명의 다른 실시예의 반도체층 표면처리 장치의 단면도.
제 7a 도 및 제 7b 도는 제 6 도에 도시된 장치를 사용하는 경우 실리콘 기판의 표면에 잔류물의 발생과 소멸을 설명하기 위한 FT-IR ATR 특성도.
(가로좌표축은 파수, 세로좌표축은 흡수용량)
제 8a 도 및 제 8b 도는 제 7a 도 및 제 7b 도에서 몇 파수범위를 넓힘으로써 얻어진 FT-lR ATR 특성도.
제 9 도는 실리콘 기판의 표면에 잔류물을 제거하는 습식처리장치를 나타낸 단면도.
본 발명은 반도체층의 표면을 수소로 처리하는 단계를 포함하는 반도체장치의 제조장치 및 반도체층의 표면을 수소로 처리하는 단계를 포함하는 반도체장치의 제조방법에 관한 것이다. 특히, 본 발명은 실리콘층의 표면에서 자연산화층을 제거하고 더욱이 수소를 사용하여 실리콘층의 표면을 한정하는 방법과 장치 및 상기단계들을 포함하는 반도체장치의 제조방법에 관한 것이다.
반도체 웨이퍼의 표면에서 자연산화막층을 제거하고 반도체 웨이퍼의 표면을 수소처리하는 방법으로서는 다음과 같이 공지되어 있다. 즉, 문헌[1]에는 희석 불화수소산을 사용하는 습식처리법, 문헌[2]에는 수소 플라즈마를 사용하는 건식처리법, 문헌[3]에는 수소원자(수소라디칼)를 사용하는 건식처리법이 기술되어 있다.([1] G.S.Higashi et al., J. App1. Phys., 56,656,l990,[2] A.Kishimoto et al., Jph. J. Appl. Phys., 29,2273,1990, [3] T.Takahagi et a/., J. App1. Phys, 68,2187,1990)
상기 방법들 중에서, 희석 불화수소산을 사용하는 습식처리법으로는 실리콘의 (111)평면에 대한 다른 소자에 거의 반응을 하지 않는 안정한 표면을 얻는 것이 가능하다. 그러나, 실리콘의(100) 평면에 대한 안정성은 없다. 더욱이, 습식처리로 인하여, 반도체 웨이퍼의 표면에 불소가 잔존될 수가 있다. 또한, 습식처리장치를 건식처리장치와 결합하는 것이 곤란하다. 그러므로, 건식처리는 상기 장치들을 용이하게 결합시키기 때문에 바람직하게 사용된다.
수소 플라즈마를 사용하는 건식처리법으로는 고에너지 임자가 표면과 충돌하기 때문에 실리콘 기판의 표면을 손상시킬 수가 있다.
수소라디칼을 사용하는 건식처리법에서는 상기 문제점들이 없다. 그러나. 처리가 시간에 따라 오래 걸린다는 것이 상기 문헌[3]에 기술되어 있다. 그러므로, 이러한 건식처리법은 실용적으로 사용될 수가 없다.
다른 종류의 건식처리법으로서, 불화질소(NF3)와 수소(H2)를 플라즈마로 변환시켜 자연산화층을 제거하는 방법이 일본공개공보(KOKAl)평 2-7712호에 개시되어 있다. 본 발명의 발명자 등은 이 방법에 의하여 자연 산화층이 제거되었다는 것을 알았다. 그러나, 동시에, 반응실을 구성하는 실리카관의 내부표면이 부식되어 요철형태로 되었다는 사실을 알았다
본 발명의 목적은 건식처리에 의하여 산화층 제어와 수소 종결반응에 대한 소모시간을 단축하고, 더욱이 반응실로서 사용하는 실리카관의 내부표면이 요철형태로 되지 않도록 하기 위하여 반도체층의 표면처리의 방법과 장치 및 상기 단계들을 포함하는 반도체장치의 제조방법을 제공하는데 있다.
본 발명은 수소 플라즈마 영역으로부터 흐르는 가스의 하류 측에서 적어도 불화질소(NF3)을 도입하기 위한 영역과 반도체 층 설정영역을 갖는 반도체 층의 표면처리장치를 제공한다. 이 경우에서, 산소 또는 수증기도 수소를 플라즈마로 변환하는 영역 내에 도입된다.
본 발명의 다른 발명은 불화질소를 플라스마 분위기 외에 활성화 수소에 첨가하고, 그 후에 반도체층의 표면에서 산화물을 제거하여 표면을 수소 종결처리하는 단계를 포함하는 반도체층의 표면처리방법을 제공한다.
본 발명의 또 다른 발명은 수소와 수증기(H2+H2O) 또는 수소와 산소(H2+O2) 등의 수소 함유가스를 플라즈마로 변환하여 이렇게 얻어진 활성화 가스에 적어도 NF3를 첨가하는 반도체층의 표면처리방법을 제공한다.
이들 발명에 대하여, NF3도입영역은 이온 전자 등의 고에너지 입자들이 존재하는 영역의 바깥쪽이며, 적어도 NF3는 플라즈마 영역 내에서 발생된 수소원자에 첨가되며, 이를 가스는 표면에서 산화물을 제거하기 위하여 반도체 층의 표면에 산화물에 공급되며, 더욱이 반도체층의 표면이 수소 종결처리된다. 실험을 통하여, 산화층 제거와 수소 종결처리에 필요한 시간이 수소라디칼 또는 수소 플라즈마 다운-플로우(down-now)만을 사용하는 종래기술과 비교하여 단축되었다는 것을 알린다. 수소와 함께 플라즈마 영역에 공급된수증기 또는 산소는 수소라디칼을 감소시키지 않는 작용을 갖는다.
더욱이, 실험을 통하여, 반도체층과 실리카 에칭실의 내벽이 반도체층 표면에서 자연산화층을 제거하기 위하여 플라즈마 영역으로부터 흐르는 가스의 하류 측에 존재하는 수소라디칼에 적어도 NF3를 첨가하여 표면을 수소 종결처리 함으로써 손상되지 않았다는 것을 알았다.
이 경우에서, 불소원자는 반응가스에 포함되지 않았다.
상기 방식으로 반도체층 표면에서 자연산화층의 제거결과로서, 반응생성물이 표면에 존재될 수 있다. 생성물이 실제 소정시간에 대하여 생성물을 제거함으로써 당연히 소멸된다 하더라도, 반도체층 표면을 가열하거나 물로 세척함으로써 용이하게 제거된다.
이하, 본 발명의 실시예를 첨부도면과 관련하여 설명한다.
(1) 본 발명의 실시예의 자연산화층 제거장치
제 1 도는 본 발명의 실시예의 수소플라즈마 다운플로우 처리장치의 구성을 설명하는 단면도이다. 이 장치는 반도체장치의 제조에 사용된다.
제 1 도에 있어서, 참고부호1은 내경이 약 9mm인 원추형 슬렌더(slender) 실리카관으로 구성되는 반응실을 나타내며, 2는 수소와 수증기의 혼합가스 등의 수소 함유가스를 도입하기 위한 제1가스 도입구를 나타낸다. 수증기는 수소라디칼이 반응실 1 내의 웨이퍼 설정부 7로 이동하는 동안에 플라즈마로 변형된 수소라디칼(H)을 재결합하여 수소분자(H2)로 복귀되지 않도록 첨가된다. 참조부호 3은 도시되지 않은 배출기또는 다른 장치에 결합되어 압력을 감소시키도록 반응실 1 내의 가스를 배출하고 불필요한 가스를 방출하기 위한 배출구를 나타낸다.
참조부호 4는 수소와 수증기의 혼합가스를 플라즈마로 변환하기 위하여 제 1 가스 도입구 2에 밀접하게 제공된 플라즈마 발생부를 나타낸 것으로서, 도파관 5로 밀접하게 제공된 플라즈마 발생부를 나타낸 것으로서, 도파관 5로 유도된 2.45GHz 주파수의 마이크로파에 의하여 상기 혼합가스를 플라즈마로 변환시킨다.
참조부호 6은 불화질소(NF3) 가스 또는 NF3함유가스를 반응실 1 내에 도입하기 위한 제2가스도입구(가스 도입부)를 나타낸 것으로서, 플라즈마 발생부 4로 부터 확장되고, 이 실험의 경우에서 약 200mm(L1)가스 흐름의 하류측에 제공된 플라즈마 가스가 플라즈마 발생부 4 내에서 발생된 플라즈마 영역으로 분리되는 영역의 바깥 쪽에 있다. 이것에 의하여, NF3가스는 상류 측으로부터 흐르는 활성가스 함유 수소라디칼에 첨가된다.
참조부호 7은 반도체 층의 표면에서 자연산화층을 제거하고 표면을 수소 종결처리하기 위한 웨이퍼 설정부를 나타낸 것으로서, 자연산화층 10이 형성된 실리콘 기판 9가 설정된다. 웨이퍼 설정부 7은 제 2 가스도입구 6으로부터 분리되는 약 800mm(L2)가스 채널의 하류측에 형성된다. 제2가스도입구 6에서 웨이퍼 설정부 7까지의 범위는 수소라디칼이 적절히 NF3가스에 반응하도록 하고 그 상태를 유지할 수 있는 거리를 필요로 한다.
상술한 바와 같이, 상기 실시예의 장치는 습식처리를 실행하고 반도체 장치의 일련의 제조 단계를 용이하게 자동화시키는 것이 가능하기 때문에 CVD 장치와 스퍼터링 장치를 포함하는 많은 다른 제조장치와 용이하게 결합한다.
플라즈마 발생부 4에 공급되도록 수증기 대신에 산소원자 또는 산소가스를 포함하는 분자 가스를 도입하는 것이 가능하다. 또한, 적어도 이들 중 어느 하나를 혼합하는 것도 가능하다.
반응실 1은 실리카관 뿐만 아나라 실리콘 산화물을 함유하는 재료로 구성된 관형구조를 사용할 수가 있다. 더욱이, 반응실은 돔(dome), 벨-자(bel1-jar), 또는 배럴(barrel)과 같은 형상을 가질 수 있다.
반응실의 재료는 실리콘 대신에 금속을 사용할 수가 있다. 실리카로 구성된 부품(예를 들면, 창)이 반응실로 구성된다더라도, 부품의 표면은 상술된 바와 같이 요철형태로 되지 않는다.
(2) 본 발명의 실시예의 자연산화층 제거 및 수소종결방법.
(ⅰ) 자연산화층 제거 및 수소종결처리
제 2a 도 및 제 2b 도는 수소처리에 의하여 실리콘 기판 9의 표면에서 자연산화층을 제거하고, 더욱이 표면을 수소 종결처리하기 위하여 본 발명의 실시예의 방법을 설명하는 단면도이다.
제 2a 도는 자연산화층 10의 두께가 l3Å인 실리콘 기판 9를 도시한 것이다. 이 경우에서, 실리콘 기판 9의 평면방위는(111) 평면을 나타내고 기판온도는 실온으로 설정된다.
먼저, 상기 상태 하에 실리콘 기판 9가 제1도에 도시된 웨이퍼 설정부 7에 설정된다. 그 후에, 80CC/min유량의 수소 가스가 제1가스 도입구 2를 통하여 반응실 1 내에 도입되며, 배출구 3을 통하여 반응실 1 내의 가스를 배출한다.
그 다음에, 주파수 2.45GHz와 와트수 약 20W의 마이크로파가 도파관 5로부터 플라즈마 발생부 4에 유도된다. 이것에 의하여, 플라즈마 발생부 4에서, 수소이온, 전자 및 수소라디칼이 발생된다. 이 경우에서, 플라즈마 상태 하에 가스가 플라즈마 발생부 4의 근처에 국부적으로 존재한다. 그리고, 다량의 수소라디칼을 포함하는 활성가스가 가스의 흐름을 따라 하류 측으로 이동한다.
그 다음에, NF3가스가 활성가스에 첨가하도록 플라즈마 영역으로 부터 흐르는 가스의 하류 측에서 제 2 가스도입구 6을 통하여 90CC/min의 유량으로 반응실 1 내에 도입된다.
그 후에, 수증기(H2O)는 수소 플라즈마에 첨가하도록 제 1 가스 도입구 2를 통하여 20CC/min의 유량으로공급된다. 이 경우에서, 반응실 1 내의 압력은 약 3Torr로 조절된다.
H2O가 첨가되지않으면, 수소이온과 수소라디칼의 재결합에 기인하여 발생된 수소 분자의 함량이 활성가스에서 거의 절대적으로 증가할 수 있다. 이 실시예에 대하여, 수소 이온과 라디칼의 재결합이 수증기의 존재에 기인하여 저하되고 수소 라디칼이 감소로부터 상당히 방지된다는 것이 확인되었다.
더욱이, 수소라디칼과 NF3가스가 웨이퍼 설정부 7에 도달할 때까지 이들 사이에 어떤 반응이 발생한다는것이 고려된다. 이 상태가 l5초간 유지될 때, 자연산화층 10은 실리콘 기판 9의 표면으로부터 완전히 제거되고 수소는 실리콘 기판 9의 표면에 실리콘 원자와 결합하여 수소종결을 짓는다.
자연 산화층 10의 존재여부는 실리콘 기판 9의 표면이 친수성 상태이든지 또는 소수성 상태로 변화되었는지에 의해 판정된다. 표면이 친수성 상태로 있을 때, 자연산화층 10이 남겨 진다. 그러나, 표면이 소수성 상태로 변화될 때, 자연산화층 10이 제거되고, 또한 수소종결처리가 실행된다.
그 다음에, 반응실 1 내에 수증기와 NF3,의 공급을 차례로 중단한 후에, 마이크로파의 인가를 중단하고, 그 후에 수소가스의 도입을 중단한다.
그 다음에, 다음단계를 시작하기 위하여, 실리콘 기판 9가 제거되거나 결합된 처리 장치로 옮겨진다.
상술된 바와 같이, 본 발명의 실시예의 반도체 장치 제조방법은 수소라디칼과 수증기에 NF3가스를 첨가하여 이들 중 혼합가스와의 반응에 의하여 자연산화층 10을 제거한다. 그러므로, 실리콘 기판 9의 표면에서 자연 산화층을 제거하는 처리시간이 시간차수에서 15분 이하의 분차수로 단축된다는 것이 확인된다.
더욱이, NF3함유가스는 플라즈마 발생부 4로부터 흐르는 가스의 가스 채널의 하류측 및 플라즈마 상태하에 가스가 존재하는 영역보다 더 하류 측에 수소 라디칼에 첨가되며, 자연 산화층 10은 이들 중 혼합가스에 노출시킴으로써 제거된다. 그러므로, 수소 라디칼, NF3및 자연산화층 사이의 화학 반응은 우세하게 되며, 종래 기술의 방법과는 다르게 고에너지 입자들이 자연산화층 10을 제거하는 반응가스에 포함되지 않고 실리콘 기판 9가 손상되지 않는다.
더욱이, 불소는 습식처리와 다르게 실리콘 기판 9상에 잔류하지 않도록 되며, 실리콘 기판 9의 표면은 실리콘 기판 9의 표면에 실리콘 원자와 수소를 결합하는 수소 종결처리를 실행하기 때문에 자연산화층 10을 제거한 후에 화학적으로 안정하게 된다. 또한, 상기 자연산화층 제거방법은 반응실 1로서 사용한 실리콘관의 내면을 요철상태로 만들지 않는다 이것은 아마도 SiO2층에 대한 에칭제로서 일반적으로 사용된 불소 라디칼이 존재하지 않기 때문이다.
가스를 반응실 l 내로 도입하고 가스의 공급을 중단하는 순서에 대하여, 상기 절차를 따르는 것이 바람직하다.
즉, 실리콘 기판 9의 표면에서 자연산화층 10을 제거하기 위하여, 수소가스는 플라즈마 발생부 4 내에 도입되고, 그 후에 플라즈마 발생부 4는 방출을 시작하고 나서 NF3가스는 상기 발생부 4에 의해 발생된 플라즈마가 존재하는 영역으로 부터 분리되는 가스 채널의 하류 측에 도입되며, 그 후에 수증기와 플라즈마 발생부 4 내에 도입된다. 수소 가스 공급 전에 수중기를 최초 도입하여 실험을 행한 결과, 상기 이점이 층분히 나타나지 않는나는 것을 알았다
자연산화층 10의 제거가 완결된 후에, 역으로, 수증기의 공급이 중단되고, 그 후에 NF3가스의 도입이 중단되고 나서 플라즈마 발생부 4 내에 방출이 중단되고 수소가스가 중단된다. 이것은 NF3가스와 수소가스의 공급을 중단하기 전에 수증기의 공급을 중단함으로써, 산화층이 자연산화층 10이 없는 실리콘 기판 9의 표면에 수증기로 인하여 다시 퇴적되지 않기 때문이다
또한, 수증기 대신에 플라즈마 발생부 4 내에 산소를 도입하는 것도 가능하다. 산소를 도입하여, 수소는 산소와 결합하여 플라즈마 발생부 4로 부터 흐르는 가스의 흐름의 하류 측에서 H2O를 발생시킨다. 또한, 이경우에서, 산소 도입 전에 반응실 l 내에 다른 가스를 도입하고 다른 가스의 공급중단 전에 산소의 공급을 중단하여 실리콘 기판 9의 표면이 수소 다운-플로우 처리 후 산화되지 않도록 하는 것이 필요하다. 동일한 효과는 산소 대신에 l종 이상의 산소원자를 결합하여 분자를 도입함으로써 얻어진다.
더욱이, NF3와 동일한 작용을 갖는 가스들로는 불소(F2)와 SF6, CHF3, C2F6및 C4F8등의 불화물이 있다. 또한, 질소 또는 아르곤 등의 활성가스를 불소 또는 불화물들 중 어느 하나에 첨가하는 것이 가능하다.
(ⅱ) 종래기술과 비교 실시예
제 3a 도 및 제 3b 도는 자연산화층이 본 실시예의 수소 플라즈마 다운-플로우 처리에 의한 실리콘 기판의 표면에서 제거되는 것을 설명하기 위한 기판의 단면도이다.
본 실시예는 NF3가스가 제 2 가스 도입구 6에서 첨가되는 것이 아나라 제 3a도에 도시된 실리콘 기판 상에 자연산화층 10이 오직 수소 라디칼에 의해 제거된다는 사실에 있어서 본 발명의 실시예와 다르다.
본 실시예로서는 NF3가스를 사용하지 않는 것 이외는 동일한 조건과 방법으로 처리를 행한다.
이 경우에서, 다량의 수소 라디칼을 포함하는 활성가스가 가스흐픔의 하류 측으로 흐른다. 수소 라디칼은직접 웨이퍼 설정부 7에 도달하여 자연산화층 10에 반응한다. 그러나, 이 상태가 60분 이상 유지된 후에도, 자연산화층 l0은 제 3b 도에 도시된 바와 같이 실리콘 기판 9의 표면에서 완전히 제거되지 않는다. 이것에 의하여, 에칭률이 작아진다는 것이 확인되었다. 수소와 함께 플라즈마 발생부 4 내에 NF3를 도입한 결과, 자연산화층 10a는 완전히 제거되지만, 반응실 l을 구성하는 실리카관의 표면이 동시에 부식되는 것이 발견되있다.
(ⅲ) 검사실험
본 발명과 종래기술의 실시예 사이의 차이점의 원인을 검사하기 위하여, 웨이퍼 실정부 7 내에 수소원자량을 검사하여 비교하였다.
제 4 도는 실험장치의 단면도를 나타낸 것이다. 실험장치는 제 1 도에서와 같이 거의 동일한 구성을 갖지만, ESR(electron spin resonance) 측정기구 11이 웨이퍼 설정부 7 근처에 설정된다는 점에서 다르다. 웨이퍼 설정부 7 내의 수소 원자량은 측정기구 1l에 의하여 측정된다. 제 4 도에 있어서, 제 1 도에서 같이 동일한부호를 가진 부분은 제 1 도에서 같이 동일한 부분을 나타낸다. 더욱이, 가스는 본 발명의 상기 실시예와 본실시예에 기술된 바와 같이 동일한 조건과 방법으로 반응실 1에 공급된다.
제 5a 도 및 제 5b 도는 실험결과를 나타낸 것이다.
제 5a 도는 NF3가스가 본 발명의 상기 실시예와 같이 첨가되는 경우를 나타낸 것이고 제 5b 도는 NF3가스가 첨가되지 않는 경우를 나타낸 것이다. 제 5a 도 및 제 5b 도에 있어서, 가로좌표축은 자기장세기(Gauss)를 나타내고 세로좌표축은 임의 단위(A.U)를 나타낸다. 특징적인 곡선의 상부 및 하부 피크 사이의 레벨차는 수소원자량에 대략 비례한다.
제 5a 도 및 제 5b 도로 부터, 본 발명의 실시예가 웨이퍼 설정부 7 내의 수소원자수에 있어서 종래기술보다 많다는 것이 발견되었다.
수증기를 첨가하지 않고 수소 플라즈마를 발생시킬 때, 플라즈마로 생성된 대부분 수소원자(수소라디칼)는 실리콘관의 내면에 재결합되어 플라즈마의 다운-플로우측에서 수소분자로 복귀된다. 그러므로, 수소라디칼의 총수는 플라즈마의 다운-플로우영역에서 갑자기 감소한다.
그러나, 수증기를 수소플라즈마에 첨가할 때, 수소원자의 재결합은 수증기에 의해 저하된다. 이것에 의하여, 수소원자는 감소함이 없이 다운-플로우 측으로 운반된다.
수증기의 작용에 따라 플라즈마 영역의 다운-플로우측에 있는 고농도 수소라디칼에 NF3를 첨가함으로써, 불소화수소산(HF) 등의 에칭제가 수소원자와 NF3사이의 반응에 의하여 생성되며, SiO2는 HF에 의해 에칭된다.
더욱이, 플라즈마의 다운-플로우 측에서 수소원자의 농도는 수소원자가 HF를 생성하는 반응의 경우에 소모되기 때문에 NF3를 첨가함으로써 이론적으로 감소되어야 한다.
그러나, 생각과는 반대로, 제 5a 도 및 제 5b 도로 부터 수소원자수가 다운-플로우 측에서 증가한다는 것이 발견되었다. 이것은 아마모 수소원자와 NF3사이의 반응이 HF를 발생시킬 뿐만 아나라 다른 반응이 동시에 발생되기 때문이다.
(3) 자연산화층을 제거한 후에 기판을 처리하기 위한 본 발명의 실시예의 방법
자연산화층 10이 실리콘 기판 9를 손상시키지 않고 단시간에 상기 실시예의 수소 플라즈마 다운-플로우처리에 의해 제거되더라도, 반응생성물은 자연산화층을 제거한 후에도 실리콘 기판 9의 표면에 존재하는 경우가 있다.
반응생성물이 수소, 불소등의 화합물이고, 그 화합물이(NF4)2SiF6이라는 것이 평가되었다.
반응생성물을 약 12시간 동안 그대로 방치함으로써 자연히 사라진다. 그러나, 생성물을 그대로 방치하는 경우, 실리콘 기판 9의 표면이 저장화합물과 반응생성물 사이의 상호작용에 의하여 다시 산화된다는 것이 고려된다. 더욱이, 처리량(throughput)을 개선시키는 것이 필요하다, 그러므로, 단시간 내에 반응생성물을 제거하는 것이 바람직하다.
반응생성물을 제거하기 위하여, 예를 들면, 다음과 같은 2가지 방법(A)와 (B)가 있다.
(A) 가열에 의한 방법
제 6 도는 실리콘 기판 9의 표면으로 부터 반응생성물을 제거하기 위한 장치의 단면도이다. 이 장치는 가열수단 l2가 반응실 1의 웨이퍼 설정부 7의 내부 또는 외주변에 제공된다는 것 이외는 제 1 도의 장치와 동일하다. 그러므로, 그 설명을 생략한다. 가열수단 12는 적외선 램프와 고정항선으로 제공원 히터 또는 웨이퍼 스네이지에 의한 가열방법을 사용한다
이하, 이 장치를 사용하여 상기 항목(2)(i)에 보여진 방법으로 처리된 실리콘 기판 9의 표면으로 부터 반응생성물을 제거하는 방법에 대하여 설명한다.
먼저, 상기 항목(2)(i)에 보여진 방법으로 실리콘 기판 9의 표면으로 자연산화층 10을 제거한다.
그 후에, 수증기의 공급을 중단하고 나서 NF3의 도입과 플라즈마 발생부 4에 방출을 차례로 중단하며, 반응실 1 내의 압력을 lTorr로 유지하도록 약 l00CC/min의 유량으로 판응실 l 내에 수소가스를 연속적으로 도입한다. 그 다음에, 이 상태를 약 3분간 유지하도록 가열수단 l2에 의하여 실리콘 기판 9의 온도를 약60℃ 이상, 바람직하게는 l00℃로 상승시킨다. 가열수단 12가 적외선 램프를 사용할 때, 실리콘 기판 9는 100℃까지 즉시 가열된다. 그러나, 고저항선 히터를 사용할 때, 100℃까지 가열온도를 상승시키기 위하여 약30초 시간을 필요로 한다.
상기 가열처리를 함으로써, 실리콘 기간 9의 표면에 퇴적물이 사라진다.
제 7a 도 및 제 7b 도는 가열수단 12에 의해 열적으로 처리된 후에 실리콘 기판 9의 표면에 반응생성물의 존재를 관찰한 결과와 실리콘 기판 9의 상태를 나타낸 특성도이다. 세로좌표축은 흡수량이고 가로 좌표축은 파수를 나타낸 것이다 세로좌표축에 부가된 숫자는 흡수도를 나타낸 것이 아니다.(제 8a 도 및 제 8 도에서도 마찬가지이다)
표면상태는 FT-IR ATR(Attenuated Total Reflection)에 의해 분석된다.
제 7a 도에 도시된 바와 같이, 적외선 흡수용량의 피크는 3,200∼3,600cm-1의 파수 범위 내에서 열처리 전에 실리콘 기판 9의 표면에 있고 반응생성물의 존재가 관찰된다. 그러나, 100℃ 온도에서 약 3분간 기판을 열처리한 결과, 제 7b 도로 부터 피크가 소멸되고 반응생성물이 실리콘 기판 9의 표면에서 제거된다는 것이 발견되었다.
이것에 의하여, 단 시간 내에 반응생성물이 제거되기 때문에, 자연산화층을 제거한 후에 처리량이 개선되고 기판 표면은 다시 산화되지 않는다.
수소 플라즈마 다운-플로우로 처리하고 나서 FT-IR에 의하여 실리콘 기판을 가열한 표면의 관찰결과, 제 8a 도에 나타난 분석결과를 얻었다.
제 8a 도에 도시된 파수와 적외선 흡수용량의 특성으로부터, 2,050∼2,150cm-1의 범위 내의 적외선 흡수용량에서 3개의 피크가 있다는 것을 알았다. 그 피크들은 좌측으로부터 차례로 SiH3, SiH2및 SiH를 나타낸다.
이것에 의하여, 열적으로 처리된 후에 실리콘 기판 9의 표면에 실리콘 결합이 수소와 결합한다는 것이 분명하게 된다. 더욱이, 분석결과로부터, 산소가 실리콘 결합과 결합한다는 것을 나타내는 2250cm-1근처의 파수에서 적외선 흡수용량의 피크가 관찰되지 않고 산소층이 존재하지 않는다는 것을 알았다.
상기 설명에서 있어서, 수소가스는 플라즈마 발생부 4로부터 반응실 1 내에 도입되어 열처리를 실행할때 실리콘 기판 9를 수소 분위기로 일으킨다. 그러나, 실리콘 기판 9를 덮기 위한 가스는 수소에 한정되는 것이 아니라 실리콘 기판 9의 표면에 영향을 주지 않는 한 산화성질이 없는 질소 또는 아르곤가스를 사용할 수가 있다. 더욱이, 반응실 1의 내부를 고진공상태로 일으키는 것이 가능하다.
(B) 물세척에 의한 방법
실리콘 기판 9에 부착된 반응생성물은 실리콘 기판 9를 물에 의하여 세척함으로써도 제거될 수가 있다. 이하, 상세한 방법을 설명한다.
먼저, 상기 항목(2)(i)이 설명된 방법을 사용함으로써, 자연산화층 10은 실리콘 기판 9의 표면으로 제거된다. 그 다음에, 가스의 공급이 중단되어 플라즈마 발생부 4에 의한 방출이 중단되며, 그 후에 수소의 공급이 중단된다.
그 다음에, 실리콘 기판 9는 반응실 1에서 끄집어 내고 제9도에 도시된 바와 같이, 30분 이내에 실리콘기판 9는 탈이온수로 채워진 물세척조 13 내에서 5분 이하, 예를 들면 2분 동안 세척된다. 탈이온수의 용해된 산소량은 80ppb 이하이다. 이것에 의하여, 실리콘 기판 9의 표면이 산화되는 위험이 상당히 감소된다.
탈이온수의 용해된 산소량이 감소함에 따라 산화상태가 감소하기 때문에, 물에 의해 실리콘 기판 9를 세척할 때 용해된 산소량을 감소시키는 것이 바람직하다. 탈이온수의 용해된 산소량의 요구치는 1M-bit DRAM(dynamic random acess memory)에 대해 50∼100ppb이고 4M-bit DRAM에 대해 20∼50ppb이다.
FT-IR ATR에 의하여 물로 세척된 실리콘 9의 표면을 관찰한 결과, 물세척전에 피크로 나타난 반응생성물이 사라진다는 것이 발견된다.
약 20분 동안 덜 용해된 산소량을 포함하는 탈이온수에 의해 실리콘 기판 9를 세척함으로써, 반응생성물이 제거된다. 그러므로, 실리콘 기판 9를 다음 단계로 옮길 때 까지의 시간이 단축되고, 처리량이 개선되며, 재산화에 대한 위험이 제거된다.
FT-IR ATR에 의하여 물로 세척된 후 다수회의 수소 플라즈마 다운-플로우로 처리된 실리콘 기판 9의 표면을 관찰한 결과, 제 8b 도에 나타난 분석결과가 얻어 진다.
제 8b 도에 도시된 파수와 적외선 흡수용량의 특성으로부터, 2,050∼2,100cm -1의 범위 내의 적외선 흡수용량에서 SiH를 보이는 피크가 있다는 것이 발견되었다.
이것에 의하여, 가열된 후에 실리콘 기판 9의 표면에 실리콘 원자가 수소와 결합한다는 것이 분명해진다. 특성도로부터,2,250cm-1근처의 파수에서 적의선 흡수용량의 피크가 거의 관찰되지 않고 산화층이 거의 존재하지 않는다는 것이 발견되었다.
(4) 요약
상술한 바와 같이, 본 발명은 수소와 수증기(H2+H2O) 또는 수소와 산소(H2+O2)의 혼합가스의 플라즈마 다운-플로우에 불화질소(NF3)질소를 함유하는 가스를 첨가하여 이 혼합가스를 실리콘 등의 반도체 기판 상에 자연산화층에 노출시킴으로써 자연산화층을 제거한다. 이것에 의하여, 예를 들면 실리콘 기판의 표면으로 부터 자연산화층을 제거하기 위한 처리 시간이 단축된다는 것이 실험에 의해 확인된다.
더욱이, 본 발명은 플라즈마 발생영역으로 부터 흐르는 가스의 흐름이 하류 측에서와 플라즈마 상태 하에 가스가 없는 영역 내에 활성가스에 NF3함유 가스를 첨가하여 처리되도록 물체를 처리한다. 이것에 의하여, 고에너지 입자가 반응가스에 포함되지 않거나 기판이 손상되지 않는다.
더욱이, 불소원자가 존재하지 않기 매문에, 반응실을 구성하는 실리콘관의 내면에 에칭되지 않는다.
또한, 본 발명은 수소가스를 사용하여 건식처리를 행하기 때문에, 불소는 습식처리와 다르게 반도체 층 상에 남아 있지 않게 되고 수소 종결처리가 행해진다. 이것에 의하여, 피처리 표면은 처리된 후에 화학적으로 안정하게 된다. 더욱이, 본 발명의 장치는 CVD 장치 및 스퍼터링 장치를 포함하는 많은 다른 제조장치와 용이하게 결합될 수가 있다. 그러므로, 일련의 단계들이 용이하게 자동화될 수가 있다.
더욱이, 자연산화층이 수소와 수증기 또는 산소와 수소의 혼합가스를 사용하여 제거된 후에 수증기와 산소의 공급이 먼저 중단되고, 산화가스가 없는 NF3는 제거되기 전에 즉시 실리콘 기판의 표면에 존재한다. 따라서, 수소 플라즈마 다운-플로우 처리된 기판의 표면이 다시 산화되지 않게 하는 것이 가능하다.
반응생성물이 자연산화층을 제거한 후에 기판의 표면에 퇴적되는 경우에, 기판을 가열하거나 용해된 산소량이 적은 탈이온수에 의하여 세척함으로써 제거될 수가 있다. 이것에 의하여, 기판의 표면을 세척하여 처리량을 개선하는 것이 가능하다.
상기 처리를 사용함으로써, 비결정질 실리콘, 다결정 실리콘 또는 다른 반도체 층의 표면에 자연산화층을 제거하여 표면을 수소 종결처리하는 것이 가능하다.

Claims (19)

  1. 수소가스를 도입하여 수소가스를 활성화하는 플라즈마 발생부, 플라즈마 발생부로 부터 흐르는 가스의 하류측과 플라즈마 발생부에서 발생한 플라즈마 가스가 존재하는 영역의 바깥 쪽에 배치되어 불소가스 또는 불화물 가스를 도입하는 가스도입부, 실리카제의 잼버(chamber)로 둘러싸여 있고 가스도입부의 하류측에 배치되어 플라즈마 발생부에서 발생한 수소라디칼과 가스도입부에서 도입된 불소가스 또는 불화물 가스를 반응시키는 반응영역, 및 반응영역의 하류측에 배치된 웨이퍼설정부로 구성되어 있는 반도체 장치의 제조장치.
  2. 제 1 항에 있어서, 불화물 가스가 NF3, CF4, SF6, CHF3, C2F6및 C4F8중의 하나인 제조장치.
  3. 제 1 항에 있어서, 웨이퍼 설정부에는 반도체 층을 가열하는 가열수단이 제공되어 있는 제조장치.
  4. 제 1 항에 있어서, 자연산화층으로 피복된 실리콘층이 웨이퍼 설정부에 배치되는 제조장치.
  5. 제 1 에 있어서, 산소가스와 산소원자 함유 분자가스 중의 적어도 하나가 수소가스와 함께 플라즈마 발생부 내에 도입되는 제조장치.
  6. 제 5 항에 있어서, 산소원자 함유 분자가스가 수증기인 제조장치.
  7. 플라즈마 분위기 외에 수소 라디칼에 적어도 불소가스 또는 불화물 가스를 첨가하여된 혼합가스에 반도체 층을 노출시켜 반도체층의 표면으로 부터 산화물을 제거하는 반도체 장치의 제조방법.
  8. 제 7 항에 있어서, 불화물 가스가 NF3, CF4, SF6, CHF3, C2F6및 C4F8중의 하나인 제조방법.
  9. 활성가스를 발생시키기 위하여 적어도 수소를 플라즈마로 변환하고, 수소의 플라즈마가 가스 흐름의 하류측에 있는 영역으로 부터 흐르는 가스에 적어도 불소가스 또는 불화물 가스를 첨가하고, 반도체 층의 표면으로 부터 산화물을 제거하여 표면을 수소종결처리하기 위하여, 불소 또는 불화물 가스가 가스 흐름의 하류 측에 첨가되는 영역으로 부터 흐르는 가스에 반도체 층을 노출시키는 단계로 구성되는 반도체 장치의 제조방법.
  10. 제 9 항에 있어서, 불화물 가스가 NF3, CF4, SF6, CHF3, C2F6및 C4F8중의 하나인 제조방법.
  11. 제 9 항에 있어서, 수소가 플라즈마로 변환되고 동시에 수소가스와 수소원자 함유 분자가스 중의 적어도 하나가 플라즈마로 변환되는 제조방법.
  12. 제 1l 항에 있어서, 산소원자 함유 분자가스가 수증기인 제조방법.
  13. 제 9 항에 있어서, 반도체 층이 자연산화층으로 피복된 실리콘 층인 제조방법.
  14. 제 9 항에 있어서, 반도체 층의 표면을 수소 종결처리단계 후에 60℃ 이상의 온도로 반도체 층을 설정하여 실행되는 제조방법.
  15. 제 14 항에 있어서, 가열이 산화가 없는 가스를 포함하는 분위기 내에 반도체 층을 설정하여 실행되는 제조방법.
  16. 제 9 항에 있어서, 반도체 층의 표면이 수소종결처리되고 그 후에 반도체 층이 물로 세척되는 제조방법.
  17. 제 16 항에 있어서, 용해된 산소량이 80ppb 이하인 탈이온수가 물로 반도체 층을 세척하는데 사용되는제조방법.
  18. 제 1 영역을 통하여 수소가스를 흐르도록 시작하고, 수소가스가 흐르는 동안에 수소가스를 제 1 영역 내에서 플라즈마로 변환하고, 적어도 불소가스와 불화물 가스를 제 1 영역으로 부터 흐르는 가스의 하류 측의 제 2 영역에 첨가하고, 물 또는 불화물 가스가 흐르는 동안에 가스를 플라즈마로 변환하기 위하여 산소가스와 산소원자 함유 분자가스 중 적어도 하나를 제 1 영역에 흐르도록 시작하고, 반도체 층의 표면으로 부터 산화물을 제거하기 위하여 불소 또는 불화물 가스를 도입하는 제 2 영역으로 부터 흐르는 가스에 반도체 층을 노출하고, 산화물 제거 후 제 1 영역 내에 도입된 산소가스 또는 산소원자 함유 분자가스의 도입을 중단하고 나서 불소 또는 불화물 가스의 도입을 중단하고, 제 1 영역 내의 가스가 플라즈마로의 변환을 중단하며, 제 1 영역 내의 가스가 플라즈마로의 변환을 중단한 후 수소가스의 도입을 중단하는 단계로 구성되는 반도체장치의 제조방법.
  19. 제 18 항에 있어서, 불화물 가스가 NF3, CF4, SF6, CHF3, C|2F6및 C4F8중의 하나인 제조방법.
KR1019940001443A 1993-03-31 1994-01-27 반도체 장치의 제조장치 및 방법 KR0126892B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-074076 1993-03-31
JP7407693 1993-03-31
JP5152381A JP2804700B2 (ja) 1993-03-31 1993-06-23 半導体装置の製造装置及び半導体装置の製造方法
JP93-152381 1993-06-23

Publications (2)

Publication Number Publication Date
KR940022731A KR940022731A (ko) 1994-10-21
KR0126892B1 true KR0126892B1 (ko) 1998-04-02

Family

ID=26415213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001443A KR0126892B1 (ko) 1993-03-31 1994-01-27 반도체 장치의 제조장치 및 방법

Country Status (5)

Country Link
US (2) US5919336A (ko)
JP (1) JP2804700B2 (ko)
KR (1) KR0126892B1 (ko)
FR (1) FR2703510A1 (ko)
GB (1) GB2276764B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542690B1 (ko) * 1998-12-30 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 실리콘 산화막 형성 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328416B2 (ja) * 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
US5679215A (en) * 1996-01-02 1997-10-21 Lam Research Corporation Method of in situ cleaning a vacuum plasma processing chamber
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
US6017414A (en) 1997-03-31 2000-01-25 Lam Research Corporation Method of and apparatus for detecting and controlling in situ cleaning time of vacuum processing chambers
JPH10326771A (ja) * 1997-05-23 1998-12-08 Fujitsu Ltd 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法
JP3627451B2 (ja) * 1997-06-04 2005-03-09 東京エレクトロン株式会社 表面処理方法及びその装置
US6706334B1 (en) 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
KR100605884B1 (ko) 1998-11-11 2006-08-01 동경 엘렉트론 주식회사 표면 처리 방법 및 장치
JP4612063B2 (ja) * 1998-11-11 2011-01-12 東京エレクトロン株式会社 表面処理方法及びその装置
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
JP4057198B2 (ja) * 1999-08-13 2008-03-05 東京エレクトロン株式会社 処理装置及び処理方法
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
US6991739B2 (en) * 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6680164B2 (en) 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
JP2004128281A (ja) 2002-10-03 2004-04-22 Tokyo Electron Ltd 基板処理方法および基板処理装置
US7556048B2 (en) * 2002-11-15 2009-07-07 Agere Systems Inc. In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor
US20050158667A1 (en) * 2004-01-20 2005-07-21 Applied Materials, Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
WO2006035893A1 (ja) * 2004-09-30 2006-04-06 Hamamatsu Photonics K.K. シリコン基板加工方法
JP2007201067A (ja) * 2006-01-25 2007-08-09 Sekisui Chem Co Ltd 表面処理方法及び装置
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
CN101971298A (zh) * 2007-11-02 2011-02-09 佳能安内华股份有限公司 表面处理设备和表面处理方法
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
KR102347402B1 (ko) * 2016-05-29 2022-01-04 도쿄엘렉트론가부시키가이샤 측벽 이미지 전사 방법
US20230100863A1 (en) * 2021-09-27 2023-03-30 Applied Materials, Inc. Water vapor plasma to enhance surface hydrophilicity

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751265A (en) * 1980-09-10 1982-03-26 Hitachi Ltd Microwave plasma etching device
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
KR920004171B1 (ko) * 1984-07-11 1992-05-30 가부시기가이샤 히다찌세이사꾸쇼 드라이에칭장치
JPS61222534A (ja) * 1985-03-28 1986-10-03 Anelva Corp 表面処理方法および装置
JPS62272541A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体基板の表面処理方法
US4863561A (en) * 1986-12-09 1989-09-05 Texas Instruments Incorporated Method and apparatus for cleaning integrated circuit wafers
JPS6414218A (en) * 1987-07-06 1989-01-18 Harima Chemicals Inc Production of highly water-absorptive resin
US5298112A (en) * 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JP3001891B2 (ja) * 1987-10-01 2000-01-24 グンゼ株式会社 透明導電膜のエッチング方法及びその装置
US5007983A (en) * 1988-01-29 1991-04-16 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Etching method for photoresists or polymers
JPH01219184A (ja) * 1988-02-26 1989-09-01 Nippon Mining Co Ltd 酸化第二銅粉末の製造方法
US5225036A (en) * 1988-03-28 1993-07-06 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0277124A (ja) * 1988-06-29 1990-03-16 Tokyo Electron Ltd ドライエッチング方法
KR950000662B1 (ko) * 1988-11-18 1995-01-27 가부시키가이샤 시바우라 세이사쿠쇼 드라이에칭 방법
US5030319A (en) * 1988-12-27 1991-07-09 Kabushiki Kaisha Toshiba Method of oxide etching with condensed plasma reaction product
JP2890432B2 (ja) * 1989-01-10 1999-05-17 富士通株式会社 有機物の灰化方法
JPH03129732A (ja) * 1989-07-19 1991-06-03 Matsushita Electric Ind Co Ltd 半導体の処理方法
US4992134A (en) * 1989-11-14 1991-02-12 Advanced Micro Devices, Inc. Dopant-independent polysilicon plasma etch
US5002632A (en) * 1989-11-22 1991-03-26 Texas Instruments Incorporated Method and apparatus for etching semiconductor materials
JP2673380B2 (ja) * 1990-02-20 1997-11-05 三菱電機株式会社 プラズマエッチングの方法
US5089441A (en) * 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
JP2920850B2 (ja) * 1991-03-25 1999-07-19 東京エレクトロン株式会社 半導体の表面処理方法及びその装置
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
US5326406A (en) * 1991-07-31 1994-07-05 Kawasaki Steel Corporation Method of cleaning semiconductor substrate and apparatus for carrying out the same
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542690B1 (ko) * 1998-12-30 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 실리콘 산화막 형성 방법

Also Published As

Publication number Publication date
US5919336A (en) 1999-07-06
FR2703510B1 (ko) 1997-02-21
FR2703510A1 (fr) 1994-10-07
KR940022731A (ko) 1994-10-21
JPH06338478A (ja) 1994-12-06
US6024045A (en) 2000-02-15
JP2804700B2 (ja) 1998-09-30
GB2276764B (en) 1996-11-20
GB9401772D0 (en) 1994-03-23
GB2276764A (en) 1994-10-05

Similar Documents

Publication Publication Date Title
KR0126892B1 (ko) 반도체 장치의 제조장치 및 방법
JP3533583B2 (ja) 水素プラズマダウンフロー装置の洗浄方法
US5756402A (en) Method of etching silicon nitride film
US6417080B1 (en) Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
JP3328416B2 (ja) 半導体装置の製造方法と製造装置
US4923828A (en) Gaseous cleaning method for silicon devices
Kastenmeier et al. Chemical dry etching of silicon nitride and silicon dioxide using CF4/O2/N2 gas mixtures
TWI409866B (zh) 自低ｋ介電材料移除光阻及後蝕刻殘留物之氣體混合物及其使用方法
KR100781742B1 (ko) 반도체의 표면처리방법
US5100504A (en) Method of cleaning silicon surface
US6107215A (en) Hydrogen plasma downstream treatment equipment and hydrogen plasma downstream treatment method
EP0747711B1 (en) Micro-machine manufacturing process
KR19990006635A (ko) 산화막을 제거하기 위한 처리 방법 및 처리 장치
US20030124878A1 (en) Wafer drying method
CN100468652C (zh) 在半导体基底的金属结构表面去除残余物的方法
JP2000286248A (ja) イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JPH06333898A (ja) 半導体装置の洗浄方法及びその装置
JP3963295B2 (ja) ケミカルドライエッチング方法
US20020009899A1 (en) Method and device for manufacturing semiconductor devices including insulation oxide layers
RU2116686C1 (ru) Способ получения пленки диоксида кремния на подложке
US20020185554A1 (en) Method for treating a gas dispensing device and device treated
VOSHCHENKOV Fundamentals of plasma etching for silicon technology (Part 1)
KR980012057A (ko) 반도체 장치의 실리콘 나이트라이드막 제거방법
JP2004214438A (ja) Ｈｓｇ膜の形成方法
JPH0484415A (ja) レジストのアッシング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee