JPWO2021176693A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021176693A5
JPWO2021176693A5 JP2022504920A JP2022504920A JPWO2021176693A5 JP WO2021176693 A5 JPWO2021176693 A5 JP WO2021176693A5 JP 2022504920 A JP2022504920 A JP 2022504920A JP 2022504920 A JP2022504920 A JP 2022504920A JP WO2021176693 A5 JPWO2021176693 A5 JP WO2021176693A5
Authority
JP
Japan
Prior art keywords
layer
semiconductor
impurity
impurity region
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022504920A
Other languages
English (en)
Japanese (ja)
Other versions
JPWO2021176693A1 (https=
JP7610860B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2020/009721 external-priority patent/WO2021176693A1/ja
Publication of JPWO2021176693A1 publication Critical patent/JPWO2021176693A1/ja
Publication of JPWO2021176693A5 publication Critical patent/JPWO2021176693A5/ja
Application granted granted Critical
Publication of JP7610860B2 publication Critical patent/JP7610860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

JP2022504920A 2020-03-06 2020-03-06 柱状半導体装置とその製造方法 Active JP7610860B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/009721 WO2021176693A1 (ja) 2020-03-06 2020-03-06 柱状半導体装置とその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021176693A1 JPWO2021176693A1 (https=) 2021-09-10
JPWO2021176693A5 true JPWO2021176693A5 (https=) 2022-11-14
JP7610860B2 JP7610860B2 (ja) 2025-01-09

Family

ID=77613964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504920A Active JP7610860B2 (ja) 2020-03-06 2020-03-06 柱状半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US20230058135A1 (https=)
JP (1) JP7610860B2 (https=)
TW (1) TWI786561B (https=)
WO (1) WO2021176693A1 (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135631A1 (ja) * 2022-01-11 2023-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
TW201306233A (zh) * 2011-07-21 2013-02-01 Rexchip Electronics Corp 具有輔助電極結構的立體動態隨機存取記憶體
JP5612237B1 (ja) * 2013-05-16 2014-10-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置の製造方法
JP5973665B2 (ja) * 2013-06-13 2016-08-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置とその製造方法
WO2015033382A1 (ja) * 2013-09-03 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2015059789A1 (ja) * 2013-10-23 2015-04-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP6286612B2 (ja) * 2015-12-18 2018-02-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置及びその製造方法
CN111344841B (zh) * 2017-11-01 2023-07-04 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置、及其制造方法
US10192867B1 (en) * 2018-02-05 2019-01-29 Globalfoundries Inc. Complementary FETs with wrap around contacts and method of forming same

Similar Documents

Publication Publication Date Title
US12108585B2 (en) Manufacturing method of pillar-shaped semiconductor device
US12096608B2 (en) Pillar-shaped semiconductor device and manufacturing method thereof
WO2018123823A1 (ja) 柱状半導体装置の製造方法
TWI742750B (zh) 柱狀半導體裝置及其製造方法
JPWO2021005842A5 (https=)
JPWO2021005789A5 (https=)
US11705338B2 (en) Method for manufacturing pillar-shaped semiconductor device
JP7610860B2 (ja) 柱状半導体装置とその製造方法
JPWO2021176693A5 (https=)
TWI801007B (zh) 柱狀半導體裝置的製造方法
WO2023017618A1 (ja) 柱状半導体の製造方法
TWI815229B (zh) 柱狀半導體記憶裝置及其製造方法
KR20200089735A (ko) 주상 반도체 장치의 제조 방법
CN110366775B (zh) 柱状半导体装置的制造方法
WO2022234655A1 (ja) 柱状半導体の製造方法
WO2023032025A1 (ja) 柱状半導体の製造方法