JP7610860B2 - 柱状半導体装置とその製造方法 - Google Patents

柱状半導体装置とその製造方法 Download PDF

Info

Publication number
JP7610860B2
JP7610860B2 JP2022504920A JP2022504920A JP7610860B2 JP 7610860 B2 JP7610860 B2 JP 7610860B2 JP 2022504920 A JP2022504920 A JP 2022504920A JP 2022504920 A JP2022504920 A JP 2022504920A JP 7610860 B2 JP7610860 B2 JP 7610860B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
impurity
pillar
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504920A
Other languages
English (en)
Japanese (ja)
Other versions
JPWO2021176693A1 (https=
JPWO2021176693A5 (https=
Inventor
望 原田
賢一 金澤
イーソ リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Publication of JPWO2021176693A1 publication Critical patent/JPWO2021176693A1/ja
Publication of JPWO2021176693A5 publication Critical patent/JPWO2021176693A5/ja
Application granted granted Critical
Publication of JP7610860B2 publication Critical patent/JP7610860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Rod-Shaped Construction Members (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)
JP2022504920A 2020-03-06 2020-03-06 柱状半導体装置とその製造方法 Active JP7610860B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/009721 WO2021176693A1 (ja) 2020-03-06 2020-03-06 柱状半導体装置とその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021176693A1 JPWO2021176693A1 (https=) 2021-09-10
JPWO2021176693A5 JPWO2021176693A5 (https=) 2022-11-14
JP7610860B2 true JP7610860B2 (ja) 2025-01-09

Family

ID=77613964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504920A Active JP7610860B2 (ja) 2020-03-06 2020-03-06 柱状半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US20230058135A1 (https=)
JP (1) JP7610860B2 (https=)
TW (1) TWI786561B (https=)
WO (1) WO2021176693A1 (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135631A1 (ja) * 2022-01-11 2023-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184933A1 (ja) 2013-05-16 2014-11-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する半導体装置の製造方法
WO2015033382A1 (ja) 2013-09-03 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2015059789A1 (ja) 2013-10-23 2015-04-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2017104066A1 (ja) 2015-12-18 2017-06-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する半導体装置及びその製造方法
WO2019087328A1 (ja) 2017-11-01 2019-05-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
TW201306233A (zh) * 2011-07-21 2013-02-01 Rexchip Electronics Corp 具有輔助電極結構的立體動態隨機存取記憶體
JP5973665B2 (ja) * 2013-06-13 2016-08-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する半導体装置とその製造方法
US10192867B1 (en) * 2018-02-05 2019-01-29 Globalfoundries Inc. Complementary FETs with wrap around contacts and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184933A1 (ja) 2013-05-16 2014-11-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する半導体装置の製造方法
WO2015033382A1 (ja) 2013-09-03 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2015059789A1 (ja) 2013-10-23 2015-04-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2017104066A1 (ja) 2015-12-18 2017-06-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する半導体装置及びその製造方法
WO2019087328A1 (ja) 2017-11-01 2019-05-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法

Also Published As

Publication number Publication date
JPWO2021176693A1 (https=) 2021-09-10
US20230058135A1 (en) 2023-02-23
TWI786561B (zh) 2022-12-11
WO2021176693A1 (ja) 2021-09-10
TW202141748A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
TWI722916B (zh) 柱狀半導體裝置的製造方法
US10651181B2 (en) Method for producing pillar-shaped semiconductor device
US12029022B2 (en) Pillar-shaped semiconductor device and method for producing the same
TWI742750B (zh) 柱狀半導體裝置及其製造方法
JPWO2021005789A5 (https=)
JPWO2021005842A5 (https=)
JP7610860B2 (ja) 柱状半導体装置とその製造方法
US20190157166A1 (en) Method for producing pillar-shaped semiconductor device
US20230327001A1 (en) Manufacturing method of pillar-shaped semiconductor device
JPWO2021176693A5 (https=)
TWI815229B (zh) 柱狀半導體記憶裝置及其製造方法
TWI818489B (zh) 柱狀半導體的製造方法
JP7565627B2 (ja) 柱状半導体装置とその製造方法
CN111771266A (zh) 柱状半导体装置的制造方法
CN110366775B (zh) 柱状半导体装置的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241216

R150 Certificate of patent or registration of utility model

Ref document number: 7610860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150