JPWO2021085556A5

JPWO2021085556A5 -

Info

Publication number: JPWO2021085556A5
Application number: JP2021553694A
Authority: JP
Filing date: 2020-10-29
Publication date: 2022-07-27
Anticipated expiration: 2040-10-29

Claims

窒化ガリウムを有する半導体素子であって、
第１領域および前記第１領域より突出した帯状の凸部または前記第１領域より凹んだ帯状の凹部である第２領域を含む第１面を有する半導体層を備え、
前記第１面のうち、前記第１領域または前記第２領域の表面の少なくとも一方は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面を有しており、
前記半導体層は、前記第１面と対向する第２面をさらに有しており、
前記第２面はリッジを有している、半導体素子。
請求項１に記載の半導体素子であって、
前記第１面のうち、前記第１領域または前記第２領域の表面の少なくとも一方は、前記第２面が有する面方位に対向した面方位と異なる面方位を含む結晶面を有している、半導体素子。
請求項１または２に記載の半導体素子であって、
前記凸部は、互いに異なる面方位からなる３以上の結晶面を有している、半導体素子。
請求項３に記載の半導体素子であって、
前記凸部の前記３以上の結晶面のうち１つは、（０００－１）面方位および（１－１００）面方位を含む結晶面である、半導体素子。
請求項１～４のいずれかに記載の半導体素子であって、
前記第１領域の表面は、前記第２領域の表面と異なる面方位を含む結晶面を有している、半導体素子。
請求項１～４のいずれかに記載の半導体素子であって、
前記第１領域の表面は、前記第２領域の表面と同一の面方位を含む結晶面を有している、半導体素子。
請求項１～６のいずれかに記載の半導体素子であって、
前記第１面の前記第１領域および前記第２領域に配された第１電極を、さらに備える、半導体素子。
請求項７に記載の半導体素子であって、
前記第１電極は、ｎ型電極である、半導体素子。
請求項１～８のいずれかに記載の半導体素子であって、
前記第２面に配された第２電極をさらに有している、半導体素子。
請求項１～９のいずれかに記載の半導体素子であって、
前記第１領域の表面は、（０００－１）面方位である、半導体素子。
請求項１～１０のいずれかに記載の半導体素子であって、
前記第２領域の表面は、（０００－１）面方位である、半導体素子。
請求項１～１１のいずれかに記載の半導体素子であって、
前記第１面は、前記第２領域と、前記第２領域を挟んだ複数の第１領域を有している、半導体素子。
請求項１２に記載の半導体素子であって、
前記複数の第１領域の表面は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面を有している、半導体素子。
請求項１～１２のいずれかに記載の半導体素子であって、
前記第１領域の表面は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面を有している、半導体素子。
請求項７または８に記載の半導体素子であって、
前記第１電極と前記第１領域との接触領域は、前記第１電極と前記第２領域との接触領域よりも大きい、半導体素子。
請求項７または８に記載の半導体素子であって、
前記第１電極と前記第１領域との接触領域において、（０００－１）面方位または（１－１００）面方位を含む結晶面の面積は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面の面積よりも小さい、半導体素子。
請求項７または８に記載の半導体素子であって、
前記第１電極と前記第２領域との接触領域において、（０００－１）面方位または（１－１００）面方位を含む結晶面の面積は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面の面積よりも小さい、半導体素子。
請求項１７に記載の半導体素子であって、
前記凹部は、互いに異なる面方位から成る複数の結晶面を有している、半導体素子。
請求項１８に記載の半導体素子であって、
前記凹部の前記複数の結晶面のうち１つは、（０００－１）面方位および（１－１００）面方位を含む結晶面である、半導体素子。
請求項１～１９のいずれかに記載の半導体素子であって、
前記第１領域は、粗面領域をさらに有している、半導体素子。
基板を準備する工程と、
前記基板の第１面上に窒化ガリウムを有する半導体層を形成する工程と、
前記半導体層を前記基板から剥離する工程と、を備え、
前記半導体層を前記基板から剥離するときに、剥離面が（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面となるように剥離する、半導体素子の製造方法。
請求項２１に記載の半導体素子の製造方法であって、
前記半導体層を前記基板から剥離するときに、前記半導体層に接続している前記基板の一部とともに、前記半導体層を剥離する、半導体素子の製造方法。
請求項２２に記載の半導体素子の製造方法であって、
前記半導体層を前記基板から剥離するときに、前記半導体層の一部が前記基板上に残存するように、前記半導体層を剥離する、半導体素子の製造方法。
請求項２１～２３のいずれかに記載の半導体素子の製造方法であって、
前記半導体層を形成する前に、前記基板の前記第１面上に、前記半導体層の成長の起点になる領域を露出させつつマスクを形成する工程を、さらに備え、
前記半導体層は、前記領域から前記マスクの表面に沿って成長する、半導体素子の製造方法。
請求項２４に記載の半導体素子の製造方法であって、
前記マスクの表面のうち前記半導体層が成長する表面は、凹凸を有している、半導体素子の製造方法。
窒化ガリウムを有する半導体素子であって、
第１領域および前記第１領域に隣接した第２領域を含む第１面を有する、基板を起点にエピタキシャル成長させた半導体層を、備え、
前記第２領域は、前記基板から分離したときに形成される剥離面であり、
前記剥離面は、（０００－１）面方位および（１－１００）面方位とは異なる面方位を含む結晶面を有している、半導体素子。
請求項２６に記載の半導体素子であって、
前記第２領域は、前記第１領域よりも突出する凸部を有し、
前記凸部は、第１凸領域と、前記第１凸領域よりも不純物濃度の少ない第２凸領域を有している、半導体素子。
請求項２７に記載の半導体素子であって、
前記第１凸領域は、前記第２凸領域よりも先端に位置している、半導体素子。
請求項２７に記載の半導体素子であって、
前記凸部は、第１凸領域と、前記第１凸領域よりも転位密度の少ない第２凸領域を有している、半導体素子。
請求項２７に記載の半導体素子であって、
前記凸部は、前記第１凸領域と前記第２凸領域とが接続した接続部を有しており、
前記接続部の転位密度は、前記第１凸領域よりも大きい、半導体素子。
請求項２８に記載の半導体素子であって、
前記凸部は、前記第１凸領域と前記第２凸領域とが接続した接続部を有しており、
前記接続部の転位密度は、前記第２凸領域よりも大きい、半導体素子。
請求項２７に記載の半導体素子であって、
前記第１凸領域は、前記第２凸領域よりも広い、半導体素子。