JPWO2020240777A1

JPWO2020240777A1 - 半導体装置

Info

Publication number: JPWO2020240777A1
Application number: JP2021521692A
Authority: JP
Inventors: 光一牛嶋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-05-30
Filing date: 2019-05-30
Publication date: 2021-11-04
Anticipated expiration: 2039-05-30
Also published as: US11984383B2; US20220173012A1; WO2020240777A1; JP7118262B2; DE112019007407T5; CN113892172A

Abstract

半導体装置に備えられる複数の能動素子を均一に冷却する。第１の複数の能動素子、第２の複数の能動素子及び受動素子は、それぞれ、第１の方向の第１の範囲、第２の範囲及び第３の範囲に配置される。第３の範囲は、第１の範囲と第２の範囲との間にある。冷却ジャケットの開口部に、ピンフィンが収容される。開口部は、第１の出口及び第２の出口を第２の方向の下流側端に有する。第１の出口及び第２の出口は、それぞれ、第１の範囲及び第２の範囲に配置される。冷却ジャケットは、分流壁を第２の方向の下流側端に有する。分流壁は、第３の範囲に配置される。冷却ジャケットは、冷媒導入溝を底面に有する。冷媒導入溝は、第３の範囲に配置され、第２の方向の上流側端から、第１の複数の能動素子及び第２の複数の能動素子の第２の方向の配置範囲の途中まで伸びる。

Description

本発明は、半導体装置に関する。

水冷型パワーモジュールは、複数の半導体素子及び冷却器を備える。冷却器には、冷媒が流される。複数の半導体素子は、冷却器に流される冷媒により冷却される。

水冷型パワーモジュールにおいては、複数の半導体素子が効果的に冷却されるようにするために、様々な冷却器の構造が提案されている。

例えば、特許文献１に記載された技術においては、放熱フィン群を迂回して冷媒が流れることを阻止する邪魔板が設けられる（段落００７０）。これにより、パワーモジュールの冷却性能を向上することができる（段落００７０）。

また、特許文献２に記載された技術においては、回路基板の中央部の凸の部分にて水冷ジャケットが変形させられる（段落００３９）。これにより、回路基板の中央部にあたる部分の水冷ジャケットの流路が狭くなるためその部分の流速が早くなる（段落００３９）。これにより、パワーモジュールの放熱性を向上することができる（段落００３９）。

特開２０１３−１３２５５号公報特開２００７−２６６２２４号公報

しかし、従来の水冷型パワーモジュールにおいては、冷媒の流れの上流側に配置される半導体素子を冷却するために用いられて高温となった冷媒が、冷媒の流れの下流側に配置される半導体素子を冷却するために用いられる。このため、後者の半導体素子の温度が、前者の半導体素子の温度と比較して、高温になる。これにより、複数の半導体素子の寿命にバラツキが生じる。この問題は、高負荷通電が行われる場合に特に顕著になる。

本発明は、これらの問題に鑑みてなされた。本発明が解決しようとする課題は、半導体装置に備えられる複数の能動素子を均一に冷却することである。

半導体装置は、ピンフィン付きベース板、第１の複数の能動素子、第２の複数の能動素子、受動素子及び冷却ジャケットを備える。

ピンフィン付きベース板は、ベース板及びピンフィンを備える。ベース板は、第１の主面及び第２の主面を有する。第２の主面は、第１の主面がある側と反対の側にある。

第１の主面上には、第１の複数の能動素子、第２の複数の能動素子及び受動素子が配置される。第２の主面には、ピンフィンが結合される。

第１の方向及び第２の方向は、第１の主面と平行をなす。第２の方向は、第１の方向と垂直をなす。

第１の複数の能動素子、第２の複数の能動素子及び受動素子は、それぞれ、第１の方向の第１の範囲、第２の範囲及び第３の範囲に配置される。第３の範囲は、第１の範囲と第２の範囲との間にある。第１の複数の能動素子は、第２の方向に配列される。第２の複数の能動素子は、第２の方向に配列される。

冷却ジャケットは、開口部を有する。開口部には、ピンフィンが収容される。

本発明の第１の態様においては、開口部が、第１の出口及び第２の出口を第２の方向の下流側端に有する。第１の出口及び第２の出口は、それぞれ、第１の範囲及び第２の範囲に配置される。また、冷却ジャケットが、分流壁を第２の方向の下流側端に有する。分流壁は、第３の範囲に配置され、第１の出口と第２の出口との間に配置される。

本発明の第２の態様においては、開口部が、入口を第２の方向の上流側端に有する。また、冷却ジャケットが、底面を有する。底面は、開口部を挟んで第２の主面に対向する。また、冷却ジャケットが、冷媒導入溝を底面に有する。冷媒導入溝は、第３の範囲に配置され、第２の方向の上流側端から、第１の複数の能動素子及び第２の複数の能動素子の第２の方向の配置範囲の途中まで伸びる。

本発明の第１の態様によれば、開口部の下流部を第２の方向に流れ開口部から出る冷媒流が、第１の方向の第１の範囲及び第２の範囲に形成され、第１の方向の第３の範囲に形成されない。このため、開口部の下流部を第２の方向に流れる冷媒流の流速が速くなる。これにより、第２の方向の下流側に配置される能動素子を効果的に冷却することができる。したがって、半導体装置に備えられる複数の能動素子を均一に冷却することができる。

本発明の第２の態様によれば、開口部の下流部を流れ開口部から出る冷媒流が形成される際に、冷媒導入溝を流れる冷媒流により形成され低温のままである冷媒流が合流させられる。これにより、第２の方向の下流側に配置される能動素子を効果的に冷却することができる。したがって、半導体装置に備えられる複数の能動素子を均一に冷却することができる。

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１の半導体装置を模式的に図示する分解斜視図である。実施の形態１の半導体装置に備えられる半導体モジュールを模式的に図示する上面図である。実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングを模式的に図示する斜視図である。実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングの一部を模式的に図示する斜視図である。実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングの一部、並びに、実施の形態１の半導体装置の内部に形成される冷媒流を模式的に図示する上面図である。

１実施の形態１
１．１半導体装置
図１は、実施の形態１の半導体装置を模式的に図示する分解斜視図である。

図１に図示される実施の形態１の半導体装置１は、冷却ジャケット付き半導体モジュールである。

半導体装置１は、半導体モジュール１１、冷却ジャケット１２、Ｏリング１３及びねじ１４を備える。

半導体モジュール１１は、ピンフィン付きベース板１０１、第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４を備える。また、半導体モジュール１１は、取り付けねじ穴１１１を有する。ピンフィン付きベース板１０１は、ベース板１２１及びピンフィン１２２を備える。第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４は、ベース板１２１の第１の主面１２１ａ上に配置される。ピンフィン１２２は、ベース板１２１の第２の主面１２１ｂに結合される。第２の主面１２１ｂは、第１の主面１２１ａがある側と反対の側にある。

冷却ジャケット１２は、取り付けねじ穴１３１、開口部１３２及びＯリング溝１３３を有する。取り付けねじ穴１３１、開口部１３２及びＯリング溝１３３は、冷却ジャケット１２の取り付け面１２ａに配置される。取り付けねじ穴１３１の内面には、ねじ溝が形成されている。Ｏリング溝１３３は、開口部１３２の外周に沿って配置される。開口部１３２には、冷媒が流される。

Ｏリング１３は、Ｏリング溝１３３に収容される。ねじ１４は、取り付けねじ穴１１１を貫通し、取り付けねじ穴１３１に螺合する。これより、半導体モジュール１１が、Ｏリング１３を挟んで、冷却ジャケット１２の取り付け面１２ａに取り付けられる。Ｏリング１３は、開口部１３２から半導体モジュール１１と冷却ジャケット１２との間隙を経由して半導体装置１の外部に至る経路を塞ぐ。これにより、開口部１３２に流される冷媒が封止される。

半導体モジュール１１が冷却ジャケット１２の取り付け面１２ａに取り付けられた状態においては、ピンフィン１２２が開口部１３２に収容される。これにより、ピンフィン１２２は、開口部１３２に流される冷媒に浸される。これにより、第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４により発せられた熱が、ベース板１２１及びピンフィン１２２を順次に経由して、開口部１３２に流される冷媒に伝えられる。伝えられた熱は、開口部１３２から出る冷媒流により半導体装置１の外部に運ばれる。これにより、第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４が、冷媒により冷却される。

１．２半導体モジュール
図２は、実施の形態１の半導体装置に備えられる半導体モジュールを模式的に図示する上面図である。

図２に図示される半導体モジュール１１は、６ｉｎ１の半導体モジュールである。このため、第１の複数の能動素子１０２及び第２の複数の能動素子１０３からなる能動素子群は、６個のスイッチング用の半導体素子を含む。半導体モジュール１１が、６ｉｎ１の半導体モジュール以外の半導体モジュールであってもよい。半導体モジュール１１は、電力変換装置に実装される。電力変換装置は、インバータ等である。半導体モジュール１１が、電力変換装置以外の装置に実装されてもよい。

第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４は、ベース板１２１の第１の主面１２１ａに接合される。第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４をベース板１２１の第１の主面１２１ａに接合するための接合縦構造は制限されない。

第１の複数の能動素子１０２は、能動素子１０２Ｕ，１０２Ｖ及び１０２Ｗを備える。第２の複数の能動素子１０３は、能動素子１０３Ｕ，１０３Ｖ及び１０３Ｗを備える。複数の受動素子１０４は、受動素子１０４ＰＵ，１０４ＰＶ，１０４ＰＷ，１０４ＮＵ，１０４ＮＶ及び１０４ＮＷを備える。

能動素子１０２Ｕ，１０２Ｖ及び１０２Ｗは、それぞれ、Ｕ相、Ｖ相及びＷ相の上アーム側のスイッチング素子である。能動素子１０３Ｕ，１０３Ｖ及び１０３Ｗは、それぞれ、Ｕ相、Ｖ相及びＷ相の下アーム側のスイッチング素子である。スイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。スイッチング素子がＩＧＢＴ以外のスイッチング素子であってもよい。例えば、スイッチング素子が金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。受動素子１０４ＰＵ，１０４ＰＶ及び１０４ＰＷは、それぞれ、Ｕ相、Ｖ相及びＷ相の上アーム側のフリーホイールダイオードである。受動素子１０４ＮＵ，１０４ＮＶ及び１０４ＮＷは、それぞれ、Ｕ相、Ｖ相及びＷ相の下アーム側のフリーホイールダイオードである。

複数の受動素子１０４は、第１の主面１２１ａの中央部に配置される。第１の複数の能動素子１０２及び第２の複数の能動素子１０３は、第１の主面１２１ａの周辺部に配置される。したがって、第１の複数の能動素子１０２は、ベース板１２１の第１の主面１２１ａと平行をなす第１の方向Ｘの第１の範囲Ｒ１に配置される。また、第２の複数の能動素子１０３は、第１の方向Ｘの第２の範囲Ｒ２に配置される。複数の受動素子１０４は、第１の範囲Ｒ１と第２の範囲Ｒ２との間にある第１の方向Ｘの第３の範囲Ｒ３に配置される。

第１の複数の能動素子１０２を構成する能動素子１０２Ｕ，１０２Ｖ及び１０２Ｗは、ベース板１２１の第１の主面１２１ａと平行をなし第１の方向Ｘと垂直をなす第２の方向Ｙに直線的に配列される。第２の複数の能動素子１０３を構成する能動素子１０３Ｕ，１０３Ｖ及び１０３Ｗは、第２の方向Ｙに直線的に配列される。複数の受動素子１０４を構成する受動素子１０４ＰＵ，１０４ＰＶ及び１０４ＰＷは、第２の方向Ｙに直線的に配列される。複数の受動素子１０４を構成する受動素子１０４ＮＵ，１０４ＮＶ及び１０４ＮＷは、第２の方向Ｙに直線的に配列される。

Ｕ相の能動素子１０２Ｕ、能動素子１０３Ｕ、受動素子１０４ＰＵ及び受動素子１０４ＮＵは、第１の方向Ｘに直線的に配列される。Ｖ相の能動素子１０２Ｖ、能動素子１０３Ｖ、受動素子１０４ＰＶ及び受動素子１０４ＮＶは、第１の方向Ｘに直線的に配列される。Ｗ相の能動素子１０２Ｗ、能動素子１０３Ｗ、受動素子１０４ＰＷ及び受動素子１０４ＮＷは、第１の方向Ｘに直線的に配列される。

第１の複数の能動素子１０２、第２の複数の能動素子１０３及び複数の受動素子１０４を冷却する冷媒は、Ｕ相の能動素子１０２Ｕ、能動素子１０３Ｕ、受動素子１０４ＰＵ及び能動素子１０３Ｕが配置される位置から、Ｖ相の能動素子１０２Ｖ、能動素子１０３Ｖ、受動素子１０４ＰＶ及び能動素子１０３Ｖが配置される位置を経由して、Ｗ相の能動素子１０２Ｗ、能動素子１０３Ｗ、受動素子１０４ＰＷ及び能動素子１０３Ｗが配置される位置へ向かう冷媒流方向Ｄに流れる。

１．３冷却ジャケット
図３は、実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングを模式的に図示する斜視図である。図４は、実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングの一部を模式的に図示する斜視図である。図４に図示される冷却ジャケット及びＯリングの一部は、図３に図示される冷却ジャケット及びＯリングから図３に描かれる破線部分を除去したものに相当する。

冷却ジャケット１２は、図３及び図４に図示されるように、流入路１４１及び流出路１４２を有する。開口部１３２は、入口１５０、第１の出口１５１及び第２の出口１５２を有する。流入路１４１は、流入口１５３を有する。流出路１４２は、流出口１５４を有する。流入口１５３及び流出口１５４は、冷却ジャケット１２の表面に配置される。

流入路１４１及び流出路１４２は、第２の方向Ｙに伸びる。開口部１３２は、入口１５０を第２の方向Ｙの上流側端に有する。開口部１３２は、第１の出口１５１及び第２の出口１５２を第２の方向Ｙの下流側端に有する。

流入路１４１は、流入口１５３から入口１５０に至る。流出路１４２は、第１の出口１５１及び第２の出口１５２から流出口１５４に至る。これより、流入口１５３を通って流入路１４１に流入した冷媒は、流入路１４１を流れて入口１５０に至り、入口１５０を通って開口部１３２に入る。開口部１３２に入った冷媒は、開口部１３２を流れて第１の出口１５１及び第２の出口１５２に至り、第１の出口１５１及び第２の出口１５２を通って開口部１３２から出る。開口部１３２から出た冷媒は、流出路１４２を流れて流出口１５４に至り、流出口１５４を通って流出路１４２から流出する。

冷却ジャケット１２の底面１２ｂは、開口部１３２を挟んでベース板１２１の第２の主面１２１ｂに対向する。冷却ジャケット１２の底面１２ｂは、ベース板１２１の第２の主面１２１ｂからベース板１２１の厚さ方向に離れている。冷却ジャケット１２は、底面突起１６１を備える。底面突起１６１は、底面１２ｂを有し、底面１２ｂをピンフィン１２２の先端が配置される位置まで底上げする。

冷却ジャケット１２は、冷媒導入溝１７１を底面１２ｂに有する。冷媒導入溝１７１は、第１の方向Ｘの第３の範囲Ｒ３に配置される。冷媒導入溝１７１は、開口部１３２の第２の方向Ｙの上流側端から、第１の複数の能動素子１０２及び第２の複数の能動素子１０３の第２の方向Ｙの配置範囲Ｒ（図２参照）の途中まで伸びる。

第１の出口１５１は、第１の方向Ｘの第１の範囲Ｒ１に配置される。第２の出口１５２は、第１の方向Ｘの第２の範囲Ｒ２に配置される。冷却ジャケット１２は、分流壁１２ｃを開口部１３２の第２の方向Ｙの下流側端に有する。分流壁１２ｃは、第１の方向Ｘの第３の範囲Ｒ３に配置される。分流壁１２ｃは、冷却ジャケット１２の底面１２ｂからベース板１２１の第２の主面１２１ｂまでを塞ぐ。分流壁１２ｃは、第１の出口１５１と第２の出口１５２との間に配置され、第１の出口１５１及び第２の出口１５２を互いに隔てる。

１．４冷媒流
図５は、実施の形態１の半導体装置に備えられる冷却ジャケット及びＯリングの一部、並びに、実施の形態１の半導体装置の内部に形成される冷媒流を模式的に図示する上面図である。

図５に図示される、流入路１４１を流れる低温の冷媒流Ａは、開口部１３２の上流部１８１及び中流部１８２を流れる冷媒流Ｂ１及びＢ２を形成し、冷媒導入溝１７１を流れる冷媒流Ｃ１を形成する。冷媒流Ｂ１は、第１の方向Ｘの第１の範囲Ｒ１に形成される。冷媒流Ｂ２は、第１の方向Ｘの第２の範囲Ｒ２に形成される。冷媒流Ｂ１，Ｂ２及びＣ１は、第２の方向Ｙの上流側から第２の方向Ｙの下流側に進む。

冷媒流Ｃ１は、開口部１３２の中流部１８２において冷媒導入溝１７１から出て、開口部１３２の中流部１８２を流れる冷媒流Ｃ２，Ｃ３及びＣ４を形成する。冷媒流Ｃ２，Ｃ３及びＣ４は、第１の方向Ｘの第３の範囲Ｒ３に形成される。冷媒流Ｃ２は、第２の方向Ｙの上流側から第２の方向Ｙの下流側に進みながら第１の方向Ｘの第３の範囲Ｒ３から第１の方向Ｘの第１の範囲Ｒ１に寄る。冷媒流Ｃ３は、第２の方向Ｙの上流側から第２の方向Ｙの下流側に進みながら第１の方向Ｘの第３の範囲Ｒ３から第１の方向Ｘの第２の範囲Ｒ２に寄る。冷媒流Ｃ４は、第２の方向Ｙの上流側から第２の方向Ｙの下流側に進む。

冷媒流Ｃ４は、分流壁１２ｃに当たって開口部１３２の下流部１８３を流れる冷媒流Ｃ５及びＣ６を形成する。冷媒流Ｃ５及びＣ６は、第１の方向Ｘの第３の範囲Ｒ３に形成される。冷媒流Ｃ５は、第１の方向Ｘの第３の範囲Ｒ３から第１の方向Ｘの第１の範囲Ｒ１に進む。冷媒流Ｃ５は、第１の方向Ｘの第３の範囲Ｒ３から第１の方向Ｘの第２の範囲Ｒ２に進む。

冷媒流Ｂ１，Ｃ２及びＣ５は、合流し、開口部１３２の下流部１８３を流れ第１の出口１５１を通って開口部１３２から出る冷媒流Ｄ１を形成する。冷媒流Ｂ２，Ｃ３及びＣ６は、合流し、開口部１３２の下流部１８３を流れ第１の出口１５２を通って開口部１３２から出る冷媒流Ｄ２を形成する。冷媒流Ｄ１は、第１の方向Ｘの第１の範囲Ｒ１に形成される。冷媒流Ｄ２は、第１の方向Ｘの第２の範囲Ｒ２に形成される。冷媒流Ｄ１及びＤ２は、第２の方向Ｙの上流側から第２の方向Ｙの下流側に進む。

冷媒流Ｂ１は、能動素子１０２Ｕ及び１０２Ｖの下を流れる。冷媒流Ｂ１は、能動素子１０２Ｕ及び１０２Ｖにより発せられた熱を奪い、高温になる。冷媒流Ｂ２は、能動素子１０３Ｕ及び１０３Ｖの下を流れる。冷媒流Ｂ２は、能動素子１０３Ｕ及び１０３Ｖにより発せられた熱を奪い、高温になる。

冷媒流Ｃ１は、能動素子１０２Ｕ，１０２Ｖ，１０３Ｕ及び１０３Ｖの下を流れず、複数の受動素子１０４の下を流れ、低温のままである。このため、冷媒流Ｃ１により形成される、冷媒流Ｃ２，Ｃ３，Ｃ４，Ｃ５及びＣ６は、低温のままである。

冷媒流Ｄ１は、能動素子１０２Ｗの下を流れる。冷媒流Ｄ１は、能動素子１０２Ｗにより発せられた熱を奪う。冷媒流Ｄ２は、能動素子１０３Ｗの下を流れる。冷媒流Ｄ２は、能動素子１０３Ｗにより発せられた熱を奪う。

実施の形態１の発明によれば、開口部１３２の下流部１８３を第２の方向Ｙに流れ開口部１３２から出る冷媒流Ｄ１及びＤ２が、第１の方向Ｘの第１の範囲Ｒ１及び第２の範囲Ｒ２に形成され、第１の方向Ｘの第３の範囲Ｒ３に形成されない。このため、第２の方向Ｙの下流側に配置される能動素子１０２Ｗ及び１０３Ｗを冷却する冷媒流Ｄ１及びＤ２の流速が速くなる。これにより、第２の方向Ｙの下流側に配置される能動素子１０２Ｗ及び１０３Ｗの熱抵抗Rth(j_w)を低下させることができ、能動素子１０２Ｗ及び１０３Ｗを効果的に冷却することができる。すなわち、能動素子１０２Ｗ及び１０３Ｗの温度の上昇を緩和することができる。したがって、半導体装置１に備えられる複数の能動素子１０２Ｕ，１０２Ｖ，１０２Ｗ，１０３Ｕ，１０３Ｖ及び１０３Ｗを均一に冷却することができる。

また、実施の形態１の発明によれば、開口部１３２の下流部１８３を流れ能動素子１０２Ｗ及び１０３Ｗを冷却し開口部１３２から出る冷媒流Ｄ１及びＤ２が形成される際に、冷媒導入溝１７１を流れる冷媒流Ｃ１により形成され低温のままである冷媒流Ｃ２，Ｃ３，Ｃ５及びＣ６が合流させられる。このため、第２の方向Ｙの下流側に配置される能動素子１０２Ｗ及び１０３Ｗを冷却する冷媒流Ｄ１及びＤ２の温度が低くなる。これにより、第２の方向Ｙの下流側に配置される能動素子１０２Ｗ及び能動素子１０３Ｗを効果的に冷却することができる。したがって、半導体装置１に備えられる複数の能動素子１０２Ｕ，１０２Ｖ，１０２Ｗ，１０３Ｕ，１０３Ｖ及び１０３Ｗを均一に冷却することができる。

したがって、実施の形態１の半導体装置１においては、分流壁１２ｃ及び冷媒導入溝１７１の相乗効果により、半導体装置１に備えられる複数の能動素子１０２Ｕ，１０２Ｖ，１０２Ｗ，１０３Ｕ，１０３Ｖ及び１０３Ｗを均一に冷却することができる。これにより、複数の能動素子１０２Ｕ，１０２Ｖ，１０２Ｗ，１０３Ｕ，１０３Ｖ及び１０３Ｗの温度のばらつきを抑制することができ、半導体装置１の信頼性を向上することができる。

冷媒導入溝１７１は、冷媒導入溝１７１の上を流れる冷媒流の流速を遅くする。しかし、冷媒導入溝１７１の上を流れる冷媒流は、大きな熱を発しない複数の受動素子１０４の下を流れるので、冷媒導入溝１７１の上を流れる冷媒流の流速が遅くなることは、複数の能動素子１０２Ｕ，１０２Ｖ，１０２Ｗ，１０３Ｕ，１０３Ｖ及び１０３Ｗの冷却に大きな影響を与えない。

なお、能動素子及び受動素子の数、位置、形状等に応じて、冷媒導入溝１７１の数、位置、形状等が変更されてもよく、出口１５１及び１５２の数、位置、形状等が変更されてもよい。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

１半導体装置、１１半導体モジュール、１２冷却ジャケット、１２ｂ底面、１２ｃ分流壁、１０１ピンフィン付きベース板、１０２第１の複数の能動素子、１０３第２の複数の能動素子、１０４複数の受動素子、１２１ベース板、１２２ピンフィン、１２１ａ第１の主面、１２１ｂ第２の主面、Ｘ第１の方向、Ｙ第２の方向、Ｒ１第１の範囲、Ｒ２第２の範囲、Ｒ３第３の範囲、Ｒ配置範囲、１５０入口、１５１第１の出口、１５２第２の出口、１７１冷媒導入溝。

Claims

第１の主面（１２１ａ）、前記第１の主面（１２１ａ）がある側と反対の側にある第２の主面（１２１ｂ）を有するベース板（１２１）と、前記第２の主面（１２１ｂ）に結合されるピンフィン（１２２）と、を備えるピンフィン付きベース板（１０１）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の主面（１２１ａ）と平行をなす第１の方向（Ｘ）の第１の範囲（Ｒ１）に配置され、前記第１の主面（１２１ａ）と平行をなし前記第１の方向（Ｘ）と垂直をなす第２の方向（Ｙ）に配列される第１の複数の能動素子（１０２）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の方向（Ｘ）の第２の範囲（Ｒ２）に配置され、前記第２の方向（Ｙ）に配列される第２の複数の能動素子（１０３）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の範囲（Ｒ１）と前記第２の範囲（Ｒ２）との間にある前記第１の方向（Ｘ）の第３の範囲（Ｒ３）に配置される受動素子（１０４）と、
前記ピンフィン（１２２）を収容し、前記第１の範囲（Ｒ１）に配置される第１の出口（１５１）、及び前記第２の範囲（Ｒ２）に配置される第２の出口（１５２）を前記第２の方向（Ｙ）の下流側端に有する開口部（１３２）を有し、前記第３の範囲（Ｒ３）に配置され前記第１の出口（１５１）と前記第２の出口（１５２）との間に配置される分流壁（１２ｃ）を前記開口部（１３２）の前記第２の方向（Ｙ）の下流側端に有する冷却ジャケット（１２）と、
を備える半導体装置（１）。
第１の主面（１２１ａ）、前記第１の主面（１２１ａ）がある側と反対の側にある第２の主面（１２１ｂ）を有するベース板（１２１）と、前記第２の主面（１２１ｂ）に結合されるピンフィン（１２２）と、を備えるピンフィン付きベース板（１０１）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の主面（１２１ａ）と平行をなす第１の方向（Ｘ）の第１の範囲（Ｒ１）に配置され、前記第１の主面（１２１ａ）と平行をなし前記第１の方向（Ｘ）と垂直をなす第２の方向（Ｙ）に配列される第１の複数の能動素子（１０２）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の方向（Ｘ）の第２の範囲（Ｒ２）に配置され、前記第２の方向（Ｙ）に配列される第２の複数の能動素子（１０３）と、
前記第１の主面（１２１ａ）上に配置され、前記第１の範囲（Ｒ１）と前記第２の範囲（Ｒ２）との間にある前記第１の方向（Ｘ）の第３の範囲（Ｒ３）に配置される受動素子（１０４）と、
前記ピンフィン（１２２）を収容し、入口（１５０）を前記第２の方向（Ｙ）の上流側端に有する開口部（１３２）を有し、前記開口部（１３２）を挟んで前記第２の主面（１２１ｂ）に対向する底面（１２ｂ）を有し、前記第３の範囲（Ｒ３）に配置され前記開口部（１３２）の前記第２の方向（Ｙ）の上流側端から前記第１の複数の能動素子（１０２）及び前記第２の複数の能動素子（１０３）の前記第２の方向の配置範囲（Ｒ）の途中まで伸びる冷媒導入溝（１７１）を前記底面（１２ｂ）に有する冷却ジャケット（１２）と、
を備える半導体装置（１）。
前記第１の複数の能動素子（１０２）は、Ｕ相、Ｖ相及びＷ相の上アーム側のスイッチング素子であり、
前記第２の複数の能動素子（１０３）は、Ｕ相、Ｖ相及びＷ相の下アーム側のスイッチング素子であり、
前記受動素子（１０４）は、Ｕ相、Ｖ相及びＷ相の上アーム側及び下アーム側のフリーホイールダイオードである
請求項１又は２の半導体装置（１）。